JPH05160138A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05160138A JPH05160138A JP32720591A JP32720591A JPH05160138A JP H05160138 A JPH05160138 A JP H05160138A JP 32720591 A JP32720591 A JP 32720591A JP 32720591 A JP32720591 A JP 32720591A JP H05160138 A JPH05160138 A JP H05160138A
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductivity type
- semiconductor layer
- forming
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 SOI 横型バイポーラトランジスタに関し, そ
の高速化を目的とする。 【構成】 絶縁基板上のｎ型単結晶層１をＴ型に残して
その周囲に分離絶縁膜２を形成し，単結晶層１の表面に
熱酸化膜1Aを形成し，この膜にコレクタ引き出し用コン
タクト孔1Bを開口し，基板上に導電膜３，絶縁膜４，５
を堆積し，これらの膜をＴ字の縦線部を覆う部分を残す
ようにパターニングし，パターニングされたこれらの膜
と分離絶縁膜２をマスクにして単結晶層１内にｐ型不純
物を導入してｐ型層６を形成し，パターニングされたこ
れらの膜の側面に絶縁物からなる側壁７を形成し，ｐ型
層６上で側壁７に接する領域が開口されたマスク８を形
成し，マスク開口部のｐ型層６と分離絶縁膜２をエッチ
ング除去し，エッチングにより露出されたｐ型層６の側
面を覆ってｎ型ポリシリコン膜または炭化珪素膜を形成
し，この膜からｐ型層６内にｎ型不純物を拡散させるよ
うに構成する。
の高速化を目的とする。 【構成】 絶縁基板上のｎ型単結晶層１をＴ型に残して
その周囲に分離絶縁膜２を形成し，単結晶層１の表面に
熱酸化膜1Aを形成し，この膜にコレクタ引き出し用コン
タクト孔1Bを開口し，基板上に導電膜３，絶縁膜４，５
を堆積し，これらの膜をＴ字の縦線部を覆う部分を残す
ようにパターニングし，パターニングされたこれらの膜
と分離絶縁膜２をマスクにして単結晶層１内にｐ型不純
物を導入してｐ型層６を形成し，パターニングされたこ
れらの膜の側面に絶縁物からなる側壁７を形成し，ｐ型
層６上で側壁７に接する領域が開口されたマスク８を形
成し，マスク開口部のｐ型層６と分離絶縁膜２をエッチ
ング除去し，エッチングにより露出されたｐ型層６の側
面を覆ってｎ型ポリシリコン膜または炭化珪素膜を形成
し，この膜からｐ型層６内にｎ型不純物を拡散させるよ
うに構成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り, 特にSOI(Silicon on Insulator) 基板に形成され
た横型バイポーラトランジスタに関する。
係り, 特にSOI(Silicon on Insulator) 基板に形成され
た横型バイポーラトランジスタに関する。
【０００２】LSI を構成する基本的な素子として, シリ
コン(Si)バイポーラトランジスタがある。このトランジ
スタは高速性に加えて製造工程の簡易さが求められてい
る。特に, バイポーラとCMOS素子を用いたBi CMOS LSI
にはその双方が要求されている。
コン(Si)バイポーラトランジスタがある。このトランジ
スタは高速性に加えて製造工程の簡易さが求められてい
る。特に, バイポーラとCMOS素子を用いたBi CMOS LSI
にはその双方が要求されている。
【０００３】
【従来の技術】本発明者は先に図３に示される構造のSO
I 横型バイポーラトランジスタの特許を出願した（特願
平3-057424）。
I 横型バイポーラトランジスタの特許を出願した（特願
平3-057424）。
【０００４】図３(A),(B) は従来例の説明図で，図３
(A) は平面図，図３(B) は断面図である。図において，
21は絶縁基板, １は素子形成層でｎ型単結晶Si層（コレ
クタ領域）, 1Eは素子形成層内に形成されたエミッタ領
域，1Aは熱酸化膜, ２は素子分離絶縁膜，３はポリシリ
コン膜，４は二酸化シリコン(SiO2)膜，５は窒化シリコ
ン(Si3N4) 膜，６は素子形成層内に形成されたｐ型Si層
（ベース領域），７はSi3N4 からなる側壁である。
(A) は平面図，図３(B) は断面図である。図において，
21は絶縁基板, １は素子形成層でｎ型単結晶Si層（コレ
クタ領域）, 1Eは素子形成層内に形成されたエミッタ領
域，1Aは熱酸化膜, ２は素子分離絶縁膜，３はポリシリ
コン膜，４は二酸化シリコン(SiO2)膜，５は窒化シリコ
ン(Si3N4) 膜，６は素子形成層内に形成されたｐ型Si層
（ベース領域），７はSi3N4 からなる側壁である。
【０００５】このトランジスタのエミッタ領域は単結晶
である。
である。
【０００６】
【発明が解決しようとする課題】通常の縦型バイポーラ
トランジスタのエミッタ領域はポリシリコンであるが，
従来例に示された横型バイポーラトランジスタのエミッ
タ領域は単結晶であるため電流増幅率が低く且つ高速性
が阻害されていた。
トランジスタのエミッタ領域はポリシリコンであるが，
従来例に示された横型バイポーラトランジスタのエミッ
タ領域は単結晶であるため電流増幅率が低く且つ高速性
が阻害されていた。
【０００７】本発明はSOI 構造の横型バイポーラトラン
ジスタの高速化をはかることを目的とする。
ジスタの高速化をはかることを目的とする。
【０００８】
【課題を解決するための手段】上記課題の解決は，絶縁
基板上に被着された一導電型単結晶半導体層１をＴ型に
残してその周囲を熱酸化して素子分離絶縁膜２を形成す
る工程と，該単結晶半導体層１の表面に熱酸化膜1Aを形
成する工程と, 該熱酸化膜1Aにコレクタ引き出し用コン
タクト孔1Bを開口し，該基板上に導電膜３，絶縁膜４，
５を堆積し，これらの膜を該Ｔ型パターンのＴ字の縦線
部を覆う部分を残すようにパターニングする工程と，パ
ターニングされた該導電膜３，該絶縁膜４，５と該分離
絶縁膜２をマスクにして該単結晶半導体層１内に逆導電
型不純物を導入して逆導電型半導体層６を形成する工程
と，パターニングされた該導電膜３，該絶縁膜４，５の
側面に絶縁物からなる側壁７を形成する工程と，該逆導
電型半導体層６上で該側壁７に接する領域が開口された
マスク８を該基板上に形成し，該マスクの開口部の逆導
電型半導体層６と分離絶縁膜２をエッチング除去する工
程と，該エッチングにより露出された該逆導電型半導体
層６の側面を覆って一導電型のポリシリコン膜または炭
化珪素９を形成し，該ポリシリコン膜または炭化珪素膜
９から該逆導電型半導体層６内に一導電型不純物を拡散
させる工程とを有する半導体装置の製造方法により達成
される。
基板上に被着された一導電型単結晶半導体層１をＴ型に
残してその周囲を熱酸化して素子分離絶縁膜２を形成す
る工程と，該単結晶半導体層１の表面に熱酸化膜1Aを形
成する工程と, 該熱酸化膜1Aにコレクタ引き出し用コン
タクト孔1Bを開口し，該基板上に導電膜３，絶縁膜４，
５を堆積し，これらの膜を該Ｔ型パターンのＴ字の縦線
部を覆う部分を残すようにパターニングする工程と，パ
ターニングされた該導電膜３，該絶縁膜４，５と該分離
絶縁膜２をマスクにして該単結晶半導体層１内に逆導電
型不純物を導入して逆導電型半導体層６を形成する工程
と，パターニングされた該導電膜３，該絶縁膜４，５の
側面に絶縁物からなる側壁７を形成する工程と，該逆導
電型半導体層６上で該側壁７に接する領域が開口された
マスク８を該基板上に形成し，該マスクの開口部の逆導
電型半導体層６と分離絶縁膜２をエッチング除去する工
程と，該エッチングにより露出された該逆導電型半導体
層６の側面を覆って一導電型のポリシリコン膜または炭
化珪素９を形成し，該ポリシリコン膜または炭化珪素膜
９から該逆導電型半導体層６内に一導電型不純物を拡散
させる工程とを有する半導体装置の製造方法により達成
される。
【０００９】
【作用】本発明は従来例のSOI 構造の横型バイポーラト
ランジスタのエミッタ領域をポリシリコンで形成できる
前記の製造方法を提供することにより, トランジスタの
高速動作を可能にした。
ランジスタのエミッタ領域をポリシリコンで形成できる
前記の製造方法を提供することにより, トランジスタの
高速動作を可能にした。
【００１０】その理由は, ポリシリコンの方が単結晶シ
リコンより少数キャリアのライフタイムが短いため, エ
ミッタ領域での少数キャリアの蓄積が少なくなりエミッ
タ走行時間が短縮されるためである。
リコンより少数キャリアのライフタイムが短いため, エ
ミッタ領域での少数キャリアの蓄積が少なくなりエミッ
タ走行時間が短縮されるためである。
【００１１】
【実施例】図１ (A)〜(D) ，図２(E) 〜(F) は本発明の
実施例の説明図である。図の左側は断面図, 右側はその
断面図に対応する平面図である。
実施例の説明図である。図の左側は断面図, 右側はその
断面図に対応する平面図である。
【００１２】図１(A) において，絶縁基板上に被着され
たｎ型(n-)Si層１をＴ型に残して，周囲のn-Si層１を熱
酸化して素子分離絶縁膜（SiO2膜）２を形成する。その
後, n-Si層１の表面を熱酸化して厚さ 500Å程度の熱酸
化膜（SiO2膜）1Aを形成する。
たｎ型(n-)Si層１をＴ型に残して，周囲のn-Si層１を熱
酸化して素子分離絶縁膜（SiO2膜）２を形成する。その
後, n-Si層１の表面を熱酸化して厚さ 500Å程度の熱酸
化膜（SiO2膜）1Aを形成する。
【００１３】図１(B) において，上記熱酸化膜1Aにコレ
クタ引き出し端子となるコンタクト孔1Bを開口し，基板
上にポリシリコン膜（導電膜）３，SiO2膜（絶縁膜）
４，Si3N4 膜（絶縁膜）５を堆積し，これらの膜を平面
図で示されるようにパターニングする。
クタ引き出し端子となるコンタクト孔1Bを開口し，基板
上にポリシリコン膜（導電膜）３，SiO2膜（絶縁膜）
４，Si3N4 膜（絶縁膜）５を堆積し，これらの膜を平面
図で示されるようにパターニングする。
【００１４】パターニングされたポリシリコン膜３，Si
O2膜４，Si3N4 膜５と分離絶縁膜２をマスクにしてn-Si
層１内にｐ型不純物を導入してｐ型層６を形成する。図
１(C) において，基板上全面にSi3N4 膜を堆積し，エッ
チバックしてパターニングされたポリシリコン膜３，Si
O2膜４，Si3N4 膜５の側面にSi3N4 からなる側壁７を形
成する。
O2膜４，Si3N4 膜５と分離絶縁膜２をマスクにしてn-Si
層１内にｐ型不純物を導入してｐ型層６を形成する。図
１(C) において，基板上全面にSi3N4 膜を堆積し，エッ
チバックしてパターニングされたポリシリコン膜３，Si
O2膜４，Si3N4 膜５の側面にSi3N4 からなる側壁７を形
成する。
【００１５】図１(D) において，レジストでマスク８を
形成し，マスク開口部のｐ型層６と分離絶縁膜２をエッ
チングする。この際，ポリシリコン膜３，SiO2膜４，Si
3N4膜５の領域はSi3N4 で覆われているためエッチング
されない。従って，ｐ型層６のポリシリコン膜３，SiO2
膜４，Si3N4 膜５で覆われていない部分と，分離絶縁膜
２の内マスク８で覆われていない部分がエッチングされ
ることになる。
形成し，マスク開口部のｐ型層６と分離絶縁膜２をエッ
チングする。この際，ポリシリコン膜３，SiO2膜４，Si
3N4膜５の領域はSi3N4 で覆われているためエッチング
されない。従って，ｐ型層６のポリシリコン膜３，SiO2
膜４，Si3N4 膜５で覆われていない部分と，分離絶縁膜
２の内マスク８で覆われていない部分がエッチングされ
ることになる。
【００１６】図２(E) において，基板上全面にポリシリ
コン膜〔または炭化珪素（SiC)膜〕９を堆積し，これに
砒素イオン (As+ ) またはりんイオン(P+ ) を注入して
高濃度ｎ型(n+ 型）にする。
コン膜〔または炭化珪素（SiC)膜〕９を堆積し，これに
砒素イオン (As+ ) またはりんイオン(P+ ) を注入して
高濃度ｎ型(n+ 型）にする。
【００１７】その後，ポリシリコン膜９をパターニング
して，図１(D)でエッチングされた部分を覆うようにし
てポリシリコン膜９を残す。図２(F) において，基板を
熱処理して， n+ 型ポリシリコン膜９から単結晶領域
（ｐ型層６）に砒素を拡散させるとともに不純物を活性
化させる。ただし，SiC を用いる場合は熱処理を行わな
くてもよい。
して，図１(D)でエッチングされた部分を覆うようにし
てポリシリコン膜９を残す。図２(F) において，基板を
熱処理して， n+ 型ポリシリコン膜９から単結晶領域
（ｐ型層６）に砒素を拡散させるとともに不純物を活性
化させる。ただし，SiC を用いる場合は熱処理を行わな
くてもよい。
【００１８】その後，通常の配線工程により, エミッタ
配線10, ベース配線11及びコレクタ配線12を形成する。
配線10, ベース配線11及びコレクタ配線12を形成する。
【００１９】
【発明の効果】本発明によれぱ, エミッタ領域をポリシ
リコンで形成することにより, SOI 構造の横型バイポー
ラトランジスタの高速化をはかることができた。
リコンで形成することにより, SOI 構造の横型バイポー
ラトランジスタの高速化をはかることができた。
【図１】 本発明の実施例の説明図(1)
【図２】 本発明の実施例の説明図(2)
【図３】 従来例の説明図
１ 素子形成層でn-Siエピ層 1A 熱酸化膜 ２ 分離絶縁膜 ３ 導電膜でポリシリコン膜， ４ 絶縁膜でSiO2膜 ５ 絶縁膜でSi3N4 膜 ６ p-Si層（ベース） ７ Si3N4 からなる側壁 ８ エッチングマスク ９ ポリシリコン膜またはSiC 膜 10 エミッタ配線 11 ベース配線 12 コレクタ配線
Claims (1)
- 【請求項１】 絶縁基板上に被着された一導電型単結晶
半導体層(1) をＴ型に残してその周囲を熱酸化して素子
分離絶縁膜(2) を形成する工程と， 該単結晶半導体層(1) の表面に熱酸化膜(1A)を形成する
工程と, 該熱酸化膜(1A)にコレクタ引き出し用コンタクト孔(1B)
を開口し，該基板上に導電膜(3），絶縁膜(4），(5) を
堆積し，これらの膜を該Ｔ型パターンのＴ字の縦線部を
覆う部分を残すようにパターニングする工程と， パターニングされた該導電膜(3），該絶縁膜(4），(5)
と該分離絶縁膜(2) をマスクにして該単結晶半導体層
(1) 内に逆導電型不純物を導入して逆導電型半導体層
(6) を形成する工程と， パターニングされた該導電膜(3），該絶縁膜(4），(5)
の側面に絶縁物からなる側壁(7) を形成する工程と， 該逆導電型半導体層(6) 上で該側壁(7) に接する領域が
開口されたマスク(8)を該基板上に形成し，該マスクの
開口部の逆導電型半導体層(6) と分離絶縁膜(2) をエッ
チング除去する工程と， 該エッチングにより露出された該逆導電型半導体層(6)
の側面を覆って一導電型のポリシリコン膜または炭化珪
素(9) を形成し，該ポリシリコン膜または炭化珪素膜
(9) から該逆導電型半導体層(6) 内に一導電型不純物を
拡散させる工程とを有することを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32720591A JPH05160138A (ja) | 1991-12-11 | 1991-12-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32720591A JPH05160138A (ja) | 1991-12-11 | 1991-12-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05160138A true JPH05160138A (ja) | 1993-06-25 |
Family
ID=18196492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32720591A Withdrawn JPH05160138A (ja) | 1991-12-11 | 1991-12-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05160138A (ja) |
-
1991
- 1991-12-11 JP JP32720591A patent/JPH05160138A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0355984B2 (ja) | ||
| JP2503460B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| EP0078501A2 (en) | Transistor-like semiconductor device and method of producing the same | |
| JPH038343A (ja) | バイポーラトランジスタとその製造方法 | |
| US4819055A (en) | Semiconductor device having a PN junction formed on an insulator film | |
| JPH0974189A (ja) | 半導体装置の製造方法 | |
| JP3352941B2 (ja) | 半導体装置 | |
| JPH05160138A (ja) | 半導体装置の製造方法 | |
| JPS5940571A (ja) | 半導体装置 | |
| JPH0239091B2 (ja) | ||
| JP3173048B2 (ja) | 半導体装置 | |
| JP3257523B2 (ja) | 半導体装置の製造方法 | |
| JP2697631B2 (ja) | 半導体装置の製造方法 | |
| JPH0778833A (ja) | バイポーラトランジスタとその製造方法 | |
| KR0137568B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| JP2712889B2 (ja) | 半導体装置の製造方法 | |
| JP2764988B2 (ja) | 半導体装置 | |
| JPS58130555A (ja) | 半導体装置 | |
| JPH06188259A (ja) | 半導体装置の製造方法 | |
| JPH03191565A (ja) | 半導体装置 | |
| JPH02338A (ja) | 半導体集積回路装置の製造法 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 | |
| JPS61141178A (ja) | 半導体装置 | |
| JPS5917282A (ja) | 半導体装置 | |
| JPS6387740A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990311 |