JP3537494B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法Info
- Publication number
- JP3537494B2 JP3537494B2 JP16393894A JP16393894A JP3537494B2 JP 3537494 B2 JP3537494 B2 JP 3537494B2 JP 16393894 A JP16393894 A JP 16393894A JP 16393894 A JP16393894 A JP 16393894A JP 3537494 B2 JP3537494 B2 JP 3537494B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- layer
- conductivity type
- collector region
- base diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
i−CMOSトランジスタに係り、特にエミッタ電極が
多結晶シリコンから成る半導体装置および半導体装置の
製造方法に関するものである。
である。図において、1はP型の半導体基板(図示せ
ず)上に形成されたN型のコレクタ領域層、2はコレク
タ領域層1上に形成されたP型のベース拡散層で、真性
ベース拡散層2aと外部ベース拡散層2bとから成る。
3は真性ベース拡散層2a内上部に形成されたN型のエ
ミッタ拡散層、4はベース拡散層2上にエミッタ拡散層
3に至るまでのエミッタ開口部5を有して形成された層
間絶縁膜、6はエミッタ開口部5を介してエミッタ拡散
層3上に形成されたエミッタ電極用の多結晶シリコン膜
である。
製造方法について図12および図13に基づいて説明す
る。まず、半導体基板上にエピタキシャル成長によりコ
レクタ領域層1を形成し、このコレクタ領域層1にp型
の不純物イオンを注入して熱処理を行い真性ベース拡散
層2aを形成する(図13(a))。次に、真性ベース
拡散層2a上に層間絶縁膜4を積層させ、所望の領域に
真性ベース拡散層2aに至るまでのエミッタ開口部5を
形成する(図13(b))。
を積層させレジスト7によりパターニングを行いエミッ
タ電極となる多結晶シリコン膜6を形成する(図13
(c))。次に、レジスト7をマスクとして真性ベース
拡散層2aにp型の不純物イオン8を注入して仮設外部
ベース拡散層2cを形成する(図13(d))。次に、
レジスト7を除去し、層間絶縁膜4をマスクとして多結
晶シリコン膜6にn型の不純物イオン9を注入して仮設
エミッタ拡散層3aを形成する(図13(e))。次
に、熱処理を行って外部ベース拡散層2bおよびエミッ
タ拡散層3を形成し、図12に示すような半導体装置を
形成する。
示すようにエミッタ開口部51の開口幅が図12のエミ
ッタ開口部5の開口幅より小さく形成されることがあ
る。ここで図12と図14とを比較すると、エミッタ開
口部5、51の中央部での多結晶シリコン膜6、61の
厚みT、T1が異なり、又、図15に示すような多結晶
シリコン膜6のエミッタ開口部5の側壁近傍部分6bに
は不純物イオンが注入されない(プラグ効果)という現
象が生じることから、図12と図14とでは不純物イオ
ンの注入されない部分の割合が異なっている。
ッタ拡散層3、31の不純物の濃度が異なり、図12と
図14とでは、同一の真性ベース拡散層2aの厚みに対
するエミッタ拡散層3、31の厚みt、t1(エミッタ
面積依存性)が異なり、電流増幅率hFEの異なるもの
ができることになる。
上のように構成され、電流増幅率hFEのエミッタ面積
依存性によるばらつきが生じるため、特性の等しい半導
体装置を製造することが難しいという問題点があった。
ためになされたもので電流増幅率hFEのエミッタ面積
依存性によるばらつきを低減し、製造を容易に行うこと
ができる半導体装置および半導体装置の製造方法を得る
ことを目的とする。
る半導体装置は、半導体基板上に形成された第1導電型
のコレクタ領域層と、コレクタ領域層上に形成された第
2導電型のベース拡散層と、ベース拡散層上の所望の位
置に形成された第1導電型のエミッタ拡散層と、ベース
拡散層上にエミッタ拡散層の上面と同一高さの上面を有
するように形成された層間絶縁膜と、エミッタ拡散層上
に形成されたエミッタ電極用の多結晶シリコン膜とを備
えたものである。
の製造方法は、半導体基板上に第1導電型のコレクタ領
域層を形成し、コレクタ領域層に酸化膜および耐酸化性
膜を順次積層させパターニングを行い、耐酸化性膜をマ
スクとしてコレクタ領域層を酸化して層間絶縁膜を形成
し、耐酸化性膜を除去し層間絶縁膜をマスクとしてコレ
クタ領域層に第2導電型の不純物を導入しベース拡散層
としての真性ベース拡散層を形成する。そして、酸化膜
を除去し多結晶シリコン膜を積層させレジストによりパ
ターニングを行いレジストをマスクとしてコレクタ領域
層に第2導電型の不純物を導入しベース拡散層としての
外部ベース拡散層を形成し、レジストを除去し層間絶縁
膜をマスクとして第1導電型の不純物を導入しエミッタ
拡散層を形成するようにしたものである。
の製造方法は、半導体基板上に第1導電型のコレクタ領
域層を形成し、コレクタ領域層に第2導電型の不純物を
導入しベース拡散層としての真性ベース拡散層を形成
し、ベース拡散層上の所望の箇所にレジストを形成して
異方性エッチングを行い凸状に形成し、ベース拡散層上
にCVD絶縁膜から成る層間絶縁膜を積層し、この上部
にSOG膜を上面が平坦となるまで塗布し、エッチバッ
クによりベース拡散層の凸部の上面を露出させる。そし
て、層間絶縁膜上に多結晶シリコン膜を積層させレジス
トによりパターニングを行いレジストをマスクとしてコ
レクタ領域層に第2導電型の不純物を導入しベース拡散
層としての外部ベース拡散層を形成し、レジストを除去
し層間絶縁膜をマスクとして第1導電型の不純物を導入
しエミッタ拡散層を形成するようにしたものである。
の製造方法は、半導体基板上に第1導電型のコレクタ領
域層を形成し、コレクタ領域層に第2導電型の不純物を
導入しベース拡散層としての真性ベース拡散層を形成
し、ベース拡散層上に層間絶縁膜を形成し所望の領域に
真性ベース拡散層に至るまでのエミッタ開口部を形成
し、エミッタ開口部内に選択エピタキシャル成長にて第
1導電型のエピタキシャル層を形成する。そして、層間
絶縁膜上に多結晶シリコン膜を積層させレジストにより
パターニングを行いレジストをマスクとしてコレクタ領
域層に第2導電型の不純物を導入しベース拡散層として
の外部ベース拡散層を形成し、レジストを除去し層間絶
縁膜をマスクとして第1導電型の不純物を導入しエミッ
タ拡散層を形成するようにしたものである。
の製造方法は、半導体基板上に第1導電型のコレクタ領
域層を形成し、コレクタ領域層上に多結晶シリコンを積
層させレジストによりパターニングを行う。そして、レ
ジストをマスクとしてコレクタ領域層に第2導電型の不
純物と酸素とを、第2導電型の不純物が酸素より深くま
で導入し、ベース拡散層としての外部ベース拡散層とこ
の上部に層間絶縁膜とを形成し、レジストを除去し層間
絶縁膜をマスクとして第2導電型の不純物と第1導電型
の不純物とを、第2導電型の不純物が第1導電型の不純
物より深くまで導入し、ベース拡散層としての真性拡散
層とこの上部にエミッタ拡散層とを形成するものであ
る。
ッタ拡散層はこの上部に形成される多結晶シリコン膜の
厚みを均一にすることにより、この箇所への不純物の拡
散を均一にする。
置の製造方法は、半導体基板上に第1導電型のコレクタ
領域層を形成し、コレクタ領域層に酸化膜および耐酸化
性膜を順次積層させパターニングを行い、耐酸化性膜を
マスクとしてコレクタ領域層を酸化して層間絶縁膜を形
成し、耐酸化性膜を除去し層間絶縁膜をマスクとしてコ
レクタ領域層に第2導電型の不純物を導入しベース拡散
層としての真性ベース拡散層を形成する。そして、酸化
膜を除去し多結晶シリコン膜を積層させレジストにより
パターニングを行いレジストをマスクとしてコレクタ領
域層に第2導電型の不純物を導入しベース拡散層として
の外部ベース拡散層を形成し、レジストを除去し層間絶
縁膜をマスクとして第1導電型の不純物を導入しエミッ
タ拡散層を形成するので、層間絶縁膜の多結晶シリコン
膜が積層されている箇所には上部に至るほど開口径が大
きくなるような傾斜を有したエミッタ開口部が形成され
ている。
置の製造方法は、半導体基板上に第1導電型のコレクタ
領域層を形成し、コレクタ領域層に第2導電型の不純物
を導入しベース拡散層としての真性ベース拡散層を形成
し、ベース拡散層上の所望の箇所にレジストを形成して
異方性エッチングを行い凸状に形成し、ベース拡散層上
にCVD絶縁膜から成る層間絶縁膜を積層し、この上部
にSOG膜を上面が平坦となるまで塗布し、エッチバッ
クによりベース拡散層の凸部の上面を露出させる。そし
て、層間絶縁膜上に多結晶シリコン膜を積層させレジス
トによりパターニングを行いレジストをマスクとしてコ
レクタ領域層に第2導電型の不純物を導入しベース拡散
層としての外部ベース拡散層を形成し、レジストを除去
し層間絶縁膜をマスクとして第1導電型の不純物を導入
しエミッタ拡散層を形成するので、エミッタ拡散層の上
面と層間絶縁膜の上面とは同一高さを有するように形成
される。
置の製造方法は、半導体基板上に第1導電型のコレクタ
領域層を形成し、コレクタ領域層に第2導電型の不純物
を導入しベース拡散層としての真性ベース拡散層を形成
し、ベース拡散層上に層間絶縁膜を形成し所望の領域に
真性ベース拡散層に至るまでのエミッタ開口部を形成
し、エミッタ開口部内に選択エピタキシャル成長にて第
1導電型のエピタキシャル層を形成する。そして、層間
絶縁膜上に多結晶シリコン膜を積層させレジストにより
パターニングを行いレジストをマスクとしてコレクタ領
域層に第2導電型の不純物を導入しベース拡散層として
の外部ベース拡散層を形成し、レジストを除去し層間絶
縁膜をマスクとして第1導電型の不純物を導入しエミッ
タ拡散層を形成するので、エミッタ拡散層の上面と層間
絶縁膜の上面とは同一高さを有するように形成される。
置の製造方法は、半導体基板上に第1導電型のコレクタ
領域層を形成し、コレクタ領域層上に多結晶シリコンを
積層させレジストによりパターニングを行う。そして、
レジストをマスクとしてコレクタ領域層に第2導電型の
不純物と酸素とを、第2導電型の不純物が酸素より深く
まで導入し、ベース拡散層としての外部ベース拡散層と
この上部に層間絶縁膜とを形成し、レジストを除去し層
間絶縁膜をマスクとして第2導電型の不純物と第1導電
型の不純物とを、第2導電型の不純物が第1導電型の不
純物より深くまで導入し、ベース拡散層としての真性拡
散層とこの上部にエミッタ拡散層とを形成するので、エ
ミッタ拡散層の上面と層間絶縁膜の上面とは同一高さを
有するように形成される。
この発明の実施例1における半導体装置の構成を示す断
面図である。図において、従来の場合と同様の部分は同
一符号を付して説明を省略する。10は真性ベース拡散
層2a上に形成されたエミッタ拡散層、11はベース拡
散層2上に積層された層間絶縁膜、12はエミッタ拡散
層10上に形成されたエミッタ電極用の多結晶シリコン
膜で、層間絶縁膜11は多結晶シリコン膜12が積層さ
れている箇所に、上部に至るほど開口径が大きくなる傾
斜を有している。
製造方法について図1ないし図3に基づいて説明する。
まず、半導体基板(図示せず)上にエピタキシャル成長
にてコレクタ領域層1を形成し、この上面に熱酸化膜1
3および耐酸化性膜としての窒化膜14を順次積層させ
パターニングを行う(図2(a))。次に、窒化膜14
をマスクとしてコレクタ領域層1の酸化を行い熱酸化膜
から成る層間絶縁膜11を形成する。この際、層間絶縁
膜11の熱酸化膜13と接する端部は熱酸化膜13に向
かうほど薄く成るように形成される(図2(b))。
1をマスクとしてp型の不純物イオン15をコレクタ領
域層1に注入して仮設真性ベース拡散層2dを形成する
(図2(c))。次に、熱処理を行い真性ベース拡散層
2aを形成し、熱酸化膜13を除去した後、層間絶縁膜
11上に多結晶シリコン膜を積層させレジスト7により
パターニングを行いエミッタ電極用の多結晶シリコン膜
12を形成する。そして、レジスト7をマスクとしてコ
レクタ領域層1にp型の不純物イオン8を注入して仮設
外部ベース拡散層2cを形成する(図3(a))。
1をマスクとして多結晶シリコン膜12にn型の不純物
イオン9を注入して仮設エミッタ拡散層10aを形成す
る(図3(b))。次に、熱処理を行って外部ベース拡
散層2bおよびエミッタ拡散層10を形成し、図1に示
すような半導体装置を形成する。
装置のエミッタ開口部となる箇所、すなわち層間絶縁膜
11の多結晶シリコン膜12が積層されている箇所が、
上部に至るほど開口径が大きくなるような傾斜を有して
いるので、その上部に形成される多結晶シリコン膜12
の厚みを従来の場合より均一にすることができ、延いて
は多結晶シリコン膜12の表面積を増加させることがで
きる。よって、この箇所での不純物イオン9の多結晶シ
リコン膜12への注入量を均等にすることができ、又、
エミッタ開口側壁の傾斜によりプラグ効果が減少するた
めエミッタ拡散層10の拡散濃度のエミッタ開口部の開
口幅による差が低減され、延いては電流増幅率hFEの
エミッタ面積依存性によるばらつきを低減することとな
るので、均一な品質の半導体装置を製造することが容易
となる。
示す断面図である。図において、上記各実施例と同様の
部分は同一符号を付して説明を省略する。19は真性ベ
ース拡散層2a上に形成されたエミッタ拡散層、20は
このエミッタ拡散層19の上面と同一高さの上面を有す
るように形成された層間絶縁膜、21はエミッタ拡散層
19上に形成されたエミッタ電極用の多結晶シリコン膜
である。
導体装置の製造方法について図4および図5に基づいて
説明する。まず、従来の場合と同様にコレクタ領域層1
および真性ベース拡散層2aを形成し、この真性ベース
拡散層2a上の所望の位置にレジスト22を形成してパ
ターニングを行い、真性ベース拡散層2aの異方性エッ
チングを行い凸状に形成する(図5(a))。次に、レ
ジスト22を取り除き、凸状の真性ベース拡散層2a上
にCVD絶縁膜20aを積層させ、この上部にSOG膜
23を上面が平坦になるまで塗布する(図5(b))。
が露出するまでエッチバックを行い、真性ベース拡散層
2aの凸部の上面と同一高さを有する層間絶縁膜20を
形成する。次に、層間絶縁膜20上に多結晶シリコン膜
を積層させレジスト7によりパターニングを行いエミッ
タ電極用の多結晶シリコン膜21を形成する。次に、レ
ジスト7をマスクとして真性ベース拡散層2aにp型の
不純物イオン8を注入して仮設外部ベース拡散層2cを
形成する(図5(c))。次に、レジスト7を除去し、
層間絶縁膜20をマスクとして多結晶シリコン膜21に
n型の不純物イオン9を注入して仮設エミッタ拡散層1
9aを形成する(図5(d))。次に、熱処理を行って
外部ベース拡散層2bおよびエミッタ拡散層19を形成
し、図4に示すような半導体装置を形成する。
装置はエミッタ拡散層19の上面と同一高さの上面を有
するような層間絶縁膜20を形成するようにしたので、
この上の多結晶シリコン膜21を一定の厚みに形成する
ことができる。よって、不純物イオン9の多結晶シリコ
ン膜21への注入量を均一にすることができるため、エ
ミッタ拡散層19の拡散濃度のエミッタ拡散層19の幅
による差が生じにくくなり、延いては電流増幅率hFE
のエミッタ面積依存性によるばらつきはほとんど生じな
くなるので、均一な品質の半導体装置の製造が容易とな
る。
示す断面図である。図において、上記各実施例と同様の
部分は同一符号を付して説明を省略する。24は真性ベ
ース拡散層2a上の後述するエミッタ開口部内に形成さ
れたエミッタ拡散層、25はこのエミッタ拡散層24の
上面と同一高さの上面を有するように形成された層間絶
縁膜で、真性ベース拡散層2a上に至るまでのエミッタ
開口部26を有している。27はエミッタ拡散層24上
に形成されたエミッタ電極用の多結晶シリコン膜であ
る。
ける半導体装置の製造方法について図6および図7にも
とづいて説明する。まず、従来の場合と同様の工程を経
て層間絶縁膜25にエミッタ開口部26を形成する(図
7(a))。次に、低温で層間絶縁膜25の表面でのS
i核成長の抑制を行うためのHClガスを導入した条件
で選択エピタキシャル成長を行い、エミッタ開口部26
内にn型のエピタキシャル層28を形成する(図7
(b))。
膜を積層させレジスト7によりパターニングを行いエミ
ッタ電極用の多結晶シリコン膜27を形成する。次に、
レジスト7をマスクとして真性ベース拡散層2aにp型
の不純物イオン8を注入して仮設外部ベース拡散層2c
を形成する(図7(c))。次に、レジスト7を除去
し、層間絶縁膜25をマスクとして多結晶シリコン膜2
6にn型の不純物イオン9を注入して仮設エミッタ拡散
層24aを形成する(図7(d))。次に、熱処理を行
って不純物を拡散させて外部ベース拡散層2bおよびエ
ミッタ拡散層24を形成し、図8に示すような半導体装
置を形成する。
装置はエミッタ拡散層24の上面と同一高さの上面を有
するような層間絶縁膜25が形成され、この上の多結晶
シリコン膜27を一定の厚みに形成することができる。
よって、上記実施例3と同様の効果を奏することができ
る。
示す断面図である。図において、上記各実施例と同様の
部分は同一符号を付して説明を省略する。29は真性ベ
ース拡散層2a上に形成されたエミッタ拡散層、30は
このエミッタ拡散層29の上面と同一高さの上面を有す
るように形成された層間絶縁膜、31はエミッタ拡散層
29上に形成されたエミッタ電極用の多結晶シリコン膜
である。
ける半導体装置の製造方法について図8および図9に基
づいて説明する。まず、コレクタ領域層1上に多結晶シ
リコン膜を積層させレジスト7によりパターニングを行
い所望の箇所にエミッタ電極用の多結晶シリコン膜31
を形成する(図9(a))。次に、レジスト7をマスク
としてコレクタ領域層1にp型の不純物イオン8および
酸素イオン32を順次注入し、仮設外部ベース拡散層2
cおよび仮設層間絶縁膜30aを形成する。この際、不
純物イオン8が酸素イオン32より深くまで導入される
ようにする(図9(b))。
0℃以上の熱処理を行い外部ベース拡散層2bおよび層
間絶縁膜30を形成する(図9(c))。次に、層間絶
縁膜30とマスクとして多結晶シリコン膜31にp型の
不純物イオン15およびn型の不純物イオン9を順次注
入し、仮設真性ベース拡散層2dおよび仮設エミッタ拡
散層29aを形成する(図9(d))。次に、熱処理を
行い拡散係数の差より真性ベース拡散層2aがエミッタ
拡散層29より深い位置に形成される(図8)。
装置はエミッタ拡散層29の上面と同一高さの上面を有
するような層間絶縁膜30が形成され、この上の多結晶
シリコン膜31を一定の厚みに形成することができる。
よって、上記各実施例と同様の効果を奏することができ
る。尚、上記各実施例ではNPNトランジスタ型につい
て説明したがPNPトランジスタ型も同様に形成できる
ことは言うまでもない。
れば、半導体基板上に形成された第1導電型のコレクタ
領域層と、コレクタ領域層上に形成された第2導電型の
ベース拡散層と、ベース拡散層上の所望の位置に形成さ
れた第1導電型のエミッタ拡散層と、ベース拡散層上に
エミッタ拡散層の上面と同一高さの上面を有するように
形成された層間絶縁膜と、エミッタ拡散層上に形成され
たエミッタ電極用の多結晶シリコン膜とを備えるので、
エミッタ拡散層内の不純物の分布が均一となり、電流増
幅率hFEのエミッタ面積依存性によるばらつきをより
一層低減し、品質の均一な半導体装置を得ることができ
る。
基板上に第1導電型のコレクタ領域層を形成し、コレク
タ領域層に酸化膜および耐酸化性膜を順次積層させパタ
ーニングを行い、耐酸化性膜をマスクとしてコレクタ領
域層を酸化して層間絶縁膜を形成し、耐酸化性膜を除去
し層間絶縁膜をマスクとしてコレクタ領域層に第2導電
型の不純物を導入しベース拡散層としての真性ベース拡
散層を形成する。そして、酸化膜を除去し多結晶シリコ
ン膜を積層させレジストによりパターニングを行いレジ
ストをマスクとしてコレクタ領域層に第2導電型の不純
物を導入しベース拡散層としての外部ベース拡散層を形
成し、レジストを除去し層間絶縁膜をマスクとして第1
導電型の不純物を導入しエミッタ拡散層を形成するよう
にしたので、エミッタ拡散層の上に形成される多結晶シ
リコン膜の厚みを均一とし、表面積を増加することによ
り、エミッタ拡散層内の不純物を均等にさせることがで
きる半導体装置の製造方法を得ることができる。
基板上に第1導電型のコレクタ領域層を形成し、コレク
タ領域層に第2導電型の不純物を導入しベース拡散層と
しての真性ベース拡散層を形成し、ベース拡散層上の所
望の箇所にレジストを形成して異方性エッチングを行い
凸状に形成し、ベース拡散層上にCVD絶縁膜から成る
層間絶縁膜を積層し、この上部にSOG膜を上面が平坦
となるまで塗布し、エッチバックによりベース拡散層の
凸部の上面を露出させる。そして、層間絶縁膜上に多結
晶シリコン膜を積層させレジストによりパターニングを
行いレジストをマスクとしてコレクタ領域層に第2導電
型の不純物を導入しベース拡散層としての外部ベース拡
散層を形成し、レジストを除去し層間絶縁膜をマスクと
して第1導電型の不純物を導入しエミッタ拡散層を形成
するようにしたので、エミッタ拡散層の上に形成される
多結晶シリコン膜の厚みを一定にし、エミッタ拡散層内
の不純物の分布を均一に導入することができる半導体装
置の製造方法を得ることができる。
基板上に第1導電型のコレクタ領域層を形成し、コレク
タ領域層に第2導電型の不純物を導入しベース拡散層と
しての真性ベース拡散層を形成し、ベース拡散層上に層
間絶縁膜を形成し所望の領域に真性ベース拡散層に至る
までのエミッタ開口部を形成し、エミッタ開口部内に選
択エピタキシャル成長にて第1導電型のエピタキシャル
層を形成する。そして、層間絶縁膜上に多結晶シリコン
膜を積層させレジストによりパターニングを行いレジス
トをマスクとしてコレクタ領域層に第2導電型の不純物
を導入しベース拡散層としての外部ベース拡散層を形成
し、レジストを除去し層間絶縁膜をマスクとして第1導
電型の不純物を導入しエミッタ拡散層を形成するように
したので、エミッタ拡散層の上に形成される多結晶シリ
コン膜の厚みを一定にし、エミッタ拡散層内の不純物の
分布を均一に導入することができる半導体装置の製造方
法を得ることができる。
基板上に第1導電型のコレクタ領域層を形成し、コレク
タ領域層上に多結晶シリコンを積層させレジストにより
パターニングを行う。そして、レジストをマスクとして
コレクタ領域層に第2導電型の不純物と酸素とを、第2
導電型の不純物が酸素より深くまで導入し、ベース拡散
層としての外部ベース拡散層とこの上部に層間絶縁膜と
を形成し、レジストを除去し層間絶縁膜をマスクとして
第2導電型の不純物と第1導電型の不純物とを、第2導
電型の不純物が第1導電型の不純物より深くまで導入
し、ベース拡散層としての真性拡散層とこの上部にエミ
ッタ拡散層とを形成するようにしたので、エミッタ拡散
層の上に形成される多結晶シリコン膜の厚みを一定に
し、エミッタ拡散層内の不純物の分布を均一に導入する
ことができる半導体装置の製造方法を得ることができ
る。
を示す断面図である。
示す断面図である。
示す断面図である。
成を示す断面図である。
図である。
成を示す断面図である。
図である。
成を示す断面図である。
図である。
る。
断面図である。
面図である。
するための断面図である。
ース拡散層、2b 外部ベース拡散層、4,11,2
0,25,30 層間絶縁膜、7 レジスト、10,1
9,24,29 エミッタ拡散層、12,21,27,
31 多結晶シリコン膜、13 熱酸化膜、14 窒化
膜、19 枠付絶縁膜、22 レジスト、23 SOG
膜、28 エピタキシャル層、32 酸素イオン。
Claims (5)
- 【請求項1】 半導体基板上に形成された第1導電型の
コレクタ領域層と、上記コレクタ領域層上に形成された
第2導電型のベース拡散層と、上記ベース拡散層上の所
望の位置に形成された第1導電型のエミッタ拡散層と、
上記ベース拡散層上に上記エミッタ拡散層の上面と同一
高さの上面を有するように形成された層間絶縁膜と、上
記エミッタ拡散層上に形成されたエミッタ電極用の多結
晶シリコン膜とを備えたことを特徴とする半導体装置。 - 【請求項2】 半導体基板上に第1導電型のコレクタ領
域層を形成する工程と、上記コレクタ領域層に酸化膜お
よび耐酸化性膜を順次積層させパターニングを行い、上
記耐酸化性膜をマスクとして上記コレクタ領域層を酸化
して層間絶縁膜を形成する工程と、上記耐酸化性膜を除
去し上記層間絶縁膜をマスクとして上記コレクタ領域層
に第2導電型の不純物を導入しベース拡散層としての真
性ベース拡散層を形成する工程と、上記酸化膜を除去し
多結晶シリコン膜を積層させレジストによりパターニン
グを行い上記レジストをマスクとして上記コレクタ領域
層に上記第2導電型の不純物を導入し上記ベース拡散層
としての外部ベース拡散層を形成する工程と、上記レジ
ストを除去し上記層間絶縁膜をマスクとして第1導電型
の不純物を導入しエミッタ拡散層を形成する工程とを備
えたことを特徴とする半導体装置の製造方法。 - 【請求項3】 半導体基板上に第1導電型のコレクタ領
域層を形成する工程と、上記コレクタ領域層に第2導電
型の不純物を導入しベース拡散層としての真性ベース拡
散層を形成する工程と、上記ベース拡散層上の所望の箇
所にレジストを形成して異方性エッチングを行い凸状に
形成する工程と、上記ベース拡散層上にCVD絶縁膜か
ら成る層間絶縁膜を積層し、この上部にSOG膜を上面
が平坦となるまで塗布し、エッチバックにより上記ベー
ス拡散層の凸部の上面を露出させる工程と、上記層間絶
縁膜上に多結晶シリコン膜を積層させレジストによりパ
ターニングを行い上記レジストをマスクとして上記コレ
クタ領域層に上記第2導電型の不純物を導入し上記ベー
ス拡散層としての外部ベース拡散層を形成する工程と、
上記レジストを除去し上記層間絶縁膜をマスクとして第
1導電型の不純物を導入しエミッタ拡散層を形成する工
程とを備えたことを特徴とする半導体装置の製造方法。 - 【請求項4】 半導体基板上に第1導電型のコレクタ領
域層を形成する工程と、上記コレクタ領域層に第2導電
型の不純物を導入しベース拡散層としての真性ベース拡
散層を形成する工程と、上記ベース拡散層上に層間絶縁
膜を形成し所望の領域に上記真性ベース拡散層に至るま
でのエミッタ開口部を形成する工程と、上記エミッタ開
口部内に選択エピタキシャル成長にて第1導電型のエピ
タキシャル層を形成する工程と、上記層間絶縁膜上に多
結晶シリコン膜を積層させレジストによりパターニング
を行い上記レジストをマスクとして上記コレクタ領域層
に上記第2導電型の不純物を導入し上記ベース拡散層と
しての外部ベース拡散層を形成する工程と、上記レジス
トを除去し上記層間絶縁膜をマスクとして第1導電型の
不純物を導入しエミッタ拡散層を形成する工程とを備え
たことを特徴とする半導体装置の製造方法。 - 【請求項5】 半導体基板上に第1導電型のコレクタ領
域層を形成する工程と、上記コレクタ領域層上に多結晶
シリコンを積層させレジストによりパターニングを行う
工程と、上記レジストをマスクとして上記コレクタ領域
層に第2導電型の不純物と酸素とを、上記第2導電型の
不純物が上記酸素より深くまで導入し、ベース拡散層と
しての外部ベース拡散層とこの上部に層間絶縁膜とを形
成する工程と、上記レジストを除去し上記層間絶縁膜を
マスクとして第2導電型の不純物と第1導電型の不純物
とを、上記第2導電型の不純物が上記第1導電型の不純
物より深くまで導入し、ベース拡散層としての真性拡散
層とこの上部にエミッタ拡散層とを形成する工程とを備
えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16393894A JP3537494B2 (ja) | 1994-07-15 | 1994-07-15 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16393894A JP3537494B2 (ja) | 1994-07-15 | 1994-07-15 | 半導体装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0831843A JPH0831843A (ja) | 1996-02-02 |
JP3537494B2 true JP3537494B2 (ja) | 2004-06-14 |
Family
ID=15783681
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16393894A Expired - Fee Related JP3537494B2 (ja) | 1994-07-15 | 1994-07-15 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3537494B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001085442A (ja) | 1999-09-09 | 2001-03-30 | Mitsubishi Electric Corp | トランジスタを備えた半導体装置 |
-
1994
- 1994-07-15 JP JP16393894A patent/JP3537494B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0831843A (ja) | 1996-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0252422B2 (ja) | ||
JPH04112541A (ja) | 半導体装置の製法 | |
JP3537494B2 (ja) | 半導体装置および半導体装置の製造方法 | |
KR100301531B1 (ko) | 트랜지스터 특성을 저하시키지 않는 바이폴라 트랜지스터 제조 방법 | |
JPH07245400A (ja) | 電界効果型トランジスタとその製造方法 | |
JPH09186170A (ja) | バイポーラトランジスターの製造方法 | |
JP3062597B2 (ja) | 半導体装置の製造方法 | |
JP3113011B2 (ja) | 半導体装置の製造方法 | |
JP2513312B2 (ja) | Mosトランジスタの製造方法 | |
JPH0529330A (ja) | 半導体装置の製造方法 | |
JP2576664B2 (ja) | Npnトランジスタの製造方法 | |
JPH0778833A (ja) | バイポーラトランジスタとその製造方法 | |
JP3707978B2 (ja) | 半導体集積回路とその製造方法 | |
JP2836393B2 (ja) | 半導体装置およびその製造方法 | |
JP3317289B2 (ja) | 半導体装置の製造方法 | |
JP3146490B2 (ja) | 半導体装置の製造方法 | |
JP2004022720A (ja) | 半導体装置 | |
JP2633411B2 (ja) | 半導体装置の製造方法 | |
JP3612193B2 (ja) | バイポーラトランジスタの製造方法 | |
JP3415690B2 (ja) | 半導体装置の製造方法 | |
JP2849287B2 (ja) | 半導体装置の製造方法 | |
JPH05226353A (ja) | 半導体装置の製造方法 | |
JPS6074681A (ja) | 半導体装置の製造方法 | |
JPH06188259A (ja) | 半導体装置の製造方法 | |
JPH02148847A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040316 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040317 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080326 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |