JPH05145784A - 位相同期ループ装置 - Google Patents

Abstract

(57)【要約】 【目的】 映像信号処理装置におけるクロック再生に好
適な位相同期ループ装置に関するもので、同期引き込み
時は十分な周波数引き込み範囲を確保し、同期引き込み
後は位相ジッタを低減し設計に際しても自由度の高い位
相同期ループ装置を提供する。 【構成】 同期引き込み時、信号振幅変換回路２１０に
おいてＰＷＭ回路７の出力の位相誤差信号の平均直流レ
ベル及び振幅を変化させずＬＰＦ２２０に供給し、相対
的にループ利得を増大し確実に同期を引き込む。同期引
き込み後は、信号振幅変換回路２１０において位相誤差
信号の平均直流レベルは変化させず、平均直流レベルを
中心に信号振幅のみ小さくし、等価的にループ利得を小
さくし位相ジッタを低減する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、映像信号処理装置にお
けるクロック再生に好適な位相同期ループ装置に関する
ものである。

【０００２】

【従来の技術】位相同期ループ装置の基本的な回路構成
のブロック図を（図９）に示す。（図９）において、１
は２つの入力信号の位相差に対応した出力電圧を発生す
る位相比較器、２は低域通過フィルタ（以下ＬＰＦと略
す）２２０と増幅器２３０からなり、その振幅・位相特
性により位相同期ループ装置の応答特性・同期特性を決
定するループフィルタ、３はループフィルタ２の出力制
御電圧によって発振周波数が決まる電圧制御発振器（以
下ＶＣＯと略す）、４は信号入力端子、５は位相同期ル
ープ装置で再生したクロックを出力するクロック出力端
子、７は位相比較器１の出力をパルス幅変調するパルス
幅変調回路（以下ＰＷＭ回路と略す）である。

【０００３】以上のように構成された従来の位相同期ル
ープ装置について以下その動作を説明する。位相比較器
１は、信号入力端子４への入力信号とＶＣＯ３の出力信
号との位相差を検出し、位相差に対応する出力電圧を持
つ位相誤差信号をＰＷＭ回路７に供給する。ＰＷＭ回路
７は、位相誤差信号にパルス幅変調をかけループフィル
タ２に供給する。ループフィルタ２において、ＬＰＦ２
２０は、ＰＷＭ回路７においてパルス幅変調した位相誤
差信号に含まれる不要な高調波成分や雑音を除去し、増
幅器２３０は、所定の利得にしたがってＬＰＦ２２０の
出力を増幅し、ＶＣＯ３に供給する。ＶＣＯ３は、ルー
プフィルタ２からの制御電圧に対応する発振周波数のク
ロックを発生し、クロック出力端子５および位相比較器
１の一方の端子に信号入力端子４に同期したクロックを
供給する。

【０００４】

【発明が解決しようとする課題】しかしながら前記のよ
うな構成では、十分な周波数引き込み範囲を確保するた
めに増幅器２３０の利得を大きくし、ループ利得を大き
くすると、再生クロックの位相ジッタが大きくなるとい
う課題を有していた。

【０００５】また、十分な周波数引き込み範囲の確保と
位相ジッタの低減を両立するためには、いわゆる直接系
のみの構成であるため、設計の自由度がほとんどないと
いう課題を有していた。

【０００６】本発明はかかる点に鑑み、同期引き込み時
は十分な周波数引き込み範囲を確保し、同期引き込み後
は位相ジッタを低減するとともに設計に際しても自由度
の高い位相同期ループ装置を提供することを目的とす
る。

【０００７】

【課題を解決するための手段】第１の発明は、一方の端
子に入力信号が供給されてなる位相比較手段と、位相比
較手段の出力をパルス幅変調するパルス幅変調手段と、
パルス幅変調手段の出力が供給されてなるループフィル
タと、ループフィルタの出力により発振周波数が制御さ
れ、その出力を前記位相比較手段の他方の入力端子に供
給する電圧制御発振手段とを備え、ループフィルタが、
同期引き込み状態に応じて信号振幅を変換する信号振幅
変換手段と、信号振幅変換手段の出力が供給されてなる
低域通過フィルタ手段と、低域通過フィルタ手段の出力
を増幅する増幅手段を有してなり、前記信号振幅変換手
段が位相同期ループの非同期状態においてループ利得を
増大するように制御する構成となっている。

【０００８】第２の発明は、一方の端子に入力信号が供
給されてなる位相比較手段と、位相比較手段の出力をパ
ルス幅変調するパルス幅変調手段と、パルス幅変調手段
の出力が供給されてなるループフィルタと、ループフィ
ルタの出力により発振周波数が制御されその出力を前記
位相比較手段の他方の入力端子に供給する電圧制御発振
手段とを備え、ループフィルタが、同期状態に応じて信
号振幅を変換する信号振幅変換手段と、信号振幅変換手
段の出力が供給されてなる低域通過フィルタ手段と、低
域通過フィルタ手段の出力を増幅する増幅手段と、パル
ス幅変調手段の出力を積分する積分手段と、該積分手段
の出力と増幅手段の出力を合成する合成手段を有する構
成となっている。

【０００９】

【作用】第１の発明は前記した構成により、同期引き込
み時は、信号振幅変換手段は、パルス幅変調した位相誤
差信号を平均直流レベルおよび振幅を変化させず相対的
にループ利得を増大し、低域通過フィルタ手段に供給す
ることにより、確実に同期の引き込みを行う。

【００１０】一方、同期引き込み後は、信号振幅変換手
段はパルス幅変調した位相誤差信号の平均直流レベルは
変化させず、振幅のみ小さくしたのち低域通過フィルタ
手段に供給し、等価的にループ利得を小さくし、再生ク
ロックの位相ジッタを低減する。こうして引き込み時は
十分な周波数引き込み範囲を確保し、引き込み後は位相
ジッタを低減することができる。

【００１１】第２の発明は前記した構成により、第１の
発明と同様にして、引き込み時は十分な周波数引き込み
範囲を確保し、引き込み後は位相ジッタを低減すること
できる。その際、第１の発明の直接系に加えて積分系を
設けることにより、十分な周波数特性の確保と位相ジッ
タの低減の両立に対して設計の自由度を高めることがで
きる。

【００１２】

【実施例】以下本発明の実施例について図面を参照して
詳細に説明する。ここで、従来例を示した（図９）とそ
の目的および動作が同じものについては同一番号を付し
て詳細な説明は省略する。（図１）は本発明の第１の実
施例における位相同期ループ装置のブロック図を示すも
のである。

【００１３】（図１）において、１は位相比較器、２は
同期引き込み状態に応じて入力信号の信号振幅を変換す
る信号振幅変換回路２１０とＬＰＦ２２０と増幅器２３
０からなるループフィルタ、３はループフィルタ２の出
力電圧によって発振周波数が決まるＶＣＯ、４は信号入
力端子、５はクロック出力端子、６は同期引き込み状態
を表すロック信号を供給するロック信号入力端子、７は
位相比較器１の出力をパルス幅変調するＰＷＭ回路であ
る。

【００１４】以上のように構成された本実施例の位相同
期ループ装置において、信号振幅変換回路２１０を（図
２）に示すように、抵抗器２１２，２１５，２１６と、
バッファ２１３と、切換回路２１４とにより構成した場
合について、以下その動作を説明する。

【００１５】位相比較器１は、信号入力端子４への入力
信号とＶＣＯ３の出力信号の位相差に対応する位相誤差
信号をＰＷＭ回路７に供給する。ＰＷＭ回路７は、位相
誤差信号にパルス幅変調をかけループフィルタ２に供給
する。ループフィルタ２において、信号振幅変換回路２
１０は同期引き込み状態に応じて以下のように動作す
る。

【００１６】同期引き込み時は、図示していない同期引
き込み検出ブロックからロック信号入力端子６に供給さ
れるロック信号にしたがって切換回路２１４は（図２）
において破線で示すように、抵抗器２１２と抵抗器２１
５，２１６との結合を切断する。このとき信号振幅変換
回路２１０は、パルス幅変調した位相誤差信号を抵抗器
２１２とバッファ２１３を介して平均直流レベルおよび
信号振幅は変化させず、位相誤差信号出力端子２１７を
介してＬＰＦ２２０に供給し、相対的にループ利得を増
大するように動作し、この時のループフィルタ２の周波
数対ループ利得特性は（図４）中の破線で示すようにな
る。

【００１７】ＬＰＦ２２０は、パルス幅変調した位相誤
差信号に含まれる不要な高周波成分等を除去し、増幅器
２３０は、ＬＰＦ２２０の出力を増幅しＶＣＯ３に供給
する。ＶＣＯ３は、増幅器２３０の出力電圧に対応する
発振周波数のクロックを発生し位相比較器１の一方の端
子に供給する。

【００１８】同期引き込み時は、この位相比較器１にお
ける位相差の検出からＶＣＯ３における位相差に対応す
る発振周波数のクロックの発生までの一連の動作を繰り
返し、（図４）に破線で示すようなループフィルタ２の
周波数対ループ利得特性により確実に同期を引き込む。

【００１９】同期引き込み後は、切換回路２１４は、ロ
ック信号入力端子６に供給されるロック信号にしたがっ
て（図２）中に実線で示すように、抵抗器２１２のバッ
ファ２１３につながる端子と抵抗器２１５，２１６とを
結合するように動作する。この時の信号の振幅の変化を
模式的に描いた（図３）を用いて、信号振幅変換回路２
１０の動作を説明する。（図３）において、位相誤差信
号入力端子２１１の信号振幅を破線で、位相誤差信号出
力端子２１７の信号振幅を実線で示す。

【００２０】同期引き込み後は、抵抗器２１２と抵抗器
２１５，２１６が結合しているため、位相誤差信号入力
端子２１１で振幅Ｖｉｐをもつ信号が、抵抗器２１２の
抵抗値と抵抗器２１５，２１６の並列抵抗値の比による
抵抗分割で信号振幅がＶｏｐになる。この時、抵抗器２
１５，２１６の結合点の電位が（図３）中に１点鎖線で
示した平均直流レベルと等しくなるように、抵抗器２１
５，２１６の抵抗値の比を決め、抵抗器２１５，２１６
の並列抵抗値を抵抗器２１２の抵抗値に比して小さくす
ることにより、位相誤差信号の平均直流レベルを変化さ
せずに、この平均直流レベルを中心に上下対称に信号振
幅のみ小さくできる。こうして信号振幅変換回路２１０
は、相対的にループ利得を小さくするように動作し、ル
ープフィルタ２の周波数対ループ利得特性は（図４）中
の実線で示すようになり、同期引き込む後の位相ジッタ
を低減する。

【００２１】以上のようにこの実施例によれば、同期引
き込み状態に応じて信号振幅を変換する信号振幅変換回
路２１０を設け、同期引き込み時は位相誤差信号の平均
直流レベルおよび振幅を変化させず、大きなループ利得
により十分な周波数引き込み範囲を確保し、同期引き込
み後は位相誤差信号の平均直流レベルを変化させること
なく振幅のみを小さくすることにより、ループ利得を小
さくし位相ジッタを低減することができる。

【００２２】次に、本発明の第２の実施例における位相
同期ループ装置について、図面を参照しながら説明す
る。（図５）は本発明の第２の実施例における位相同期
ループ装置のブロック図を示すものである。（図５）に
おいて、１は位相比較器、２は信号振幅変換回路２１０
とＬＰＦ２２０と増幅器２３０とパルス幅変調した位相
誤差信号を積分する積分回路２４０と増幅器２３０の出
力と積分回路２４０の出力を合成する合成回路２５０と
からなるループフィルタ、３はループフィルタ２の出力
制御電圧によって発振周波数が決まるＶＣＯ、４は信号
入力端子、５はクロック出力端子、６は同期引き込み状
態を表すロック信号を供給するロック信号入力端子、７
は位相比較器１の出力をパルス幅変調するＰＷＭ回路で
ある。

【００２３】以上のように構成された第２の実施例の位
相同期ループ装置において、以下その動作を説明する。
積分回路２４０は、ＰＷＭ回路７においてパルス幅変調
した位相誤差出力を積分し、合成回路２５０に供給す
る。合成回路２５０は、信号変換回路２１０、ＬＰＦ２
２０、増幅器２３０を介して供給される位相誤差信号と
積分回路２４０において積分した位相誤差信号を合成
し、ＶＣＯ３に供給する。

【００２４】同期引き込み時は、第１の実施例と同様
に、信号振幅変換回路２１０は相対的にループ利得を増
大するように動作するため、積分回路２４０と合成回路
２５０を設けた本実施例のループフィルタ２の周波数対
ループ利得特性は、（図６）中の破線で示すようにな
る。一方、同期引き込み後は、信号振幅変換回路２１０
はループ利得を小さくするように動作するため、本実施
例のループフィルタ２の周波数対ループ利得特性は、
（図６）中の実線で示すようになる。

【００２５】位相同期ループの性能を表す１つの尺度と
してホールドレンジがある。ホールドレンジは、同期し
た状態で入力信号周波数とＶＣＯの自走発振周波数の周
波数差が大きくなっていくときに、位相同期ループがど
れだけの周波数差まで同期を保持できるかを示し、低域
のループ利得により決定される。

【００２６】第１の実施例に示した直接系のみの構成で
は、同期引き込み後にループ利得を小さくすることによ
り、位相ジッタを低減することができる。しかし、それ
とともに（図４）からわかるように低域のループ利得も
小さくなるためホールドレンジも狭くなる。そのため、
同期引き込み後の位相ジッタを低減するためにループ利
得を小さくし過ぎると、同期を引き込んだのちループ利
得を小さくした瞬間にホールドレンジがとれず同期がは
ずれてしまうことがある。したがって、直接系のみの構
成では、周波数引き込み範囲と位相ジッタとホールドレ
ンジのそれぞれの性能要求を満足する位相同期ループ装
置を設計することは非常に難しいことがわかる。

【００２７】それに対して、積分回路２４０と合成回路
２５０による積分系を設けることにより、（図６）に示
すように、周波数引き込み範囲や位相ジッタを決定する
高域のループ利得とは独立に低域のループ利得を大きく
することができる。したがって、第１の実施例で説明し
たのと同様に、信号振幅回路２１０において直接系のル
ープ利得のみ切り換えることにより、同期引き込み時は
十分な周波数引き込み範囲を確保し、引き込み後は位相
ジッタを低減する。しかも積分系を設けたことにより、
同期引き込み後の低域ループ利得が大きくとれるため、
同期引き込み後も十分なホールドレンジが確保できる。

【００２８】以上のようにこの実施例によれば、積分回
路２４０と合成回路２５０を設けることにより、ホール
ドレンジを決定する低域のループ利得を、周波数引き込
み範囲や位相ジッタを決定する高域のループ利得とは独
立に設計できるため、設計の自由度を高めることができ
る。

【００２９】次に積分回路２４０が（図７）に示すよう
に、抵抗器２４１と演算増幅器２４２とコンデンサ２４
３と、コンデンサ２４３の一方の端子に結合した抵抗器
２４５と、ロック信号入力端子６に供給されるロック信
号にしたがってコンデンサ２４３の他方の端子と抵抗器
２４５の他方の端子との結合を制御する切換回路２４６
とで構成される他の実施例について以下その動作を説明
する。

【００３０】同期引き込み時は、ロック信号入力端子６
に供給されるロック信号にしたがって切換回路２４６は
（図７）に実線で示すように、コンデンサ２４３と抵抗
２４５を結合するように動作する。この時のループフィ
ルタ２の周波数対ループ利得特性は（図８）中の破線で
示すようになり、ループフィルタのカットオフ周波数を
高くすることができ、高速に同期が引き込める。

【００３１】一方、同期引き込み後は、切換回路２４６
は、ロック信号入力端子６に供給されるロック信号にし
たがって（図７）中に破線で示すように、コンデンサ２
４３と抵抗２４５を結合を切断するようにするように動
作する。したがって積分回路２４０は、抵抗器２４１と
コンデンサ２４３による時定数を持った積分器として動
作するようになり、ループフィルタ２の周波数対ループ
利得特性は（図８）中の実線で示すようになり、第２の
実施例と同様に位相ジッタを低減し、ホールドレンジを
十分確保する。

【００３２】以上のようにこの実施例によれば、積分回
路２４０を構成するコンデンサ２４３に対して並列に抵
抗器２４５を設け、同期引き込み時にコンデンサ２４３
と抵抗器２４５との結合することにより、高速な同期引
き込みが実現できる。

【００３３】なお、第１および第２の実施例において、
位相比較器１において入力信号とＶＣＯ３のクロック出
力とを直接比較する構成例について説明してきたが、位
相比較器１において入力信号とＶＣＯ３のクロック出力
を分周したものを比較する構成でも同等の効果が得られ
ることは言うまでもない。

【００３４】

【発明の効果】以上説明したように、第１の発明によれ
ば、同期引き込み状態に応じてパルス幅変調した位相誤
差信号の平均直流レベルを変化させず信号振幅のみを変
換する信号振幅変換手段を設けることにより、同期引き
込み時は十分な周波数引き込み範囲を確保し、同期引き
込み後は位相ジッタを低減することができる。

【００３５】また、第２の発明によれば、パルス幅変調
した位相誤差信号を積分する積分手段と合成手段からな
る積分系を設けることにより、第１の発明と同様の効果
が得られるとともに設計の自由度を高めることができ、
その実用的効果は大きい。

【図面の簡単な説明】

【図１】本発明の第１の実施例における位相同期ループ
装置のブロック図

【図２】同実施例の信号振幅変換回路の構成例のブロッ
ク図

【図３】同実施例の信号振幅変換回路の動作を説明する
ための波形図

【図４】同実施例のループフィルタの周波数対ループ利
得特性図

【図５】本発明の第２の実施例における位相同期ループ
装置のブロック図

【図６】同実施例のループフィルタの周波数対ループ利
得特性図

【図７】同実施例におけるループフィルタの構成例のブ
ロック図

【図８】同実施例のループフィルタの周波数対ループ利
得特性図

【図９】従来の位相同期ループ装置のブロック図

【符号の説明】

１ 位相比較器 ２ ループフィルタ ３ 電圧制御発振器 ４ 信号入力端子 ５ クロック出力端子 ６ ロック信号入力端子 ７ パルス幅変調回路 ２１０ 信号振幅変換回路 ２１２ 抵抗器 ２１３ バッファ ２１４ 切換回路 ２１５ 抵抗器 ２１６ 抵抗器 ２２０ 低域通過フィルタ ２３０ 増幅器 ２３１ 抵抗器 ２３２ 抵抗器 ２３３ 演算増幅器 ２４０ 積分回路 ２４１ 抵抗器 ２４２ 演算増幅器 ２４４ 可変定電圧源 ２４５ 抵抗器 ２４６ 切換回路 ２５０ 合成回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 床井 雅樹 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (4)

【特許請求の範囲】
1. 【請求項１】一方の端子に入力信号が供給されてなる位
   相比較手段と、前記位相比較手段の出力をパルス幅変調
   するパルス幅変調手段と、前記パルス幅変調手段の出力
   が供給されてなるループフィルタと、前記ループフィル
   タの出力により発振周波数が制御され、その出力を前記
   位相比較手段の他方の入力端子に供給する電圧制御発振
   手段とを備え、前記ループフィルタが、同期引き込み状
   態に応じて信号振幅を変換する信号振幅変換手段と、前
   記信号振幅変換手段の出力が供給されてなる低域通過フ
   ィルタ手段と、前記低域通過フィルタ手段の出力を増幅
   する増幅手段を有し、前記信号振幅変換手段が位相同期
   ループの非同期状態においてループ利得を増大するよう
   に制御してなることを特徴とする位相同期ループ装置。
2. 【請求項２】信号振幅変換手段が、位相誤差信号入力端
   子と位相誤差信号出力端子をバッファを介して結合する
   第１の抵抗器と、ロック信号入力端子に供給されるロッ
   ク信号により前記第１の抵抗器のバッファ側の端子と第
   ２の抵抗器と第３の抵抗器の結合点との結合を制御する
   切換手段とを備え、前記第２の抵抗器の他方の端子が定
   電圧源に結合し、前記第３の抵抗器の他方の端子が接地
   されてなり、ループ利得を制御するに際して、前記位相
   誤差信号入力端子に供給される位相誤差信号の平均直流
   レベルに変化を与えないことを特徴とする請求項１記載
   の位相同期ループ装置。
3. 【請求項３】一方の端子に入力信号が供給されてなる位
   相比較手段と、前記位相比較手段の出力をパルス幅変調
   するパルス幅変調手段と、前記パルス幅変調手段の出力
   が供給されてなるループフィルタと、前記ループフィル
   タの出力により発振周波数が制御され、その出力を前記
   位相比較手段の他方の入力端子に供給する電圧制御発振
   手段とを備え、前記ループフィルタが、同期状態に応じ
   て信号振幅を変換する信号振幅変換手段と、前記信号振
   幅変換手段の出力が供給されてなる低域通過フィルタ手
   段と、前記低域通過フィルタ手段の出力を増幅する増幅
   手段と、前記パルス幅変調手段の出力を積分する積分手
   段と、前記積分手段の出力と増幅手段の出力を合成する
   合成手段とを有することを特徴とする位相同期ループ装
   置。
4. 【請求項４】積分手段が、位相誤差信号入力端子と第１
   の演算増幅器の反転入力端子とを結合する第１の抵抗器
   と、前記第１の演算増幅器の反転入力端子と第１の演算
   増幅器の出力端子を結合するコンデンサと、前記コンデ
   ンサの一方の端子に結合する第２の抵抗器と、ロック信
   号入力端子に供給されるロック信号によりコンデンサの
   他方の端子と前記第２抵抗器の他方の端子との結合を制
   御する切換手段とからなり、増幅手段が、低域通過フィ
   ルタ手段と第２の演算増幅器の反転入力端子とを結合す
   る第３の抵抗器と、前記第２の演算増幅器の反転入力端
   子と第２の演算増幅器の出力端子とを結合する第４の抵
   抗器とからなり、前記第１の演算増幅器の出力を第２の
   演算増幅器の非反転入力端子に供給することをことを特
   徴とする請求項３記載の位相同期ループ装置。