JPH05145784A - 位相同期ループ装置 - Google Patents
位相同期ループ装置Info
- Publication number
- JPH05145784A JPH05145784A JP3304396A JP30439691A JPH05145784A JP H05145784 A JPH05145784 A JP H05145784A JP 3304396 A JP3304396 A JP 3304396A JP 30439691 A JP30439691 A JP 30439691A JP H05145784 A JPH05145784 A JP H05145784A
- Authority
- JP
- Japan
- Prior art keywords
- output
- phase
- resistor
- terminal
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】
【目的】 映像信号処理装置におけるクロック再生に好
適な位相同期ループ装置に関するもので、同期引き込み
時は十分な周波数引き込み範囲を確保し、同期引き込み
後は位相ジッタを低減し設計に際しても自由度の高い位
相同期ループ装置を提供する。 【構成】 同期引き込み時、信号振幅変換回路210に
おいてPWM回路7の出力の位相誤差信号の平均直流レ
ベル及び振幅を変化させずLPF220に供給し、相対
的にループ利得を増大し確実に同期を引き込む。同期引
き込み後は、信号振幅変換回路210において位相誤差
信号の平均直流レベルは変化させず、平均直流レベルを
中心に信号振幅のみ小さくし、等価的にループ利得を小
さくし位相ジッタを低減する。
適な位相同期ループ装置に関するもので、同期引き込み
時は十分な周波数引き込み範囲を確保し、同期引き込み
後は位相ジッタを低減し設計に際しても自由度の高い位
相同期ループ装置を提供する。 【構成】 同期引き込み時、信号振幅変換回路210に
おいてPWM回路7の出力の位相誤差信号の平均直流レ
ベル及び振幅を変化させずLPF220に供給し、相対
的にループ利得を増大し確実に同期を引き込む。同期引
き込み後は、信号振幅変換回路210において位相誤差
信号の平均直流レベルは変化させず、平均直流レベルを
中心に信号振幅のみ小さくし、等価的にループ利得を小
さくし位相ジッタを低減する。
Description
【0001】
【産業上の利用分野】本発明は、映像信号処理装置にお
けるクロック再生に好適な位相同期ループ装置に関する
ものである。
けるクロック再生に好適な位相同期ループ装置に関する
ものである。
【0002】
【従来の技術】位相同期ループ装置の基本的な回路構成
のブロック図を(図9)に示す。(図9)において、1
は2つの入力信号の位相差に対応した出力電圧を発生す
る位相比較器、2は低域通過フィルタ(以下LPFと略
す)220と増幅器230からなり、その振幅・位相特
性により位相同期ループ装置の応答特性・同期特性を決
定するループフィルタ、3はループフィルタ2の出力制
御電圧によって発振周波数が決まる電圧制御発振器(以
下VCOと略す)、4は信号入力端子、5は位相同期ル
ープ装置で再生したクロックを出力するクロック出力端
子、7は位相比較器1の出力をパルス幅変調するパルス
幅変調回路(以下PWM回路と略す)である。
のブロック図を(図9)に示す。(図9)において、1
は2つの入力信号の位相差に対応した出力電圧を発生す
る位相比較器、2は低域通過フィルタ(以下LPFと略
す)220と増幅器230からなり、その振幅・位相特
性により位相同期ループ装置の応答特性・同期特性を決
定するループフィルタ、3はループフィルタ2の出力制
御電圧によって発振周波数が決まる電圧制御発振器(以
下VCOと略す)、4は信号入力端子、5は位相同期ル
ープ装置で再生したクロックを出力するクロック出力端
子、7は位相比較器1の出力をパルス幅変調するパルス
幅変調回路(以下PWM回路と略す)である。
【0003】以上のように構成された従来の位相同期ル
ープ装置について以下その動作を説明する。位相比較器
1は、信号入力端子4への入力信号とVCO3の出力信
号との位相差を検出し、位相差に対応する出力電圧を持
つ位相誤差信号をPWM回路7に供給する。PWM回路
7は、位相誤差信号にパルス幅変調をかけループフィル
タ2に供給する。ループフィルタ2において、LPF2
20は、PWM回路7においてパルス幅変調した位相誤
差信号に含まれる不要な高調波成分や雑音を除去し、増
幅器230は、所定の利得にしたがってLPF220の
出力を増幅し、VCO3に供給する。VCO3は、ルー
プフィルタ2からの制御電圧に対応する発振周波数のク
ロックを発生し、クロック出力端子5および位相比較器
1の一方の端子に信号入力端子4に同期したクロックを
供給する。
ープ装置について以下その動作を説明する。位相比較器
1は、信号入力端子4への入力信号とVCO3の出力信
号との位相差を検出し、位相差に対応する出力電圧を持
つ位相誤差信号をPWM回路7に供給する。PWM回路
7は、位相誤差信号にパルス幅変調をかけループフィル
タ2に供給する。ループフィルタ2において、LPF2
20は、PWM回路7においてパルス幅変調した位相誤
差信号に含まれる不要な高調波成分や雑音を除去し、増
幅器230は、所定の利得にしたがってLPF220の
出力を増幅し、VCO3に供給する。VCO3は、ルー
プフィルタ2からの制御電圧に対応する発振周波数のク
ロックを発生し、クロック出力端子5および位相比較器
1の一方の端子に信号入力端子4に同期したクロックを
供給する。
【0004】
【発明が解決しようとする課題】しかしながら前記のよ
うな構成では、十分な周波数引き込み範囲を確保するた
めに増幅器230の利得を大きくし、ループ利得を大き
くすると、再生クロックの位相ジッタが大きくなるとい
う課題を有していた。
うな構成では、十分な周波数引き込み範囲を確保するた
めに増幅器230の利得を大きくし、ループ利得を大き
くすると、再生クロックの位相ジッタが大きくなるとい
う課題を有していた。
【0005】また、十分な周波数引き込み範囲の確保と
位相ジッタの低減を両立するためには、いわゆる直接系
のみの構成であるため、設計の自由度がほとんどないと
いう課題を有していた。
位相ジッタの低減を両立するためには、いわゆる直接系
のみの構成であるため、設計の自由度がほとんどないと
いう課題を有していた。
【0006】本発明はかかる点に鑑み、同期引き込み時
は十分な周波数引き込み範囲を確保し、同期引き込み後
は位相ジッタを低減するとともに設計に際しても自由度
の高い位相同期ループ装置を提供することを目的とす
る。
は十分な周波数引き込み範囲を確保し、同期引き込み後
は位相ジッタを低減するとともに設計に際しても自由度
の高い位相同期ループ装置を提供することを目的とす
る。
【0007】
【課題を解決するための手段】第1の発明は、一方の端
子に入力信号が供給されてなる位相比較手段と、位相比
較手段の出力をパルス幅変調するパルス幅変調手段と、
パルス幅変調手段の出力が供給されてなるループフィル
タと、ループフィルタの出力により発振周波数が制御さ
れ、その出力を前記位相比較手段の他方の入力端子に供
給する電圧制御発振手段とを備え、ループフィルタが、
同期引き込み状態に応じて信号振幅を変換する信号振幅
変換手段と、信号振幅変換手段の出力が供給されてなる
低域通過フィルタ手段と、低域通過フィルタ手段の出力
を増幅する増幅手段を有してなり、前記信号振幅変換手
段が位相同期ループの非同期状態においてループ利得を
増大するように制御する構成となっている。
子に入力信号が供給されてなる位相比較手段と、位相比
較手段の出力をパルス幅変調するパルス幅変調手段と、
パルス幅変調手段の出力が供給されてなるループフィル
タと、ループフィルタの出力により発振周波数が制御さ
れ、その出力を前記位相比較手段の他方の入力端子に供
給する電圧制御発振手段とを備え、ループフィルタが、
同期引き込み状態に応じて信号振幅を変換する信号振幅
変換手段と、信号振幅変換手段の出力が供給されてなる
低域通過フィルタ手段と、低域通過フィルタ手段の出力
を増幅する増幅手段を有してなり、前記信号振幅変換手
段が位相同期ループの非同期状態においてループ利得を
増大するように制御する構成となっている。
【0008】第2の発明は、一方の端子に入力信号が供
給されてなる位相比較手段と、位相比較手段の出力をパ
ルス幅変調するパルス幅変調手段と、パルス幅変調手段
の出力が供給されてなるループフィルタと、ループフィ
ルタの出力により発振周波数が制御されその出力を前記
位相比較手段の他方の入力端子に供給する電圧制御発振
手段とを備え、ループフィルタが、同期状態に応じて信
号振幅を変換する信号振幅変換手段と、信号振幅変換手
段の出力が供給されてなる低域通過フィルタ手段と、低
域通過フィルタ手段の出力を増幅する増幅手段と、パル
ス幅変調手段の出力を積分する積分手段と、該積分手段
の出力と増幅手段の出力を合成する合成手段を有する構
成となっている。
給されてなる位相比較手段と、位相比較手段の出力をパ
ルス幅変調するパルス幅変調手段と、パルス幅変調手段
の出力が供給されてなるループフィルタと、ループフィ
ルタの出力により発振周波数が制御されその出力を前記
位相比較手段の他方の入力端子に供給する電圧制御発振
手段とを備え、ループフィルタが、同期状態に応じて信
号振幅を変換する信号振幅変換手段と、信号振幅変換手
段の出力が供給されてなる低域通過フィルタ手段と、低
域通過フィルタ手段の出力を増幅する増幅手段と、パル
ス幅変調手段の出力を積分する積分手段と、該積分手段
の出力と増幅手段の出力を合成する合成手段を有する構
成となっている。
【0009】
【作用】第1の発明は前記した構成により、同期引き込
み時は、信号振幅変換手段は、パルス幅変調した位相誤
差信号を平均直流レベルおよび振幅を変化させず相対的
にループ利得を増大し、低域通過フィルタ手段に供給す
ることにより、確実に同期の引き込みを行う。
み時は、信号振幅変換手段は、パルス幅変調した位相誤
差信号を平均直流レベルおよび振幅を変化させず相対的
にループ利得を増大し、低域通過フィルタ手段に供給す
ることにより、確実に同期の引き込みを行う。
【0010】一方、同期引き込み後は、信号振幅変換手
段はパルス幅変調した位相誤差信号の平均直流レベルは
変化させず、振幅のみ小さくしたのち低域通過フィルタ
手段に供給し、等価的にループ利得を小さくし、再生ク
ロックの位相ジッタを低減する。こうして引き込み時は
十分な周波数引き込み範囲を確保し、引き込み後は位相
ジッタを低減することができる。
段はパルス幅変調した位相誤差信号の平均直流レベルは
変化させず、振幅のみ小さくしたのち低域通過フィルタ
手段に供給し、等価的にループ利得を小さくし、再生ク
ロックの位相ジッタを低減する。こうして引き込み時は
十分な周波数引き込み範囲を確保し、引き込み後は位相
ジッタを低減することができる。
【0011】第2の発明は前記した構成により、第1の
発明と同様にして、引き込み時は十分な周波数引き込み
範囲を確保し、引き込み後は位相ジッタを低減すること
できる。その際、第1の発明の直接系に加えて積分系を
設けることにより、十分な周波数特性の確保と位相ジッ
タの低減の両立に対して設計の自由度を高めることがで
きる。
発明と同様にして、引き込み時は十分な周波数引き込み
範囲を確保し、引き込み後は位相ジッタを低減すること
できる。その際、第1の発明の直接系に加えて積分系を
設けることにより、十分な周波数特性の確保と位相ジッ
タの低減の両立に対して設計の自由度を高めることがで
きる。
【0012】
【実施例】以下本発明の実施例について図面を参照して
詳細に説明する。ここで、従来例を示した(図9)とそ
の目的および動作が同じものについては同一番号を付し
て詳細な説明は省略する。(図1)は本発明の第1の実
施例における位相同期ループ装置のブロック図を示すも
のである。
詳細に説明する。ここで、従来例を示した(図9)とそ
の目的および動作が同じものについては同一番号を付し
て詳細な説明は省略する。(図1)は本発明の第1の実
施例における位相同期ループ装置のブロック図を示すも
のである。
【0013】(図1)において、1は位相比較器、2は
同期引き込み状態に応じて入力信号の信号振幅を変換す
る信号振幅変換回路210とLPF220と増幅器23
0からなるループフィルタ、3はループフィルタ2の出
力電圧によって発振周波数が決まるVCO、4は信号入
力端子、5はクロック出力端子、6は同期引き込み状態
を表すロック信号を供給するロック信号入力端子、7は
位相比較器1の出力をパルス幅変調するPWM回路であ
る。
同期引き込み状態に応じて入力信号の信号振幅を変換す
る信号振幅変換回路210とLPF220と増幅器23
0からなるループフィルタ、3はループフィルタ2の出
力電圧によって発振周波数が決まるVCO、4は信号入
力端子、5はクロック出力端子、6は同期引き込み状態
を表すロック信号を供給するロック信号入力端子、7は
位相比較器1の出力をパルス幅変調するPWM回路であ
る。
【0014】以上のように構成された本実施例の位相同
期ループ装置において、信号振幅変換回路210を(図
2)に示すように、抵抗器212,215,216と、
バッファ213と、切換回路214とにより構成した場
合について、以下その動作を説明する。
期ループ装置において、信号振幅変換回路210を(図
2)に示すように、抵抗器212,215,216と、
バッファ213と、切換回路214とにより構成した場
合について、以下その動作を説明する。
【0015】位相比較器1は、信号入力端子4への入力
信号とVCO3の出力信号の位相差に対応する位相誤差
信号をPWM回路7に供給する。PWM回路7は、位相
誤差信号にパルス幅変調をかけループフィルタ2に供給
する。ループフィルタ2において、信号振幅変換回路2
10は同期引き込み状態に応じて以下のように動作す
る。
信号とVCO3の出力信号の位相差に対応する位相誤差
信号をPWM回路7に供給する。PWM回路7は、位相
誤差信号にパルス幅変調をかけループフィルタ2に供給
する。ループフィルタ2において、信号振幅変換回路2
10は同期引き込み状態に応じて以下のように動作す
る。
【0016】同期引き込み時は、図示していない同期引
き込み検出ブロックからロック信号入力端子6に供給さ
れるロック信号にしたがって切換回路214は(図2)
において破線で示すように、抵抗器212と抵抗器21
5,216との結合を切断する。このとき信号振幅変換
回路210は、パルス幅変調した位相誤差信号を抵抗器
212とバッファ213を介して平均直流レベルおよび
信号振幅は変化させず、位相誤差信号出力端子217を
介してLPF220に供給し、相対的にループ利得を増
大するように動作し、この時のループフィルタ2の周波
数対ループ利得特性は(図4)中の破線で示すようにな
る。
き込み検出ブロックからロック信号入力端子6に供給さ
れるロック信号にしたがって切換回路214は(図2)
において破線で示すように、抵抗器212と抵抗器21
5,216との結合を切断する。このとき信号振幅変換
回路210は、パルス幅変調した位相誤差信号を抵抗器
212とバッファ213を介して平均直流レベルおよび
信号振幅は変化させず、位相誤差信号出力端子217を
介してLPF220に供給し、相対的にループ利得を増
大するように動作し、この時のループフィルタ2の周波
数対ループ利得特性は(図4)中の破線で示すようにな
る。
【0017】LPF220は、パルス幅変調した位相誤
差信号に含まれる不要な高周波成分等を除去し、増幅器
230は、LPF220の出力を増幅しVCO3に供給
する。VCO3は、増幅器230の出力電圧に対応する
発振周波数のクロックを発生し位相比較器1の一方の端
子に供給する。
差信号に含まれる不要な高周波成分等を除去し、増幅器
230は、LPF220の出力を増幅しVCO3に供給
する。VCO3は、増幅器230の出力電圧に対応する
発振周波数のクロックを発生し位相比較器1の一方の端
子に供給する。
【0018】同期引き込み時は、この位相比較器1にお
ける位相差の検出からVCO3における位相差に対応す
る発振周波数のクロックの発生までの一連の動作を繰り
返し、(図4)に破線で示すようなループフィルタ2の
周波数対ループ利得特性により確実に同期を引き込む。
ける位相差の検出からVCO3における位相差に対応す
る発振周波数のクロックの発生までの一連の動作を繰り
返し、(図4)に破線で示すようなループフィルタ2の
周波数対ループ利得特性により確実に同期を引き込む。
【0019】同期引き込み後は、切換回路214は、ロ
ック信号入力端子6に供給されるロック信号にしたがっ
て(図2)中に実線で示すように、抵抗器212のバッ
ファ213につながる端子と抵抗器215,216とを
結合するように動作する。この時の信号の振幅の変化を
模式的に描いた(図3)を用いて、信号振幅変換回路2
10の動作を説明する。(図3)において、位相誤差信
号入力端子211の信号振幅を破線で、位相誤差信号出
力端子217の信号振幅を実線で示す。
ック信号入力端子6に供給されるロック信号にしたがっ
て(図2)中に実線で示すように、抵抗器212のバッ
ファ213につながる端子と抵抗器215,216とを
結合するように動作する。この時の信号の振幅の変化を
模式的に描いた(図3)を用いて、信号振幅変換回路2
10の動作を説明する。(図3)において、位相誤差信
号入力端子211の信号振幅を破線で、位相誤差信号出
力端子217の信号振幅を実線で示す。
【0020】同期引き込み後は、抵抗器212と抵抗器
215,216が結合しているため、位相誤差信号入力
端子211で振幅Vipをもつ信号が、抵抗器212の
抵抗値と抵抗器215,216の並列抵抗値の比による
抵抗分割で信号振幅がVopになる。この時、抵抗器2
15,216の結合点の電位が(図3)中に1点鎖線で
示した平均直流レベルと等しくなるように、抵抗器21
5,216の抵抗値の比を決め、抵抗器215,216
の並列抵抗値を抵抗器212の抵抗値に比して小さくす
ることにより、位相誤差信号の平均直流レベルを変化さ
せずに、この平均直流レベルを中心に上下対称に信号振
幅のみ小さくできる。こうして信号振幅変換回路210
は、相対的にループ利得を小さくするように動作し、ル
ープフィルタ2の周波数対ループ利得特性は(図4)中
の実線で示すようになり、同期引き込む後の位相ジッタ
を低減する。
215,216が結合しているため、位相誤差信号入力
端子211で振幅Vipをもつ信号が、抵抗器212の
抵抗値と抵抗器215,216の並列抵抗値の比による
抵抗分割で信号振幅がVopになる。この時、抵抗器2
15,216の結合点の電位が(図3)中に1点鎖線で
示した平均直流レベルと等しくなるように、抵抗器21
5,216の抵抗値の比を決め、抵抗器215,216
の並列抵抗値を抵抗器212の抵抗値に比して小さくす
ることにより、位相誤差信号の平均直流レベルを変化さ
せずに、この平均直流レベルを中心に上下対称に信号振
幅のみ小さくできる。こうして信号振幅変換回路210
は、相対的にループ利得を小さくするように動作し、ル
ープフィルタ2の周波数対ループ利得特性は(図4)中
の実線で示すようになり、同期引き込む後の位相ジッタ
を低減する。
【0021】以上のようにこの実施例によれば、同期引
き込み状態に応じて信号振幅を変換する信号振幅変換回
路210を設け、同期引き込み時は位相誤差信号の平均
直流レベルおよび振幅を変化させず、大きなループ利得
により十分な周波数引き込み範囲を確保し、同期引き込
み後は位相誤差信号の平均直流レベルを変化させること
なく振幅のみを小さくすることにより、ループ利得を小
さくし位相ジッタを低減することができる。
き込み状態に応じて信号振幅を変換する信号振幅変換回
路210を設け、同期引き込み時は位相誤差信号の平均
直流レベルおよび振幅を変化させず、大きなループ利得
により十分な周波数引き込み範囲を確保し、同期引き込
み後は位相誤差信号の平均直流レベルを変化させること
なく振幅のみを小さくすることにより、ループ利得を小
さくし位相ジッタを低減することができる。
【0022】次に、本発明の第2の実施例における位相
同期ループ装置について、図面を参照しながら説明す
る。(図5)は本発明の第2の実施例における位相同期
ループ装置のブロック図を示すものである。(図5)に
おいて、1は位相比較器、2は信号振幅変換回路210
とLPF220と増幅器230とパルス幅変調した位相
誤差信号を積分する積分回路240と増幅器230の出
力と積分回路240の出力を合成する合成回路250と
からなるループフィルタ、3はループフィルタ2の出力
制御電圧によって発振周波数が決まるVCO、4は信号
入力端子、5はクロック出力端子、6は同期引き込み状
態を表すロック信号を供給するロック信号入力端子、7
は位相比較器1の出力をパルス幅変調するPWM回路で
ある。
同期ループ装置について、図面を参照しながら説明す
る。(図5)は本発明の第2の実施例における位相同期
ループ装置のブロック図を示すものである。(図5)に
おいて、1は位相比較器、2は信号振幅変換回路210
とLPF220と増幅器230とパルス幅変調した位相
誤差信号を積分する積分回路240と増幅器230の出
力と積分回路240の出力を合成する合成回路250と
からなるループフィルタ、3はループフィルタ2の出力
制御電圧によって発振周波数が決まるVCO、4は信号
入力端子、5はクロック出力端子、6は同期引き込み状
態を表すロック信号を供給するロック信号入力端子、7
は位相比較器1の出力をパルス幅変調するPWM回路で
ある。
【0023】以上のように構成された第2の実施例の位
相同期ループ装置において、以下その動作を説明する。
積分回路240は、PWM回路7においてパルス幅変調
した位相誤差出力を積分し、合成回路250に供給す
る。合成回路250は、信号変換回路210、LPF2
20、増幅器230を介して供給される位相誤差信号と
積分回路240において積分した位相誤差信号を合成
し、VCO3に供給する。
相同期ループ装置において、以下その動作を説明する。
積分回路240は、PWM回路7においてパルス幅変調
した位相誤差出力を積分し、合成回路250に供給す
る。合成回路250は、信号変換回路210、LPF2
20、増幅器230を介して供給される位相誤差信号と
積分回路240において積分した位相誤差信号を合成
し、VCO3に供給する。
【0024】同期引き込み時は、第1の実施例と同様
に、信号振幅変換回路210は相対的にループ利得を増
大するように動作するため、積分回路240と合成回路
250を設けた本実施例のループフィルタ2の周波数対
ループ利得特性は、(図6)中の破線で示すようにな
る。一方、同期引き込み後は、信号振幅変換回路210
はループ利得を小さくするように動作するため、本実施
例のループフィルタ2の周波数対ループ利得特性は、
(図6)中の実線で示すようになる。
に、信号振幅変換回路210は相対的にループ利得を増
大するように動作するため、積分回路240と合成回路
250を設けた本実施例のループフィルタ2の周波数対
ループ利得特性は、(図6)中の破線で示すようにな
る。一方、同期引き込み後は、信号振幅変換回路210
はループ利得を小さくするように動作するため、本実施
例のループフィルタ2の周波数対ループ利得特性は、
(図6)中の実線で示すようになる。
【0025】位相同期ループの性能を表す1つの尺度と
してホールドレンジがある。ホールドレンジは、同期し
た状態で入力信号周波数とVCOの自走発振周波数の周
波数差が大きくなっていくときに、位相同期ループがど
れだけの周波数差まで同期を保持できるかを示し、低域
のループ利得により決定される。
してホールドレンジがある。ホールドレンジは、同期し
た状態で入力信号周波数とVCOの自走発振周波数の周
波数差が大きくなっていくときに、位相同期ループがど
れだけの周波数差まで同期を保持できるかを示し、低域
のループ利得により決定される。
【0026】第1の実施例に示した直接系のみの構成で
は、同期引き込み後にループ利得を小さくすることによ
り、位相ジッタを低減することができる。しかし、それ
とともに(図4)からわかるように低域のループ利得も
小さくなるためホールドレンジも狭くなる。そのため、
同期引き込み後の位相ジッタを低減するためにループ利
得を小さくし過ぎると、同期を引き込んだのちループ利
得を小さくした瞬間にホールドレンジがとれず同期がは
ずれてしまうことがある。したがって、直接系のみの構
成では、周波数引き込み範囲と位相ジッタとホールドレ
ンジのそれぞれの性能要求を満足する位相同期ループ装
置を設計することは非常に難しいことがわかる。
は、同期引き込み後にループ利得を小さくすることによ
り、位相ジッタを低減することができる。しかし、それ
とともに(図4)からわかるように低域のループ利得も
小さくなるためホールドレンジも狭くなる。そのため、
同期引き込み後の位相ジッタを低減するためにループ利
得を小さくし過ぎると、同期を引き込んだのちループ利
得を小さくした瞬間にホールドレンジがとれず同期がは
ずれてしまうことがある。したがって、直接系のみの構
成では、周波数引き込み範囲と位相ジッタとホールドレ
ンジのそれぞれの性能要求を満足する位相同期ループ装
置を設計することは非常に難しいことがわかる。
【0027】それに対して、積分回路240と合成回路
250による積分系を設けることにより、(図6)に示
すように、周波数引き込み範囲や位相ジッタを決定する
高域のループ利得とは独立に低域のループ利得を大きく
することができる。したがって、第1の実施例で説明し
たのと同様に、信号振幅回路210において直接系のル
ープ利得のみ切り換えることにより、同期引き込み時は
十分な周波数引き込み範囲を確保し、引き込み後は位相
ジッタを低減する。しかも積分系を設けたことにより、
同期引き込み後の低域ループ利得が大きくとれるため、
同期引き込み後も十分なホールドレンジが確保できる。
250による積分系を設けることにより、(図6)に示
すように、周波数引き込み範囲や位相ジッタを決定する
高域のループ利得とは独立に低域のループ利得を大きく
することができる。したがって、第1の実施例で説明し
たのと同様に、信号振幅回路210において直接系のル
ープ利得のみ切り換えることにより、同期引き込み時は
十分な周波数引き込み範囲を確保し、引き込み後は位相
ジッタを低減する。しかも積分系を設けたことにより、
同期引き込み後の低域ループ利得が大きくとれるため、
同期引き込み後も十分なホールドレンジが確保できる。
【0028】以上のようにこの実施例によれば、積分回
路240と合成回路250を設けることにより、ホール
ドレンジを決定する低域のループ利得を、周波数引き込
み範囲や位相ジッタを決定する高域のループ利得とは独
立に設計できるため、設計の自由度を高めることができ
る。
路240と合成回路250を設けることにより、ホール
ドレンジを決定する低域のループ利得を、周波数引き込
み範囲や位相ジッタを決定する高域のループ利得とは独
立に設計できるため、設計の自由度を高めることができ
る。
【0029】次に積分回路240が(図7)に示すよう
に、抵抗器241と演算増幅器242とコンデンサ24
3と、コンデンサ243の一方の端子に結合した抵抗器
245と、ロック信号入力端子6に供給されるロック信
号にしたがってコンデンサ243の他方の端子と抵抗器
245の他方の端子との結合を制御する切換回路246
とで構成される他の実施例について以下その動作を説明
する。
に、抵抗器241と演算増幅器242とコンデンサ24
3と、コンデンサ243の一方の端子に結合した抵抗器
245と、ロック信号入力端子6に供給されるロック信
号にしたがってコンデンサ243の他方の端子と抵抗器
245の他方の端子との結合を制御する切換回路246
とで構成される他の実施例について以下その動作を説明
する。
【0030】同期引き込み時は、ロック信号入力端子6
に供給されるロック信号にしたがって切換回路246は
(図7)に実線で示すように、コンデンサ243と抵抗
245を結合するように動作する。この時のループフィ
ルタ2の周波数対ループ利得特性は(図8)中の破線で
示すようになり、ループフィルタのカットオフ周波数を
高くすることができ、高速に同期が引き込める。
に供給されるロック信号にしたがって切換回路246は
(図7)に実線で示すように、コンデンサ243と抵抗
245を結合するように動作する。この時のループフィ
ルタ2の周波数対ループ利得特性は(図8)中の破線で
示すようになり、ループフィルタのカットオフ周波数を
高くすることができ、高速に同期が引き込める。
【0031】一方、同期引き込み後は、切換回路246
は、ロック信号入力端子6に供給されるロック信号にし
たがって(図7)中に破線で示すように、コンデンサ2
43と抵抗245を結合を切断するようにするように動
作する。したがって積分回路240は、抵抗器241と
コンデンサ243による時定数を持った積分器として動
作するようになり、ループフィルタ2の周波数対ループ
利得特性は(図8)中の実線で示すようになり、第2の
実施例と同様に位相ジッタを低減し、ホールドレンジを
十分確保する。
は、ロック信号入力端子6に供給されるロック信号にし
たがって(図7)中に破線で示すように、コンデンサ2
43と抵抗245を結合を切断するようにするように動
作する。したがって積分回路240は、抵抗器241と
コンデンサ243による時定数を持った積分器として動
作するようになり、ループフィルタ2の周波数対ループ
利得特性は(図8)中の実線で示すようになり、第2の
実施例と同様に位相ジッタを低減し、ホールドレンジを
十分確保する。
【0032】以上のようにこの実施例によれば、積分回
路240を構成するコンデンサ243に対して並列に抵
抗器245を設け、同期引き込み時にコンデンサ243
と抵抗器245との結合することにより、高速な同期引
き込みが実現できる。
路240を構成するコンデンサ243に対して並列に抵
抗器245を設け、同期引き込み時にコンデンサ243
と抵抗器245との結合することにより、高速な同期引
き込みが実現できる。
【0033】なお、第1および第2の実施例において、
位相比較器1において入力信号とVCO3のクロック出
力とを直接比較する構成例について説明してきたが、位
相比較器1において入力信号とVCO3のクロック出力
を分周したものを比較する構成でも同等の効果が得られ
ることは言うまでもない。
位相比較器1において入力信号とVCO3のクロック出
力とを直接比較する構成例について説明してきたが、位
相比較器1において入力信号とVCO3のクロック出力
を分周したものを比較する構成でも同等の効果が得られ
ることは言うまでもない。
【0034】
【発明の効果】以上説明したように、第1の発明によれ
ば、同期引き込み状態に応じてパルス幅変調した位相誤
差信号の平均直流レベルを変化させず信号振幅のみを変
換する信号振幅変換手段を設けることにより、同期引き
込み時は十分な周波数引き込み範囲を確保し、同期引き
込み後は位相ジッタを低減することができる。
ば、同期引き込み状態に応じてパルス幅変調した位相誤
差信号の平均直流レベルを変化させず信号振幅のみを変
換する信号振幅変換手段を設けることにより、同期引き
込み時は十分な周波数引き込み範囲を確保し、同期引き
込み後は位相ジッタを低減することができる。
【0035】また、第2の発明によれば、パルス幅変調
した位相誤差信号を積分する積分手段と合成手段からな
る積分系を設けることにより、第1の発明と同様の効果
が得られるとともに設計の自由度を高めることができ、
その実用的効果は大きい。
した位相誤差信号を積分する積分手段と合成手段からな
る積分系を設けることにより、第1の発明と同様の効果
が得られるとともに設計の自由度を高めることができ、
その実用的効果は大きい。
【図1】本発明の第1の実施例における位相同期ループ
装置のブロック図
装置のブロック図
【図2】同実施例の信号振幅変換回路の構成例のブロッ
ク図
ク図
【図3】同実施例の信号振幅変換回路の動作を説明する
ための波形図
ための波形図
【図4】同実施例のループフィルタの周波数対ループ利
得特性図
得特性図
【図5】本発明の第2の実施例における位相同期ループ
装置のブロック図
装置のブロック図
【図6】同実施例のループフィルタの周波数対ループ利
得特性図
得特性図
【図7】同実施例におけるループフィルタの構成例のブ
ロック図
ロック図
【図8】同実施例のループフィルタの周波数対ループ利
得特性図
得特性図
【図9】従来の位相同期ループ装置のブロック図
1 位相比較器 2 ループフィルタ 3 電圧制御発振器 4 信号入力端子 5 クロック出力端子 6 ロック信号入力端子 7 パルス幅変調回路 210 信号振幅変換回路 212 抵抗器 213 バッファ 214 切換回路 215 抵抗器 216 抵抗器 220 低域通過フィルタ 230 増幅器 231 抵抗器 232 抵抗器 233 演算増幅器 240 積分回路 241 抵抗器 242 演算増幅器 244 可変定電圧源 245 抵抗器 246 切換回路 250 合成回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 床井 雅樹 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (4)
- 【請求項1】一方の端子に入力信号が供給されてなる位
相比較手段と、前記位相比較手段の出力をパルス幅変調
するパルス幅変調手段と、前記パルス幅変調手段の出力
が供給されてなるループフィルタと、前記ループフィル
タの出力により発振周波数が制御され、その出力を前記
位相比較手段の他方の入力端子に供給する電圧制御発振
手段とを備え、前記ループフィルタが、同期引き込み状
態に応じて信号振幅を変換する信号振幅変換手段と、前
記信号振幅変換手段の出力が供給されてなる低域通過フ
ィルタ手段と、前記低域通過フィルタ手段の出力を増幅
する増幅手段を有し、前記信号振幅変換手段が位相同期
ループの非同期状態においてループ利得を増大するよう
に制御してなることを特徴とする位相同期ループ装置。 - 【請求項2】信号振幅変換手段が、位相誤差信号入力端
子と位相誤差信号出力端子をバッファを介して結合する
第1の抵抗器と、ロック信号入力端子に供給されるロッ
ク信号により前記第1の抵抗器のバッファ側の端子と第
2の抵抗器と第3の抵抗器の結合点との結合を制御する
切換手段とを備え、前記第2の抵抗器の他方の端子が定
電圧源に結合し、前記第3の抵抗器の他方の端子が接地
されてなり、ループ利得を制御するに際して、前記位相
誤差信号入力端子に供給される位相誤差信号の平均直流
レベルに変化を与えないことを特徴とする請求項1記載
の位相同期ループ装置。 - 【請求項3】一方の端子に入力信号が供給されてなる位
相比較手段と、前記位相比較手段の出力をパルス幅変調
するパルス幅変調手段と、前記パルス幅変調手段の出力
が供給されてなるループフィルタと、前記ループフィル
タの出力により発振周波数が制御され、その出力を前記
位相比較手段の他方の入力端子に供給する電圧制御発振
手段とを備え、前記ループフィルタが、同期状態に応じ
て信号振幅を変換する信号振幅変換手段と、前記信号振
幅変換手段の出力が供給されてなる低域通過フィルタ手
段と、前記低域通過フィルタ手段の出力を増幅する増幅
手段と、前記パルス幅変調手段の出力を積分する積分手
段と、前記積分手段の出力と増幅手段の出力を合成する
合成手段とを有することを特徴とする位相同期ループ装
置。 - 【請求項4】積分手段が、位相誤差信号入力端子と第1
の演算増幅器の反転入力端子とを結合する第1の抵抗器
と、前記第1の演算増幅器の反転入力端子と第1の演算
増幅器の出力端子を結合するコンデンサと、前記コンデ
ンサの一方の端子に結合する第2の抵抗器と、ロック信
号入力端子に供給されるロック信号によりコンデンサの
他方の端子と前記第2抵抗器の他方の端子との結合を制
御する切換手段とからなり、増幅手段が、低域通過フィ
ルタ手段と第2の演算増幅器の反転入力端子とを結合す
る第3の抵抗器と、前記第2の演算増幅器の反転入力端
子と第2の演算増幅器の出力端子とを結合する第4の抵
抗器とからなり、前記第1の演算増幅器の出力を第2の
演算増幅器の非反転入力端子に供給することをことを特
徴とする請求項3記載の位相同期ループ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3304396A JPH05145784A (ja) | 1991-11-20 | 1991-11-20 | 位相同期ループ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3304396A JPH05145784A (ja) | 1991-11-20 | 1991-11-20 | 位相同期ループ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05145784A true JPH05145784A (ja) | 1993-06-11 |
Family
ID=17932515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3304396A Pending JPH05145784A (ja) | 1991-11-20 | 1991-11-20 | 位相同期ループ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05145784A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08162948A (ja) * | 1994-11-30 | 1996-06-21 | Nec Corp | Pll回路 |
JP2007288387A (ja) * | 2006-04-14 | 2007-11-01 | Matsushita Electric Ind Co Ltd | 車載用テレビジョンシステムの位相差補正回路 |
JP2010200383A (ja) * | 1998-08-07 | 2010-09-09 | Thomson Consumer Electronics Inc | 水平周波数信号発生器、同期回路、およびビデオ表示装置 |
JP2015070314A (ja) * | 2013-09-26 | 2015-04-13 | 日本電波工業株式会社 | Pll回路 |
-
1991
- 1991-11-20 JP JP3304396A patent/JPH05145784A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08162948A (ja) * | 1994-11-30 | 1996-06-21 | Nec Corp | Pll回路 |
JP2010200383A (ja) * | 1998-08-07 | 2010-09-09 | Thomson Consumer Electronics Inc | 水平周波数信号発生器、同期回路、およびビデオ表示装置 |
JP2010233248A (ja) * | 1998-08-07 | 2010-10-14 | Thomson Consumer Electronics Inc | 水平周波数信号発生器、同期回路、およびビデオ表示装置 |
JP2007288387A (ja) * | 2006-04-14 | 2007-11-01 | Matsushita Electric Ind Co Ltd | 車載用テレビジョンシステムの位相差補正回路 |
JP2015070314A (ja) * | 2013-09-26 | 2015-04-13 | 日本電波工業株式会社 | Pll回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03132117A (ja) | 位相周波数比較器 | |
JPH05145784A (ja) | 位相同期ループ装置 | |
JP3356244B2 (ja) | テレビジョン信号受信装置 | |
JP2511843B2 (ja) | タイミング信号発生回路 | |
JPH02180473A (ja) | キード型同期検波回路 | |
JPH06303133A (ja) | 発振回路、周波数電圧変換回路、位相同期ループ回路及びクロック抽出回路 | |
JP3712141B2 (ja) | 位相同期ループ装置 | |
JP4126782B2 (ja) | 位相同期回路及びこれを具備した電子機器 | |
JPH0724819Y2 (ja) | 位相同期回路 | |
JP3019657B2 (ja) | 搬送波再生回路 | |
JP2870466B2 (ja) | 位相同期回路 | |
JPH08228206A (ja) | セルラー方式送信器用データ変調システム | |
JP2643766B2 (ja) | Pll回路 | |
JPH01198828A (ja) | フェーズロックドループ回路 | |
JPH08329604A (ja) | デジタルオーディオインターフェース | |
JP2884643B2 (ja) | 位相同期クロック生成装置 | |
JP2600605B2 (ja) | 搬送波再生回路 | |
JP3365965B2 (ja) | Fm変調回路 | |
JPH09214332A (ja) | Pll回路 | |
JPH05327798A (ja) | 周波数変調回路 | |
JP2000341116A (ja) | 位相同期回路 | |
JPH07283731A (ja) | 同期信号回路 | |
JPS60186114A (ja) | 位相同期回路 | |
JPH10276085A (ja) | Pll回路 | |
JPH10215168A (ja) | Vcxoを用いたpll発振器 |