JP2010200383A - 水平周波数信号発生器、同期回路、およびビデオ表示装置 - Google Patents

Abstract

【課題】 複数の水平発振器周波数との同期化、および様々な信号源からの同期信号との同期化を実現すること。
【解決手段】 コンピュータ生成画像をも表示し得る、標準精細度または高精細度の放送信号源からの画像を表示を行うために、水平周波数信号発生器３００は複数の周波数で選択的に動作可能であり、複数の水平周波数で同期発振するように制御される発振器を具えている。同期パルス５の信号源ＳＷ１５は位相検出器５０の入力に結合され、位相検出器５０の別の入力は発振器３００／４００に結合される。位相検出器５０は２入力間の位相差を表す出力信号１１を発生する。プロセッサ２００が、位相検出器５０に結合されており、出力信号１１を処理し、発振器３００／４００を制御するための制御信号を発生する。プロセッサ２００のゲインは複数の周波数の中の選択されたものに応じて制御される。
【選択図】 図１

Description

この発明は、一般的にはビデオ表示装置用の水平走査システムの分野に関し、特に、複数の水平走査周波数で動作可能なシステムにおける水平周波数信号の同期化および生成に関する。

ビデオ表示装置において、走査回路は、入力ビデオ信号から取り出された同期成分または同期信号(sync)に同期化される。従って、複数の水平走査周波数で動作可能なビデオ表示装置は、公称１５．７３４ｋＨｚの水平走査周波数を有する標準精細度ＮＴＳＣ信号に同期し、または公称３３．６７０ｋＨｚの水平走査周波数を有し１０８０本の有効ラインを有するインタレース走査型（１０８０Ｉ）の高精細度ＡＴＳＣ（アドバンスト・テレビジョン・タンダード・コミッティー（高度テレビジョン標準委員会）、Advanced Television Standard Committee)信号に同期することができるものでなければならない。ビデオ表示装置は、放送ビデオ信号との同期に加えて、例えば水平周波数３７．８８０ｋＨｚを有するスーパー・ビデオ・グラフィックス・アダプタ信号すなわちＳＶＧＡ(Super Video Graphics Adapter)のようなコンピュータによって生成された非放送ビデオ信号を表示することが要求される場合がある。

位相ロックループ(Phase Locked Loop:PLL)制御を用いた水平周波数発振器は、周知であり、ビデオ表示装置に使用されている。また、二重および三重の位相ロックループも知られており、同期と走査波形発生とに関する潜在的に競合する２つの要求の間の機能的分離を行うのに使用される。二重ループ構成において、第１のループは通常の位相ロックループであればよく、その位相ロックループにおいては、電圧制御発振器出力またはそれを分周した出力が、表示すべきビデオ信号から取り出された水平同期パルスと比較される。例えば同じ周波数で動作する第２の位相ロックループは、第１のループからの発振器出力と、例えば偏向電流から取り出されまたは偏向電流を表すリトレース・パルス電圧のような水平周波数パルスとを比較する。第２の位相比較からの誤差電圧（エラー電圧）を用いて、パルス幅変調されたパルス信号が生成される。そのパルス信号は、偏向出力装置のターンオフ（消勢）の開始、およびそれに続くリトレースの開始、または垂直走査期間内の各ラインの位相を決定する。

第１の位相ロックループの応答特性は、低いＳ／Ｎ（信号対ノイズ）比を呈する各放送ビデオ信号の周辺領域の受信に対して最適化すればよい。このような各信号は、第１の位相ロックループの応答が相対的に遅いことを暗に意味する。従って、第１のループは、位相ジッタ低減を最適化するために狭い帯域幅（バンド）を有するものであればよい。しかし、ビデオ表示装置は、種々の信号源からの信号に対して動作可能であること、および様々な水平周波数に対して動作可能であることが要求される。第１の位相ロックループの応答は、位相ジッタを最小化するための狭い帯域幅と、高速位相復元が可能な広帯域幅の速いループ応答との間で妥協して得られた妥当な特性を表す。例えば、狭帯域幅のループは低ノイズで非放送形のコンピュータ生成信号によって同期化を行うのに適している。また、例えば、垂直ブランキング期間の開始点と終了点の間で１０ｍｓ（ミリ秒）もの水平同期パルス位相の急激な変化が生じうるようなビデオ・カセット記録装置（VCR:Video Cassette Recorder）の再生信号の同期化を行うためには、高速位相復元が可能な広帯域幅の速いループ応答特性が必要である。従って、受信機性能の全体的な重大な品質低下を招くことなく弱い信号に対する充分な性能を得るように、それぞれのループ応答特性において妥当な特性の決定（トレードオフ:tradeoff）を行うことができる。第２の位相ロックループは一般的により速いループ応答特性を有する。従って、第２の位相ロックループは、水平出力トランジスタの蓄積時間の変動または高電圧変成器同調効果によって生じる偏向(deflection) 電流の変化を追従（トラッキング）することを可能とするより広い帯域幅を有するものであればよい。そのような厳格な追従によって、ビーム電流負荷とは概して無関係な直線的非湾曲性のラスタが生成される。

水平周波数信号発生のために電圧制御発振器を使用することは周知である。複数の入力水平同期周波数で動作する発振器を使用すること、および選択可能な１／２分周段を有するダウン・カウンタによって同期化を行うことが知られている。しかし、入力信号が非整数・水平走査周波数（水平走査周波数の非整数倍の周波数）を有するときには、発振器のカウントダウン比を単純に１／２倍または２倍しても、同期化を容易に実現することができない。さらに、大きく相異なる歪みを受けやすい入力信号は、最適化された表示性能を実現するために様々な処理特性を必要とする。

水平発振器を様々な信号源からの複数の周波数および同期信号に同期させるという互いに競合する要求の問題は、発明の構成によって有利な形態で解決される。水平周波数信号発生器は複数の周波数で選択的に動作可能である。その発生器は、複数の水平周波数で同期発振を行うように制御される発振器を具えている。位相検出器の入力には同期パルスの信号源が結合されており、位相検出器の別の入力は発振器に結合されている。位相検出器は、入力間の位相差を表す出力信号を発生する。プロセッサが、位相検出器に結合されており、出力信号を処理して、発振器を制御するための制御信号を発生する。プロセッサの利得（ゲイン）は複数の周波数の中の選択されたものに応じて制御される。別の発明の構成において、同期回路は、複数の周波数の水平周波数信号を発生する電圧制御発振器を具えている。同期手段が、電圧制御発振器を水平同期パルスの信号源に同期させる。能動低域通過フィルタが、その同期手段に結合されており、その同期手段からの電圧を濾波して、電圧制御発振器を同期化するように結合させる。能動フィルタ帯域幅は、複数の周波数の中の１つの周波数で動作することに応答して変更される。

図１は、本発明の種々の回路構成を有する３つの位相ロックループを用いた典型例の水平周波数発振器のブロック図である。 図２は、図１の一部の概略図であって、本発明の切換え型能動フィルタを示している。 図３は、図１の一部を構成する本発明の特徴を有する電圧制御発振器を示している。 図４は、図１の一部を構成する本発明のスイッチング・インタロックの概略図である。 図５のＡは、図２の本発明の切換え型能動フィルタの利得対周波数の特性を示すプロットを示している。図５のＢは、図２の本発明の切換え型能動フィルタの位相対周波数の特性を示すプロットを示している。

３つの位相ロックループ（ＰＬＬ）を使用し複数の周波数で動作し得る水平周波数発振器および偏向増幅器が、図１に示されている。第１の位相ロックループ１０において、入力ビデオ表示信号、例えば標準精細度ＮＴＳＣ信号が、同期分離器ＳＳ(Sync Separator)に結合され、その同期信号分離器において水平同期信号成分が分離される。電圧制御発振器はＮＴＳＣ水平周波数１Ｆｈの３２倍の周波数を有し、÷３２で示されたカウンタにおいて１／３２に分周される。その分周された発振器信号は１つの入力として位相検出器ＰＤ(Phase Detector)に結合され、第２の入力には分離された同期成分が結合される。その結果、分周された発振器信号と分離された同期信号の間の位相誤差が、位相検出器ＰＤから、３２Ｆｈ電圧制御発振器を同期させるように結合される。ＰＬＬ１０の各機能素子は、例えば型式ＴＡ１２７６のようなバス制御型集積回路の一部を構成する。ＰＬＬ１０からの標準精細度水平同期成分が同期信号源選択器スイッチＳＷ１５に結合され、そのスイッチＳＷ１５によって、第２と第３の制御水平発振器ループ１００および４１０をそれぞれ同期させるために入力信号源として結合される複数の同期信号の間の選択が可能になる。選択器スイッチＳＷ１５は、３つの典型例の同期信号源、即ち標準精細度ＮＴＳＣ同期信号、例えばＡＴＳＣ１０８０Ｉのような高精細度（HD:High Definition）同期信号、およびコンピュータにより生成されたＳＶＧＡ同期信号と共に示されているが、水平発振器同期信号用の同期選択はこれらの例に限定される訳ではない。同期スイッチＳＷ１５は切換え信号１５ａによって制御される。この切換え信号１５ａは、例えば遠隔制御送信機ＲＣによって発生されたユーザの制御命令（コマンド）に応答してマイクロコントローラ（μＣＯＮＴ）８００によって生成される。その送信機ＲＣは、ワイヤレス（無線）手段ＩＲによって、マイクロコントローラ８００に対する遠隔制御データを入力する受信機ＩＲＲ８０１と通信する。遠隔制御装置ＲＣは、表示信号源の選択を可能にし、例えばＨＤ放送とＳＤ放送の間の放送テレビジョン・チャンネルの切換えまたは選択可能な表示解像度を有するコンピュータ・プログラムの観察（表示）を可能にする。

図１に示された３つの位相ロック発振器は有利な形態で制御されて、様々な周波数の入力信号だけでなくタイミングの揺れ(perturbation)を受け易い信号を有する最適化された性能を実現する。ＮＴＳＣ信号の表示の期間にはループ１０、１００、および４１０が使用される。但し、ＮＴＳＣ信号は放送信号源またはＶＣＲに由来するものでもよい。後者のＶＣＲの信号源は同期位相の揺れを受けることがあり、従って、そのような信号の妨害に対しては、低域通過フィルタ特性の制御された選択によって有利な形態でＰＬＬ１００内で対応することができる。高精細度信号入力の選択、例えばＡＴＳＣまたはＳＶＧＡの選択を行うと、ＰＬＬ１０がバイパスされて、同期システムが例えばＰＬＬ１００およびＰＬＬ４１０のような２つの制御型ループに単純化される。従って、マイクロコントローラ８００は、ユーザの命令に応答して入力ビデオ表示選択を制御する必要があり、その表示選択に応答して同期信号源の選択を制御する必要があり、また、発振器周波数、発振器分周器および位相ロック発振器低域通過フィルタ特性を制御する必要がある。

スイッチ１５からの選択された同期信号５は、第２の位相ロックループ１００の同期化を容易にするために位相検出器（ＰＤ）５０の入力に結合される。位相検出器５０に対する第２の入力には、電圧制御発振器信号３０１を分周して得られた信号４０１が供給される。その結果、位相誤差信号１１は低域通過濾波されてＶＣＯ３００を制御するように供給される。このようにして入力ビデオ表示信号水平同期信号との同期が達成される。第３の位相ロックループ４１０は、電圧制御発振器ＶＣＯ３００からの信号と、例えば走査増幅器５００によって生成された走査電流から得られる水平走査により生じるパルスのような走査に関係した信号Ｈrtとを比較する。

水平発振器３００の中心周波数は、発振器周波数と低域通過フィルタ特性とを互いに独立に（無関係に、別々に）変化させるデータ・ワード（語）を有利な形態で送信する制御バス４２０、例えばＩ^２Ｃバスによって決定される。さらに、有利な保護回路６００は、電子的インタロック(interlock) による１／２分周カウンタ４１５Ａの偶発的な誤った不必要な切換えから回路の損傷が生じるのを防止する。

図１の第２と第３の水平発振器ループおよび走査増幅器の動作は次の通りである。典型例の正のパルスとして示された水平同期信号５は、スイッチ１５によって、ＰＬＬ１０からの同期信号または複数の入力表示信号から取り出された同期信号の何れかから選択される。同期信号５は、位相検出器５０に供給され、位相検出器５０において電圧制御発振器ＶＣＯ３００からのライン・ロックされたクロック信号ＬＬＣ３０１を分周することによって生成された水平周波数信号４０１と比較される。ブロック４００は、例えば型式ＴＤＡ９１５１のような典型例の偏向処理集積回路４００を表している。集積回路４００は、バス制御され、例えばＩ^２Ｃバス４２０によって制御され、また、位相検出器ＰＬＬ３および分周器４１５および４１５Ａを含んでいる。分周器４１５Ａは分周比４３２および８６４がそれぞれ設定されるように信号４０２によって制御され、それによって、公称１Ｆｈおよび２Ｆｈの２つの周波数帯域の水平周波数信号が生成される。制御信号４０２はスイッチ４１２に結合され、スイッチ４１２は分周器４１５Ａを挿入しまたはバイパス（側路）して２つの分周比を設定する。このようにして、電圧制御発振器ＶＣＯ３００は、約１３．６ＭＨｚの周波数帯域だけで動作するが、２：１より大きい（以上の）周波数差を有する複数の水平周波数に同期化される。そのような非整数関係の水平周波数の例として、ＮＴＳＣ信号の場合、１Ｆｈで表される水平周波数は１５．７３４ｋＨｚであり、ＡＴＳＣ１０８０Ｉの信号は２．１４ＦｈとしてＮＴＳＣ信号との関係で表された水平周波数または３３．６７０ｋＨｚを有する。ＮＴＳＣから得た画像を表示している期間、スイッチ４１２は分周器４１５Ａを選択し、それによって分周比８６４：１が規定され、ＮＴＳＣ水平周波数の公称周波数１Ｆｈの周波数が発生する。同様に、２Ｆｈまたはそれより高い水平周波数を有する画像の表示を行うためには、例えばＡＴＳＣ１０８０Ｉ信号を表示するためには、スイッチ４１２は分周器４１５Ａをバイパスし、その結果、ＮＴＳＣ標準の周波数の２倍の水平周波数２Ｆｈ、３１．４６８ｋＨｚが発生する。しかし、ＡＴＳＣ１０８０Ｉの水平周波数は、ＮＴＳＣ信号１Ｆｈの整数倍の周波数ではなく、実際には、ＮＴＳＣ周波数の２．１４倍である。従って、１０８０Ｉ入力信号または任意の非２Ｆｈ同期周波数との同期を達成するためには、ＶＣＯ周波数を、１／４３２に分周したときにＡＴＳＣ１０８０Ｉの周波数または選択された入力信号水平周波数と同期した周波数を発生する周波数に変化させる必要がある。

また、ライン・ロック（ライン固定）され分周されたクロック信号４０１は、位相検出器ＰＬＬ３によって第３のループ４１０を同期させるようにも結合され、位相検出器ＰＬＬ３は、クロック信号４０１と走査電流から取り出されたパルスＨrt５０１とを比較する。ＰＬＬ３からの出力信号４０３は駆動器段（ドライバ段）４５０を介して水平走査段５００に結合され、水平走査段５００は走査に関係する電流、例えば表示装置または電子ビーム偏向コイル中の走査関係の電流を発生する。走査パルスＨrtは、ＰＬＬ３に結合されることに加えて、保護回路６００およびＸ線保護回路(X Ray Protection:XRP)６９０にも結合される。

保護回路６００は、図４に示されており、パルスＨrt５０１の検出によって示される走査電流の存在または不存在に関係する種々の保護機能を与える。回路ブロック（ＳＣＡＮ ＬＯＳＳ ＤＥＴ、走査なし検出）６１０は、パルス５０１の存在または不存在を検出して、能動状態の低レベル割込み、反転ＳＣＡＮ−ＬＯＳＳ ＩＮＴＲ（走査なし割込み）６１５を発生する。この反転ＳＣＡＮ−ＬＯＳＳ ＩＮＴＲ６１５はマイクロコントローラμＣＯＮＴ８００に結合される。

回路６００によって与えられる第２の保護機能は、パルス５０１が存在する期間に、即ち走査期間に、水平周波数の選択を禁止することである。水平周波数選択データはマイクロコントローラ８００からバス４２０によって供給される。そのバスからのデータはデマルチプレックス（逆多重、分離）され、周波数選択データがＤＡＣ７００によってディジタル−アナログ変換されて、回路ブロック６５０に結合される切換え信号１Ｈ ＳＷが形成される。ブロック６５０の回路は、走査増幅器５００がパルスＨrtを発生しない場合にだけ、信号１Ｈ ＳＷの論理状態が結合されるようにして周波数選択が行われるようにする。従って、走査に関係するパルスが停止（中断）するまでは、水平周波数のいかなる変化も禁止されまたはインタロックされる。

図４のブロック６１０において、走査から取り出したパルスＨrtは、ダイオードＤ１によって整流されて、抵抗Ｒ２を介してキャパシタＣ１を正の電源に向かって正方向に充電する。抵抗Ｒ２とキャパシタＣ１の接続点はＰＮＰトランジスタＱ１のベースに結合され、その結果、偏向に関係するパルスが存在するとき、キャパシタＣ１に形成（供給、蓄積）された正の電荷がそのトランジスタＱ１をターンオフ（オフ状態に）する。トランジスタＱ１のエミッタはダイオードＤ２を介して正の電圧電源に結合されている。そのダイオードＤ２は、ベース−エミッタ間のツェナ降伏（ブレークダウン）を防止し、また、キャパシタＣ１両端間におけるパルスから生じた電荷が約１．４Ｖまたはそれより低い電圧であるときにトランジスタＱ１がターンオフ（オフ状態に）されることを保証する。トランジスタＱ１のコレクタは直列接続の抵抗Ｒ３およびＲ４を介して接地点に結合される。その抵抗間の接続点はＮＰＮトランジスタＱ２のベースに結合され、トランジスタＱ２のエミッタは接地され、またトランジスタＱ２のコレクタは抵抗Ｒ７を介して結合されて開放（オープン）コレクタ出力信号を形成する。従って、パルスＨrtが存在するときにトランジスタＱ１はターンオフされ、次いでそれによってトランジスタＱ２がターンオフされ、出力信号６１５、走査なし割込み（ＳＣＡＮ−ＬＯＳＳ ＩＮＴＲ）、開放回路が形成される。例えば、バスから取り出された制御機能、回路誤動作（故障、障害、failure ）またはＸ線保護の結果として、走査関係のパルスが存在しないときには、キャパシタＣ１の両端間に形成された正の電荷が抵抗Ｒ１およびＲ２の直列接続を介して消散(dissipate) して、キャパシタＣ１が接地電位に向けて充電される。キャパシタＣ１の両端間の電位（電圧）が公称１．４Ｖのときに、トランジスタＱ１がターンオンして、コレクタ端子がダイオードＤ２の陰極における公称（正規）の電位になる。従って、トランジスタＱ１のコレクタにおける約７Ｖの正の電位が、抵抗Ｒ３およびＲ４によって形成される分圧器を介してトランジスタＱ２のベースに印加される。すると、トランジスタＱ２がターンオンして、そのコレクタおよび出力信号６１５を公称の接地電位にする。信号６１５は割込信号であり、その割込み信号は、低レベルのときに、典型例の表示装置またはコイル中に走査電流が存在しないことをマイクロコントローラ８００に信号を送って知らせるものである。

図４のトランジスタＱ１のコレクタは回路ブロック６５０にも結合されており、その回路ブロック６５０は、マイクロコントローラによって発生されバス４２０を介してディジタル−アナログ変換器ＤＡＣ７００に伝送される水平周波数の変化（変更）を有利な形態で許容しまたは禁止する。ディジタル−アナログ変換器７００は、２つの電圧値を有するアナログ制御信号１Ｈ ＳＷを発生する。制御信号１Ｈ ＳＷが公称０（ゼロ）Ｖ（Ｖcesat）であるときには、プロセッサ４００の１／２分周段がバイパスされ、分周器４１５がＶＣＯ出力信号ＬＬＣ３０１を１／４３２に分周して、２Ｆｈに等しいまたはそれより高い水平周波数のより高い帯域の周波数を発生する。制御信号１Ｈ ＳＷが約９．６Ｖであるときには、１／２分周段４１５Ａが選択され、それによって８６４の合成分周比が形成される。従って、ＶＣＯにより発生されたライン・ロックされたクロックＬＬＣ３０１は１／８６４に分周されて、１Ｆｈの公称周波数が発生する。トランジスタＱ１のコレクタは、分圧器を形成する直列接続の抵抗Ｒ５およびＲ６を介して接地点に結合される。抵抗Ｒ５とＲ６の接続点は、接地されたエミッタを有するＮＰＮトランジスタＱ３のベースに結合されている。トランジスタＱ３のコレクタは、負荷抵抗Ｒ８を介して正の電源に接続されており、また抵抗Ｒ１０を介してＮＰＮトランジスタＱ４のベースに結合されている。トランジスタＱ４のエミッタは正の電源と接地点の間に形成された分圧器の接続点に結合されており、その分圧器において抵抗Ｒ９が電源に接続され抵抗Ｒ１１が接地点に接続されている。従って、トランジスタＱ４のエミッタは約４Ｖでバイアスされる。従って、トランジスタＱ４は、ベース電圧が約４．７Ｖを越えたときにターンオンされて、それによってそのコレクタが公称のエミッタ電位になる。トランジスタＱ４のコレクタは、例えばＩＣ型ＬＭＣ５５５のような集積回路Ｕ１のトリガ入力ＴＲおよび入力ＴＨの閾値入力（スレッショルド入力）と制御信号１Ｈ ＳＷとの接続点に直接接続されている。従って、トリガ入力および閾値入力が共に４Ｖにクランプされて、バス発生の命令または誤った信号受信（妨害）から生じた制御信号１Ｈ ＳＷの変化によってＩＣ Ｕ１の出力状態が変化するのが防止される。集積回路Ｕ１の閾値入力は、制御信号１Ｈ ＳＷの電圧値が約５．３Ｖを越えたときに応動し、その結果、１Ｆｈ走査周波数が選択される。ＩＣ Ｕ１のトリガ入力は制御信号１Ｈ ＳＷの負の遷移（転移）に応動して、電圧値が約２．６Ｖより低いときに結果として２Ｆｈ走査周波数が選択される。

回路６５０の動作は次の通りである。回路６１０に結合されたＨrtパルスの存在によって、トランジスタＱ１がターンオフされ、そのコレクタは、直列接続の抵抗Ｒ３およびＲ４と直列接続の抵抗Ｒ５およびＲ６との並列接続の組合わせを介して公称の接地電位をとる。従って、トランジスタＱ３もターンオフされて、そのコレクタは、抵抗Ｒ８を介して公称の電源電圧になる。この正の電位はトランジスタＱ４のベースに印加されて、トランジスタＱ４がターンオンして、制御信号１Ｈ ＳＷと集積回路Ｕ１の接続点を約＋４Ｖの電位に接続する。ＩＣ Ｕ１のトリガ入力および閾値入力に＋４Ｖがそれぞれ印加されると、Ｕ１が制御信号１Ｈ ＳＷの変化に応動することが防止される。従って、水平周波数制御信号２０２／４０２の現在の状態は、維持されて、走査パルスＨrtが存在する間は変化し得ない。従って、水平周波数のいかなる変化も防止され、水平走査段５００の誤動作（障害、故障）が防止される。

走査パルスが存在しないときに、トランジスタＱ１はターンオンし、そのコレクタは公称の電源電位になる。この正の電位は直列抵抗Ｒ５およびＲ６を介して結合されて、トランジスタＱ３をターンオンし、次いでそれによってトランジスタＱ４がターンオフされる。トランジスタＱ４がオフ状態のときには、集積回路Ｕ１の禁止状態が解除され、従って１Ｆｈ動作に対して信号１Ｈ ＳＷが高レベル電圧値になり、ＩＣ Ｕ１出力ＳＥＬ．Ｈ．ＦＲＥＱ．が低レベル電圧値になる。同様に、２Ｆｈが選択されたときには、制御信号１Ｈ ＳＷが低レベル電圧値になり、出力ＳＥＬ．Ｈ．ＦＲＥＱ．が高レベル電圧値Ｔになる。

パルスＨrtの存在または不存在による集積回路Ｕ１の有利な形態の制御は図１および４の回路ブロック６５５においても使用される。図４において、ＤＡＣ７００からの電源切換え命令２Ｈ ＶＣＣは、分圧器を構成する直列接続の抵抗Ｒ１３およびＲ１４に結合されて接地点に結合される。その抵抗間の接続点はトランジスタＱ５のベースに接続され、トランジスタＱ５は、そのエミッタが接地され、そのコレクタは開放コレクタ出力として電源制御信号ＳＥＬ．１Ｈ ＶＣＣ６５６を発生するように接続される。トランジスタＱ５のベースはＩＣ Ｕ１の放電出力（ＤＩＳ）にも接続される。回路ブロック６５５の動作は次の通りである。電源切換え命令は、マイクロコントローラ８００によって発生されて、バス４２０によってＤＡＣ７００に伝送されて、デマルチプレックス（逆多重、分離）されて制御信号２Ｈ ＶＣＣ７０２が生成される。制御信号７０２が高レベル、例えば約＋９．６Ｖのときには、トランジスタＱ５がターンオンされて、そのコレクタおよび出力制御信号ＳＥＬ．１Ｈ ＶＣＣ６５６がトランジスタＱ５の公称０Ｖの電位（Ｖcesat ）をとる。しかし、トランジスタＱ５の動作は、ＩＣ Ｕ１の放電出力回路によって制御され、それによって、そのベースをＩＣ Ｕ１の放電トランジスタの公称の接地電位Ｖcesat にクランプすることによって電源制御信号２Ｈ ＶＣＣが反転されるのを防止（阻止）する。そのようにして、電源切換えが防止され、信号ＳＥＬ．１Ｈ ＶＣＣ６５６が高レベルを維持し、１Ｆｈ電源状態、例えばより低い動作電圧を保持する。ＩＣ Ｕ１の放電回路は、Ｕ１の出力回路が状態を変化させときに非能動状態になり、即ち出力信号ＳＥＬ Ｈ．Ｆｒｅｑ．が２Ｆｈ動作モードの選択に応答して低レベルになる。従って、２Ｆｈおよびより高い水平周波数に対する電源を選択するには、走査が非能動状態にある間に２Ｆｈ走査周波数を最初に選択する必要がある。

以上説明したように、第２および第３の位相ロックループの動作周波数は、分周器４１５ａを切換えることによって２：１の比で変えることができる。しかし、高調波的関係にある(harmonically related)周波数以外の周波数で、例えば、２．１４ＦｈのＡＴＳＣ１０８０Ｉ周波数または２．４Ｆｈ水平周波数のＳＶＧＡ信号で、ＶＣＯの同期を達成するためには、第２の位相ロックループのＶＣＯを制御してＮＴＳＣ水平周波数の２．１４倍の周波数と２．４倍の周波数の間の公称の水平周波数を実現する必要がある。電圧制御発振器３００において、有利な周波数設定直流（ＤＣ）電位ＦＲＥＱ．ＳＥＴ３０２は、分周時の公称の水平周波数を発生する発振器周波数を決定する。周波数設定直流（ＤＣ）電位は、ディジタル−アナログ変換器によって生成され、発振器周波数決定回路網の一部を構成する電圧可変キャパシタまたはバリキャップ(varicap) ダイオードに印加される。その発振器は位相検出器誤差信号によって入力同期信号に同期化される。その位相検出器誤差信号は濾波されて、ＶＣＯ３００の周波数決定回路網の一部であるインダクタに印加される。簡単に説明すると、周波数設定直流（ＤＣ）は、直列同調回路網のバリキャップ・ダイオードの端部に印加され、位相誤差信号がそのインダクタの端部に印加される。従って、周波数および位相制御信号が周波数決定同調回路の両端間に印加される。

電圧制御発振器３００は、図１に示され、図３に概略的形態で示されている。有利な形態で制御される発振器３００の動作は次の通りである。マイクロコントローラ８００およびメモリ（図示せず）は、図１に示されているように例えばＩ^２Ｃバスのようなデータバス４２０を介して周波数設定データにアクセスしてそれを出力する。Ｉ^２Ｃバスは、種々の制御機能を実現するようにディジタル同期プロセッサ４００に接続され、また、データを分離してデータをアナログ電圧に変換するディジタル−アナログ変換器７００に接続される。ディジタル−アナログ変換器７００は、周波数切換え制御信号１Ｈ ＳＷ７０１およびＶＣＯ周波数設定電圧ＦＲＥＱ．ＳＥＴ３０２を発生する。図３において、周波数設定電圧ＦＲＥＱ．ＳＥＴ３０２は、抵抗Ｒ１を介して、抵抗Ｒ３、Ｒ４とキャパシタＣ３の接続点に結合される。そのキャパシタＣ３は、抵抗Ｒ１と共に低域通過フィルタを形成し、接地点に結合されている。抵抗Ｒ１およびＲ３は、ＤＡＣ７００の基準電圧（ＶRef）に接続された抵抗Ｒ３と共に周波数設定電圧に対する分圧器を形成する。従って、アナログ電圧３０２は、公称上２分の１にされ、ＤＡＣ基準電圧（Ｖref）を参照して、バイアス電位の約＋３．８Ｖの公称電圧をバリキャップ・ダイオードＤ１に印加する。抵抗Ｒ１とＲ３の接続点とキャパシタＣ３は抵抗Ｒ４を介してバリキャップ・ダイオードＤ１の陰極に結合される。従って、電圧（Ｖref）から得られた公称直流（ＤＣ）電圧値とＡＤＣ７００からのデータにより決定した周波数設定電圧３０２との和が、発振器周波数決定回路網のバリキャップ・ダイオードＤ１に印加される。周波数設定電圧３０２は、１Ｆｈモードおよび２Ｆｈモードにおいて公称０Ｖであり、２．４Ｆｈ、例えばＳＶＧＡでの動作が選択されたときに、約＋７Ｖまで上昇する。

ＶＣＯ３００の発振器はＰＮＰトランジスタＱ３によって形成され、トランジスタＱ３は、そのエミッタが抵抗Ｒ７を介して正の電源に接続され、そのコレクタが抵抗Ｒ８とキャパシタＣ４の並列接続を介して接地点に接続されている。トランジスタＱ３のベースは、抵抗Ｒ６を介して正の電源に接続され、またキャパシタＣ５を介して接地点に結合されている。発振器周波数は、バリキャップ・ダイオードＤ１とキャパシタＣ４の並列接続と、調整可能なインダクタＬ１とによって形成される直列共振回路網によって大部分（概ね）決定される。抵抗Ｒ４とダイオードＤ１の陰極の接続点とキャパシタＣ４とは、キャパシタＣ６を介してトランジスタＱ３のベースに結合されている。トランジスタＱ３のコレクタは、キャパシタＣ８を介して、インダクタＬ１と図２においてＲ６として示された抵抗との接続点に接続されており、抵抗Ｒ６は発振器同期化用の処理済み位相誤差信号２０１を供給する。従って、周波数制御信号および位相同期信号は、素子Ｄ１、Ｃ４およびＬ１によって形成される直列共振回路の両端間に供給される。発振器の初期同調は、ＤＡＣ電圧３０２を公称０Ｖに設定することによって実行することができ、１ＦｈのＮＴＳＣ水平同期信号が位相検出器５０に結合されると、インダクタＬ１は、その位相検出器誤差信号がその動作範囲内の中心に来るように調整される。代替的な発振器設定方法においては、調整できないインダクタＬ１が使用される。１Ｆｈの水平周波数同期信号が位相検出器５０に供給され、ＤＡＣ電圧３０２は、マイクロコントローラによってバスを介して、位相検出器誤差信号が中心に来るまで変えられる。次いで、電圧３０２のこの中心設定値に対応するデータ値が記憶される。典型例の２．４Ｆｈの周波数（レート）で動作するように周波数設定電圧を決定するためには、その方法が繰返されて、ループを中心設定したそのデータ値が記憶される。

発振器出力信号は、トランジスタＱ３のエミッタから抵抗Ｒ７において取り出されて、結合キャパシタＣ６を介してＰＮＰトランジスタＱ４のエミッタに結合される。トランジスタＱ４はベース接地型の増幅器として構成されており、そのベースは、キャパシタＣ７によって接地点に減結合(decouple)され、抵抗Ｒ１１を介して正の電源に接続されている。トランジスタＱ４のコレクタは抵抗Ｒ１０を介して接地点に接続されている。従って、発振器出力信号は、抵抗Ｒ１０の両端間に生じて、ライン・ロックされたクロックＬＬＣ３０１として同期処理ＩＣ４００に結合される。

複数の水平周波数の間の選択は、マイクロコントローラ８００からバス４２０を介して結合されて同期処理ＩＣ４００にアドレス指定された制御命令によって開始される。その制御命令ＬＦＳＳは、ＩＣ４００内の水平およびフレームの発生を開始しまたは停止し、従って水平駆動出力信号４０３は出力スイッチ４１２ａによって示されるように終端される。従って、水平駆動信号４０３が存在しないときには、水平走査増幅器５００は電流を発生するのを停止して、従ってパルスＨrtはもはや生成されなくなる。マイクロコントローラは、水平オフ命令ＬＦＳＳに続いて、ディジタル−アナログ変換器ＤＡＣ７００をアドレス指定して制御ワードを送信する。ＤＡＣ７００にアドレス指定された第１の制御ワードは水平周波数切換え命令を表し、その命令は、アナログ制御信号１Ｈ ＳＷ７０１としてＤＡＣ７００から出力され、上述したように切換え（スイッチング）インタロック６５０に結合される。ＤＡＣは、第２の制御ワードをも受取って、上述したようにアナログ周波数設定電位ＦＲＥＱ．ＳＥＴ３０２を発生する。

水平駆動４０３をターンオフした後で、それによってパルスＨrtの発生が終了すると、制御信号１Ｈ ＳＷによって集積回路Ｕ１の状態を変化させることが許される。ＩＣ Ｕ１から禁止状態が解除されると、出力信号ＳＥＬ．Ｈ．ＦＲＥＱ．４０２は状態を変化させることができるようになり、それによって、異なる分周比を選択し、従って位相ロックループに対して異なる水平周波数を選択することができる。従って、信号４０２は同期プロセッサ４００に供給されて、水平駆動器（ドライバ）４５０または水平走査増幅器５００に損傷（ダメージ）を与えることなく、分周器チェーンに対して分周器４１５Ａを挿入しまたはバイパスする。マイクロコントローラは、水平走査増幅器５００が非能動状態(quiescent)にあることを保証し、またそれによって回路の損傷を回避するために、水平周波数切換え命令を送信する前に水平オフ命令を送信する。しかし、保護回路６００は、水平走査パルスＨrtが存在しないときにだけ信号４０２による水平周波数選択が発生することを保証することによって、別の保護レベルを与える。従って、同期プロセッサ４００および走査増幅器５００は、例えばＡＤＣ７００によって発生したスプリアス信号により生じるＶＣＯ分周器の変化、または誤った回路機能、電源負荷またはＣＲＴアーク放電により生じるＶＣＯ分周器の変化に対して保護される。

ＩＣ Ｕ１からの出力信号ＳＥＬ．Ｈ．ＦＲＥＱ．２０２は本発明の低域通過能動フィルタ（ＬＰＦ）２００に結合され、そのフィルタ２００は図２に示されており、次の通りに機能する。位相誤差信号Φ ＥＲＲＯＲ１１は、ＶＣＯ出力を分周した信号４０１と入力信号同期５の間の位相比較から得られて、入力抵抗Ｒ１に結合される。入力抵抗Ｒ１は抵抗Ｒ２と直列に接続されて集積回路増幅器２１０の反転入力に結合されている。抵抗Ｒ１とＲ２の接続点はスイッチＳＷ１の固定接点１Ｆｈに接続されている。スイッチＳ１の移動接点は、抵抗Ｒ３とキャパシタＣ３の並列接続と抵抗Ｒ４とキャパシタＣ４の並列接続との接続点に接続されている。増幅器２１０の出力からその反転入力に周波数依存の回路網を介して負帰還が与えられる。その周波数依存回路網は、キャパシタＣ２と、抵抗Ｒ４とキャパシタＣ４の並列接続回路網と抵抗Ｒ３とキャパシタＣ３の並列接続回路網との直列接続の組合わせと、によって形成されている。並列回路網Ｒ３、Ｃ３はスイッチＳ１ワイパと増幅器２１０の反転入力との間に接続されている。スイッチＳ１が位置１Ｆｈを選択したときには、抵抗Ｒ２は、抵抗Ｒ３とキャパシタＣ３の並列接続と並列に接続され、その結果、新しく形成された並列回路網Ｒ２、Ｒ３、Ｃ３は増幅器の利得または周波数応答特性の決定にほとんど（僅かしか）影響しない。従って、スイッチ位置１Ｆｈが選択されて１Ｆｈで同期したときに、増幅器の利得は入力抵抗Ｒ１によって設定され、周波数応答特性はキャパシタＣ２および並列回路網Ｒ３、Ｃ３によって決定される。表示装置が１Ｆｈより高い水平周波数で動作しているとき、スイッチＳ１は位置２Ｆｈを選択し、抵抗Ｒ２が支配的な利得決定構成要素となり、周波数応答特性はキャパシタＣ２と並列回路網Ｒ３、Ｃ３およびＲ４、Ｃ４の直列接続によって制御（決定）される。増幅器２１０の非反転入力は約２．５Ｖの正の電位にバイアスされる。

増幅器２１０からの出力は直列接続の抵抗Ｒ５およびＲ６を介して結合されて、処理済み位相誤差信号ＰＲＯＣ．Φ ＥＲＲＯＲ２０１が形成されてＶＣＯ３００を同期化するように結合される。抵抗Ｒ５とＲ６の接続点はキャパシタＣ１によって接地点に減結合され、キャパシタＣ１は低域通過フィルタを形成して、例えばスイッチ（切換え）モード電源動作などにより発生した高周波数ノイズがスプリアスＶＣＯ位相変調を生じさせることを防止する。抵抗Ｒ５およびＲ６の接続点は、ＰＮＰトランジスタＱ１およびＮＰＮトランジスタＱ２の両エミッタによって形成されるピーク−ピーク・リミッタ（制限器）またはクリッパに接続される。トランジスタＱ１のコレクタは接地点に接続され、トランジスタＱ２のコレクタは抵抗Ｒ９を介して正の電源に接続される。トランジスタＱ２のベースは直列接続の抵抗Ｒ１０とＲ７の接続点に接続される。抵抗Ｒ１０は接地点に接続され、抵抗Ｒ７は抵抗Ｒ８を介して別の正の電源に直列接続される。抵抗Ｒ７とＲ８の接続点はトランジスタＱ１のベースに接続される。従って、抵抗Ｒ７、Ｒ８およびＲ１０は分圧器を形成し、その分圧器は約＋０．３Ｖおよび−２．２Ｖのピーク−ピーク・クリップ値を決定し、そのピーク−ピーク・クリップ値で処理済み誤差信号２０１が制限される。

位相ロックループにおいて、上述したように位相比較器出力濾波特性としては、静的またはロックされた位相安定性と動的またはロックイン(lock-in) 性能との間の妥当な特性を選択する。例えば、コンピュータ生成されたＳＶＧＡ信号との同期化には、狭帯域ＶＣＯ制御信号が必要であり、或いは狭帯域ＶＣＯ制御信号によって利益を得ることができ、その狭帯域ＶＣＯ制御信号は、高い位相安定性を有する発振器および水平周波数を実現する。しかし、前述したように、ＶＣＲ再生同期信号は、垂直同期および垂直ブランキング期間の近傍に急激な水平同期位相変化を含んでいる。この位相変化の効果をなくしまたは緩和するためには、急激な位相妨害を受け易くないコンピュータ生成のＳＶＧＡ信号または放送信号の何れかに要求されるよりも広い帯域幅をそのループが有することが要求される。有利な増幅器２１０は能動低域通過フィルタとして構成されており、その出力信号成分は、周波数依存の直列接続回路網Ｃ２、Ｃ３、Ｃ４およびＲ３、Ｒ４を介して反転入力に対してフィードバックされる。本発明の特徴によれば、スイッチＳ１は、選択された水平発振器周波数に応答して、スイッチ位置１Ｆｈにおいて抵抗Ｒ２が並列接続Ｒ３、Ｃ３と並列に接続されて、反転入力と直列のインピーダンスを形成するように制御される。この抵抗Ｒ２、Ｒ３およびＣ３の並列接続は、フィルタ利得(filter gain)または周波数応答特性にはほとんど（僅かしか）影響を与えない。スイッチ位置１Ｆｈにおいて、フィルタ利得は、回路網Ｃ２、Ｃ１およびＲ４のインピーダンスを入力抵抗Ｒ１の値で除算した値によって決定される。明らかに、ループ動作周波数が直流（ＤＣ）に近づくにつれて、キャパシタＣ２のインピーダンスが大きくなり、ループ利得は図５のＡに示されているように上限の状態に近づく。１Ｆｈ水平周波数スイッチＳ１以外の周波数で動作するときには、スイッチＳ１は、位置２Ｆｈを選択するように制御される。スイッチ位置２Ｆｈにおいては、フィルタ利得は帰還回路網Ｒ３、Ｃ２、Ｃ１およびＲ４のインピーダンスを直列接続の抵抗Ｒ１およびＲ２の値で除算した値によって決定される。抵抗Ｒ２が抵抗Ｒ３よりもかなり大きいので、２Ｆｈスイッチ位置における利得は、１Ｆｈスイッチ位置における利得と比較して減少している。従って、能動フィルタ利得および帯域幅は、水平動作周波数の選択に応じて異なるものになるように制御される。

２Ｆｈまたはそれより高い水平周波数で動作している間、スイッチＳ１は２Ｆｈ位置を選択し、その結果、図５のＡの振幅対周波数のプロットにおいて破線で示されているように、直流（ＤＣ）に近い周波数における利得は約１０ｄＢに近くなる。次いで、利得は、約１０Ｈｚにおいて０（ゼロ）まで低下し、さらに約１００Ｈｚにおいては−２０ｄＢに達するまで低下し続ける。従って、スイッチＳ１が２Ｆｈ位置にあり、２Ｆｈモードで動作するときには、０利得帯域幅は約１０Ｈｚになる。図５のＢは、破線で示された２Ｆｈモードの２つの水平周波数に対する位相対周波数のプロットを示している。１ＦｈのＮＴＳＣ周波数で動作するとき、スイッチＳ１は１Ｆｈ位置を選択するように制御され、その１Ｆｈ位置ではフィルタ利得が増加して１０ｋＨｚを越える０利得帯域幅が得られる。図５のＡを参照すると、より高い水平周波数で動作する期間に使用されるフィル利得と比較して、１Ｆｈで動作する期間により高い低周波数フィルタ利得が使用される。さらに、そのフィルタは、２Ｆｈモードにおいて得られる位相誤差信号帯域幅と比較してかなり広い位相誤差信号帯域幅を形成する。能動フィルタの利得および周波数応答の切換えは単一のスイッチ接点で有利な形態で実現でき、その単一スイッチ接点の使用によってプリント回路基板の面積（領域）が節減でき、それによって、感受性漂遊電磁界受信（妨害）(susceptibility stray field pickup) およびスプリアス位相不安定性が減少する。位相ロックループの能動低域通過フィルタにおける本発明の利得および帯域幅の切換によって、１つの水平周波数における急激な水平位相変化に対する速い応答特性が容易に得られ、その一方で、増強された位相安定性が得られ、また第２の水平周波数においてジッタがなくなる。

１０ 発振器
５０ 位相比較器
２００ 低域通過能動フィルタ
３００ 電圧制御発振器ＶＣＯ
４００ 同期プロセッサ
４５０ 水平駆動器
５００ 水平走査増幅器
８００ マイクロコントローラ

Claims (1)

1. 複数の水平周波数で同期発振を行うように制御される発振器と、
   同期パルスの信号源と、
   前記発振器に結合された入力と前記信号源に結合された入力とを有し、これらの入力間の位相差を表す出力信号を発生する位相検出器と、
   前記位相検出器に結合されており、前記出力信号を処理して前記発振器を制御するための制御信号を発生する増幅器と、
   を具え、
   前記増幅器の利得は前記複数の周波数の中の選択されたものに応じて制御される、複数の周波数で選択的に動作可能な水平周波数信号発生器。

Images