JPH0513576A - 半導体集積回路の配線処理方法 - Google Patents
半導体集積回路の配線処理方法Info
- Publication number
- JPH0513576A JPH0513576A JP16721691A JP16721691A JPH0513576A JP H0513576 A JPH0513576 A JP H0513576A JP 16721691 A JP16721691 A JP 16721691A JP 16721691 A JP16721691 A JP 16721691A JP H0513576 A JPH0513576 A JP H0513576A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- logic function
- layer
- grid
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】半導体集積回路の配線処理において、配置した
論理機能セル上と論理機能セル間とで配線格子の間隔を
変えて配線することにより、集積度の向上および面積の
縮小をはかる。 【構成】半導体基盤上に配置した論理機能セル1〜6間
の配線処理において、論理機能セル上に設定する配線格
子17の間隔を、論理機能セル間の配線格子16の間隔
と変えて設定する。論理機能セル上の配線格子17は、
論理機能セル内の設計パターンを考慮して、その領域で
最大の配線格子数がとれるように設定する。
論理機能セル上と論理機能セル間とで配線格子の間隔を
変えて配線することにより、集積度の向上および面積の
縮小をはかる。 【構成】半導体基盤上に配置した論理機能セル1〜6間
の配線処理において、論理機能セル上に設定する配線格
子17の間隔を、論理機能セル間の配線格子16の間隔
と変えて設定する。論理機能セル上の配線格子17は、
論理機能セル内の設計パターンを考慮して、その領域で
最大の配線格子数がとれるように設定する。
Description
【0001】
【産業上の利用分野】本発明は半導体集積回路の配線処
理方法に関し、特に論理機能セルを配置して配線される
スタンダードセル方式の半導体集積回路の配線処理方法
に関する。
理方法に関し、特に論理機能セルを配置して配線される
スタンダードセル方式の半導体集積回路の配線処理方法
に関する。
【0002】
【従来の技術】一般に、半導体基板上に配置された論理
機能セル間を配線する場合、配線に必要な領域に配線格
子を設定して、その配線格子上に配線パターンが形成さ
れる。通常、この配線格子の間隔は、隣り合う配線格子
上に配線パターン及び上下の配線層間を接続するスルー
ホールなどが配置されたときに設計規則が守られるよう
に間隔が設定される。例えば、論理機能セル内の配線層
が2層で設計され、論理機能セル間の配線層も論理機能
セル内と同層の2層で配線する場合は、論理機能セル間
を接続する配線には論理機能セル上は殆ど利用できず、
論理機能セルに挟まれた領域で殆どの配線が行われるよ
うになる。この論理機能セルの設計に出来るだけ第1層
を使用して第2層目を使用しないようにしたとしても、
論理機能セル上の配線は第2層目の通過のみが可能とな
るだけで、配線の交差はできない。しかし、最近、半導
体集積回路の製造技術の進歩に伴って配線層の多層化が
進み、3層以上の配線層の使用が可能となってきてい
る。例えば、論理機能セル内の配線層として第1層およ
び第2層が使用され、論理機能セル間の接続を第2層お
よび第3層で配線する場合を考えてみると、第3層は論
理機能セル内で使用されていないため、論理機能セル間
の接続に論理機能セル上を使用することが可能となる。
特に、論理機能セルの設計にできるだけ第1層を使用し
て極力第2層を使用しないようにして設計すれば論理機
能セル上で第2層と第3層を使った配線を行うことが可
能となる。
機能セル間を配線する場合、配線に必要な領域に配線格
子を設定して、その配線格子上に配線パターンが形成さ
れる。通常、この配線格子の間隔は、隣り合う配線格子
上に配線パターン及び上下の配線層間を接続するスルー
ホールなどが配置されたときに設計規則が守られるよう
に間隔が設定される。例えば、論理機能セル内の配線層
が2層で設計され、論理機能セル間の配線層も論理機能
セル内と同層の2層で配線する場合は、論理機能セル間
を接続する配線には論理機能セル上は殆ど利用できず、
論理機能セルに挟まれた領域で殆どの配線が行われるよ
うになる。この論理機能セルの設計に出来るだけ第1層
を使用して第2層目を使用しないようにしたとしても、
論理機能セル上の配線は第2層目の通過のみが可能とな
るだけで、配線の交差はできない。しかし、最近、半導
体集積回路の製造技術の進歩に伴って配線層の多層化が
進み、3層以上の配線層の使用が可能となってきてい
る。例えば、論理機能セル内の配線層として第1層およ
び第2層が使用され、論理機能セル間の接続を第2層お
よび第3層で配線する場合を考えてみると、第3層は論
理機能セル内で使用されていないため、論理機能セル間
の接続に論理機能セル上を使用することが可能となる。
特に、論理機能セルの設計にできるだけ第1層を使用し
て極力第2層を使用しないようにして設計すれば論理機
能セル上で第2層と第3層を使った配線を行うことが可
能となる。
【0003】従来の半導体集積回路の配線処理方法にお
いては、このような場合、図7(a)に示すように論理
機能セル1〜6上の配線格子間隔も論理機能セル1〜
3,4〜6間の配線間隔も同じ格子間隔で設定してい
た。同図においては、第2層目を縦方向の配線格子1
5、第3層目を横方向の配線格子16,17として設定
しており、第3層目の論理機能セル上の配線格子17と
論理機能セルの外側の配線格子16は同じ間隔となって
いる。この配線格子16,17の間隔は、集積回路の面
積を最小化するために、設計規則を満足しうる最小の値
を設定するのが一般である。このようにして設定した配
線格子15,16,17に基づいて配線処理を施した場
合、論理機能セル1〜3,4〜6間の配線領域は最小化
することができる。
いては、このような場合、図7(a)に示すように論理
機能セル1〜6上の配線格子間隔も論理機能セル1〜
3,4〜6間の配線間隔も同じ格子間隔で設定してい
た。同図においては、第2層目を縦方向の配線格子1
5、第3層目を横方向の配線格子16,17として設定
しており、第3層目の論理機能セル上の配線格子17と
論理機能セルの外側の配線格子16は同じ間隔となって
いる。この配線格子16,17の間隔は、集積回路の面
積を最小化するために、設計規則を満足しうる最小の値
を設定するのが一般である。このようにして設定した配
線格子15,16,17に基づいて配線処理を施した場
合、論理機能セル1〜3,4〜6間の配線領域は最小化
することができる。
【0004】しかしながら、論理機能セル1〜6上で
は、配線処理で使用する層の下層に他の層が既に使用さ
れているため、製造上などの理由から配線処理で使用す
る配線パターン及びスルーホールを配置できる位置に制
約が設けられる場合が多い。例えば、論理機能セルの設
計に使用された第1層と拡散層とをつなぐコンタクトが
配置されている位置に、論理機能セル間の接続に使用す
る第2層と第3層とをつなぐスルーホールを配置する場
合、第4図(a)に示すようにスルーホール33がコン
タクト34の真上に配置されるときは許されるが、第4
図(b)に示すようにスルーホール33の中心がコンタ
クト34の中心とずれるときには規定された以上の間隔
を設けることが必要となる場合がある。
は、配線処理で使用する層の下層に他の層が既に使用さ
れているため、製造上などの理由から配線処理で使用す
る配線パターン及びスルーホールを配置できる位置に制
約が設けられる場合が多い。例えば、論理機能セルの設
計に使用された第1層と拡散層とをつなぐコンタクトが
配置されている位置に、論理機能セル間の接続に使用す
る第2層と第3層とをつなぐスルーホールを配置する場
合、第4図(a)に示すようにスルーホール33がコン
タクト34の真上に配置されるときは許されるが、第4
図(b)に示すようにスルーホール33の中心がコンタ
クト34の中心とずれるときには規定された以上の間隔
を設けることが必要となる場合がある。
【0005】従って、第7図(b)のように論理機能セ
ル1内のコンタクト34がある間隔で等間隔で配置さ
れ、その間隔が配線格子18,19の間隔と一致しない
場合は実際には配線に利用されない配線格子が多数存在
することとなる。例えば、この第7図(b)のように配
線格子18,19の間隔がコンタクト34の配置間隔の
1.5倍で、コンタクト34とスルーホールの間隔がコ
ンタクト34の配置間隔では配置禁止であったとする
と、配線格子18上ではスルーホールを配置することが
できるが配線格子19上ではスルーホールを配置するこ
とはできなくなる。したがって、第2層配線から配線格
子19上で第3層配線に接続することは不可能となり、
実質的には配線格子19上には第3層配線は施されなく
なる。
ル1内のコンタクト34がある間隔で等間隔で配置さ
れ、その間隔が配線格子18,19の間隔と一致しない
場合は実際には配線に利用されない配線格子が多数存在
することとなる。例えば、この第7図(b)のように配
線格子18,19の間隔がコンタクト34の配置間隔の
1.5倍で、コンタクト34とスルーホールの間隔がコ
ンタクト34の配置間隔では配置禁止であったとする
と、配線格子18上ではスルーホールを配置することが
できるが配線格子19上ではスルーホールを配置するこ
とはできなくなる。したがって、第2層配線から配線格
子19上で第3層配線に接続することは不可能となり、
実質的には配線格子19上には第3層配線は施されなく
なる。
【0006】このように、論理機能セル上での第3層配
線の使用が減少すれば、その論理機能セル間の接続に必
要な配線は論理機能セルの外側で行われることとなる。
このような配線格子に基づいて配線処理を施した場合、
第7図(a)のような配線結果となる。
線の使用が減少すれば、その論理機能セル間の接続に必
要な配線は論理機能セルの外側で行われることとなる。
このような配線格子に基づいて配線処理を施した場合、
第7図(a)のような配線結果となる。
【0007】
【発明が解決しようとする課題】このように従来の半導
体集積回路の配線方法では、論理機能セル上も論理機能
セル間も同じ配線格子の間隔を用いて配線しているた
め、論理機能セル上においては、その論理機能セル内の
設計パターンによって、実際には配線に利用されない配
線格子が多数存在し、集積回路の面積を必要以上に増大
せしめるという問題点があった。
体集積回路の配線方法では、論理機能セル上も論理機能
セル間も同じ配線格子の間隔を用いて配線しているた
め、論理機能セル上においては、その論理機能セル内の
設計パターンによって、実際には配線に利用されない配
線格子が多数存在し、集積回路の面積を必要以上に増大
せしめるという問題点があった。
【0008】
【課題を解決するための手段】本発明によれば、複数の
論理機能セルがあらかじめ半導体基板上に設定され、論
理機能セル上に設定する配線格子と、論理機能セルの外
側の領域に設定する配線格子とを互いに異なる間隔で設
定する半導体集積回路の配線処理方法を得る。
論理機能セルがあらかじめ半導体基板上に設定され、論
理機能セル上に設定する配線格子と、論理機能セルの外
側の領域に設定する配線格子とを互いに異なる間隔で設
定する半導体集積回路の配線処理方法を得る。
【0009】すなわち、論理機能セルの外側の領域では
その領域で最も配線効率のよい配線格子を設定可能と
し、論理機能セル上では論理機能セルを設計した際の設
計パターンを考慮して、その領域で最も配線効率のよい
配線格子を別々に設定可能としている。
その領域で最も配線効率のよい配線格子を設定可能と
し、論理機能セル上では論理機能セルを設計した際の設
計パターンを考慮して、その領域で最も配線効率のよい
配線格子を別々に設定可能としている。
【0010】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【0011】第1図は本発明の一実施例により配線した
半導体集積回路の配線の配線パターン図である。本実施
例は、論理機能セル1,2,3および4,5,6をそれ
ぞれ横一列に並べてセル列7,8を構成し、さらにその
セル列を複数列配置して成るスタンダードセル方式の半
導体集積回路に対して、第2層及び第3層の配線を用い
て配線する場合に適用した例である。第2図(a)は本
実施例における論理機能セル間の接続要求を図式化した
接続要求図であり、端子10に付加された英文字は同じ
文字が付加された端子同士が接続されたことを表してい
る。この接続要求に対して、配線を行う場合、まず、第
2図(b)に示されるように配線格子が設定される。こ
の配線格子は、縦方向に第2層の配線格子15を設定
し、横方向に第3層の配線格子16,17を設定する。
このうち、第3層の配線格子は、論理機能セルの外側の
領域11と論理機能セル上の領域12,13とでは異な
った間隔b,cで設定されている。論理機能セルの外側
の配線格子16の間隔bは、第5図のように隣り合う格
子上に第3層配線パターン32および第2層と第3層と
をつなぐスルーホール33とが並べて配置されたとき設
計規則に違反しない最小の間隔を設定している。また、
論理機能セル上の領域12,13の配線格子17の間隔
cは、論理機能セル内のレイアウトパターンに基づき決
定される。例えば、第3図に示されるように、論理機能
セル1内に第1層と拡散層などをつなぐコンタクト34
が縦方向の間隔aで等間隔に配置されている場合、この
コンタクトとスルーホールの配置関係に、第4図(a)
のように両者が中心を同じにして配置されるとき、また
は第4図(b)のように中心同士の間隔が間隔a以上で
あるときのいずれかのみが許されるという制約があり、
さらに論理機能セルの外側での配線格子間隔をbとした
ときこの間隔aとの間にa<b 2aの関係がある場
合、第3図(b)のように第3層配線格子17の間隔c
をコンタクト配置間隔aの2倍で取り、コンタクト配置
位置と一致するように設定すれば、何れの第3層配線格
子上でもコンタクトの配置位置を考えずに自由に第3層
配線を配置することができる。したがって、第2図
(a)における接続要求に対する配線格子は第2図
(b)のように論理機能セル上では間隔cで論理機能セ
ル間では間隔bで設定されることになる。この配線格子
上で接続要求のある端子間の配線を行えば、第1図のよ
うな配線結果を得ることができる。
半導体集積回路の配線の配線パターン図である。本実施
例は、論理機能セル1,2,3および4,5,6をそれ
ぞれ横一列に並べてセル列7,8を構成し、さらにその
セル列を複数列配置して成るスタンダードセル方式の半
導体集積回路に対して、第2層及び第3層の配線を用い
て配線する場合に適用した例である。第2図(a)は本
実施例における論理機能セル間の接続要求を図式化した
接続要求図であり、端子10に付加された英文字は同じ
文字が付加された端子同士が接続されたことを表してい
る。この接続要求に対して、配線を行う場合、まず、第
2図(b)に示されるように配線格子が設定される。こ
の配線格子は、縦方向に第2層の配線格子15を設定
し、横方向に第3層の配線格子16,17を設定する。
このうち、第3層の配線格子は、論理機能セルの外側の
領域11と論理機能セル上の領域12,13とでは異な
った間隔b,cで設定されている。論理機能セルの外側
の配線格子16の間隔bは、第5図のように隣り合う格
子上に第3層配線パターン32および第2層と第3層と
をつなぐスルーホール33とが並べて配置されたとき設
計規則に違反しない最小の間隔を設定している。また、
論理機能セル上の領域12,13の配線格子17の間隔
cは、論理機能セル内のレイアウトパターンに基づき決
定される。例えば、第3図に示されるように、論理機能
セル1内に第1層と拡散層などをつなぐコンタクト34
が縦方向の間隔aで等間隔に配置されている場合、この
コンタクトとスルーホールの配置関係に、第4図(a)
のように両者が中心を同じにして配置されるとき、また
は第4図(b)のように中心同士の間隔が間隔a以上で
あるときのいずれかのみが許されるという制約があり、
さらに論理機能セルの外側での配線格子間隔をbとした
ときこの間隔aとの間にa<b 2aの関係がある場
合、第3図(b)のように第3層配線格子17の間隔c
をコンタクト配置間隔aの2倍で取り、コンタクト配置
位置と一致するように設定すれば、何れの第3層配線格
子上でもコンタクトの配置位置を考えずに自由に第3層
配線を配置することができる。したがって、第2図
(a)における接続要求に対する配線格子は第2図
(b)のように論理機能セル上では間隔cで論理機能セ
ル間では間隔bで設定されることになる。この配線格子
上で接続要求のある端子間の配線を行えば、第1図のよ
うな配線結果を得ることができる。
【0012】本実施例においては、論理機能セル間の接
続を第2層および第3層を用いて配線する場合につい
て、述べているが、本発明では、その配線層については
限定していない。すなわち、本実施例において論理機能
セル間の接続に第1層から第3層までの3層を使用する
場合は、論理機能セル外の第3層で行われている配線を
第1層と第3層とで行うことにより可能であり、その場
合も論理機能セル上での第3層の配線格子間隔を論理機
能セルの外側の第3層の配線格子間隔と変えることが可
能である。さらに4層以上の多層配線においても、同様
に、論理機能セルの配線格子間隔を変えることが可能で
ある。
続を第2層および第3層を用いて配線する場合につい
て、述べているが、本発明では、その配線層については
限定していない。すなわち、本実施例において論理機能
セル間の接続に第1層から第3層までの3層を使用する
場合は、論理機能セル外の第3層で行われている配線を
第1層と第3層とで行うことにより可能であり、その場
合も論理機能セル上での第3層の配線格子間隔を論理機
能セルの外側の第3層の配線格子間隔と変えることが可
能である。さらに4層以上の多層配線においても、同様
に、論理機能セルの配線格子間隔を変えることが可能で
ある。
【0013】第6図は本発明の他の実施例により配線処
理する配線パターン図である。この実施例では、論理機
能セル1,2,3の中央から上側では、第1図等の一実
施例と同じく論理機能セルの外側と異なる配線格子間隔
cを設定しており、中央から下側では論理機能セルの外
側と同じ配線格子間隔bを設定している。すなわち、本
実施例では、論理機能セル上の配線格子間隔は、すべて
同じとは限定していない。したがって、論理機能セル内
のレイアウトパターンに合わせて、実際に配線に利用可
能な配線格子を最も多く設定可能な配線格子を設定する
ことにより最も効率的な配線パターンを形成することが
できる。本実施例においては、論理機能セル中央から上
側にのみ第2層と第3層間のスルーホールの配置に影響
するコンタクトなどが配置されており、論理機能セルの
中央から下側には配置されていないため、上側のみ異な
る配線格子間隔を設定している。
理する配線パターン図である。この実施例では、論理機
能セル1,2,3の中央から上側では、第1図等の一実
施例と同じく論理機能セルの外側と異なる配線格子間隔
cを設定しており、中央から下側では論理機能セルの外
側と同じ配線格子間隔bを設定している。すなわち、本
実施例では、論理機能セル上の配線格子間隔は、すべて
同じとは限定していない。したがって、論理機能セル内
のレイアウトパターンに合わせて、実際に配線に利用可
能な配線格子を最も多く設定可能な配線格子を設定する
ことにより最も効率的な配線パターンを形成することが
できる。本実施例においては、論理機能セル中央から上
側にのみ第2層と第3層間のスルーホールの配置に影響
するコンタクトなどが配置されており、論理機能セルの
中央から下側には配置されていないため、上側のみ異な
る配線格子間隔を設定している。
【0014】
【発明の効果】以上説明したように本発明は、論理機能
セル上で配線する場合に、その配線格子の間隔を論理機
能セルの外側と異なる間隔で設定することにより、実際
に配線に利用可能な配線格子数を増加させることができ
したがって、集積回路の面積を縮小することが可能とな
る。
セル上で配線する場合に、その配線格子の間隔を論理機
能セルの外側と異なる間隔で設定することにより、実際
に配線に利用可能な配線格子数を増加させることができ
したがって、集積回路の面積を縮小することが可能とな
る。
【0015】例えば、第1図の実施例と第7図の従来の
場合とで比較してみると、論理機能セル内にコンタクト
が間隔aでn個配置され、論理機能セルの外側での配線
格子間隔bがその間隔aの1.5倍、すなわちb=1.
5aの関係が両者の間にあったとした場合、従来設定し
ていた論理機能セル上の配線格子は論理機能セルの外側
での配線間隔bと同じ値であるので、配線格子数として
は2(n−1)/3+1本の配線格子が設定できるが、
そのうち1/2の配線格子はコンタクトとスルーホール
の設計規則から使用されない状態となり、実際に使用で
きる配線格子数は最大で(n−1)/3+1本となる。
これに対して、本発明による配線格子ではコンタクト配
置間隔の2倍で設定できるので(n−1)/2+1本の
配線格子が設定でき、そのすべてが配線に利用されるこ
とになる。このことから、本発明は論理機能セルの大き
さが大きければ大きいほど効果的となり、例えば、n=
20とすると本発明では一つの論理機能セル列上で10
本の配線格子がとれるのに対して、従来の場合は7本の
配線格子となり、3本多くの配線格子を設定することが
できる。その論理機能セル列が100列で構成された集
積回路の場合、300本の配線格子を増やすことが可能
となる。したがって、その集積回路では300格子分の
面積を縮小することができることになる。
場合とで比較してみると、論理機能セル内にコンタクト
が間隔aでn個配置され、論理機能セルの外側での配線
格子間隔bがその間隔aの1.5倍、すなわちb=1.
5aの関係が両者の間にあったとした場合、従来設定し
ていた論理機能セル上の配線格子は論理機能セルの外側
での配線間隔bと同じ値であるので、配線格子数として
は2(n−1)/3+1本の配線格子が設定できるが、
そのうち1/2の配線格子はコンタクトとスルーホール
の設計規則から使用されない状態となり、実際に使用で
きる配線格子数は最大で(n−1)/3+1本となる。
これに対して、本発明による配線格子ではコンタクト配
置間隔の2倍で設定できるので(n−1)/2+1本の
配線格子が設定でき、そのすべてが配線に利用されるこ
とになる。このことから、本発明は論理機能セルの大き
さが大きければ大きいほど効果的となり、例えば、n=
20とすると本発明では一つの論理機能セル列上で10
本の配線格子がとれるのに対して、従来の場合は7本の
配線格子となり、3本多くの配線格子を設定することが
できる。その論理機能セル列が100列で構成された集
積回路の場合、300本の配線格子を増やすことが可能
となる。したがって、その集積回路では300格子分の
面積を縮小することができることになる。
【図1】本発明の一実施例による配線例を示す配線パタ
ーン図
ーン図
【図2】(a)は本発明の一実施例による配線接続要求
図、(b)は第1図の配線パターン図の配線格子を示す
図
図、(b)は第1図の配線パターン図の配線格子を示す
図
【図3】(a)は本発明の一実施例による論理機能セル
内のコンタクト配置図、(b)は同論理機能セル上での
配線格子図
内のコンタクト配置図、(b)は同論理機能セル上での
配線格子図
【図4】コンタクトとスルーホールの配置関係を模式的
に示した平面図で、(a)はこれらが重なったもの、
(b)はこれらが位置的にズレたもの
に示した平面図で、(a)はこれらが重なったもの、
(b)はこれらが位置的にズレたもの
【図5】配線およびスルーホールの配置の制線を示すた
めの平面図
めの平面図
【図6】本発明の他の実施例による配線例を示す配線パ
ターン図
ターン図
【図7】(a)は従来の配線例を示す配線パターン図、
(b)は論理機能セル上での従来の配線格子を示す図
(b)は論理機能セル上での従来の配線格子を示す図
1,2,3,4,5,6 論理機能セル 7,8 論理機能セル列 10 論理機能セル接続端子 11 論理機能セル外配線領域 12,13 論理機能セル上配線領域 15 第2層配線格子 16 論理機能セル外第3層配線格子 17,18,19 論理機能セル上第3層配線格子 31 第2層配線 32 第3層配線 33 第2層−第3層間スルーホール 34 第1層−拡散層コンタクト
Claims (1)
- 【特許請求の範囲】 【請求項1】 半導体基板上に配置された論理機能セル
同士を接続する配線処理方法において、前記論理機能セ
ル上に設定する配線格子の間隔と、前記論理機能セルの
外側に設定する配線格子の間隔とが異なることを特徴と
する半導体集積回路の配線処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16721691A JPH0513576A (ja) | 1991-07-08 | 1991-07-08 | 半導体集積回路の配線処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16721691A JPH0513576A (ja) | 1991-07-08 | 1991-07-08 | 半導体集積回路の配線処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0513576A true JPH0513576A (ja) | 1993-01-22 |
Family
ID=15845587
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16721691A Pending JPH0513576A (ja) | 1991-07-08 | 1991-07-08 | 半導体集積回路の配線処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0513576A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI693971B (zh) * | 2018-01-18 | 2020-05-21 | 日商Ihi股份有限公司 | 噴嘴單元 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61283143A (ja) * | 1985-06-10 | 1986-12-13 | Nec Corp | 半導体集積回路 |
JPH02222560A (ja) * | 1989-02-23 | 1990-09-05 | Nec Corp | 半導体集積回路装置 |
-
1991
- 1991-07-08 JP JP16721691A patent/JPH0513576A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61283143A (ja) * | 1985-06-10 | 1986-12-13 | Nec Corp | 半導体集積回路 |
JPH02222560A (ja) * | 1989-02-23 | 1990-09-05 | Nec Corp | 半導体集積回路装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI693971B (zh) * | 2018-01-18 | 2020-05-21 | 日商Ihi股份有限公司 | 噴嘴單元 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3154411B2 (ja) | Cadによってレイアウトされた2金属層集積回路ゲート・アレイ | |
US5556805A (en) | Method for producing semiconductor device having via hole | |
JPH09162279A (ja) | 半導体集積回路装置およびその製造方法 | |
EP0867945A2 (en) | High density gate array cell architecture | |
JPH02198154A (ja) | 配線の形成方法及びこれを利用した半導体装置 | |
JPH02177345A (ja) | 半導体集積回路装置 | |
JPS61292341A (ja) | 半導体集積回路 | |
EP0021661B1 (en) | Semiconductor master-slice device | |
JP2000068383A (ja) | 半導体集積回路装置の設計方法および半導体集積回路装置 | |
JPH0513576A (ja) | 半導体集積回路の配線処理方法 | |
JP3289999B2 (ja) | 半導体集積回路 | |
JPH0348669B2 (ja) | ||
JPH08213466A (ja) | 半導体集積回路 | |
JPH0586866B2 (ja) | ||
JPS59165436A (ja) | 半導体集積回路装置 | |
JP2003060174A (ja) | 半導体集積回路の製造方法及びレチクル及び半導体集積回路装置 | |
JPS61240652A (ja) | 半導体集積回路装置 | |
JPS59132144A (ja) | 半導体集積回路装置の製造方法 | |
JP3132604B2 (ja) | 半導体集積回路装置 | |
JPH05259415A (ja) | ゲートアレイ | |
JPH04280471A (ja) | マスタースライス方式の半導体集積回路装置 | |
JPH0475665B2 (ja) | ||
JPS60105251A (ja) | 半導体集積回路 | |
JPH0513577A (ja) | 半導体集積回路配線方式 | |
JPS63275140A (ja) | 集積回路デバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970729 |