JPH05100651A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPH05100651A JPH05100651A JP3144615A JP14461591A JPH05100651A JP H05100651 A JPH05100651 A JP H05100651A JP 3144615 A JP3144615 A JP 3144615A JP 14461591 A JP14461591 A JP 14461591A JP H05100651 A JPH05100651 A JP H05100651A
- Authority
- JP
- Japan
- Prior art keywords
- data
- supplied
- conversion
- input
- brightness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】 簡単な構成で所定値倍への輝度変換を実現
し、更に画像変換時に画像の乱れを生じさせない画像表
示装置を提供することである。 【構成】 ルックアップテーブル５から出力されるデジ
タルＲＧＢデータを輝度変換部８に３×ｍビットパラレ
ル入力し、輝度変換部８で１／２倍又は約２倍に輝度変
更して、あるいは輝度無変換で３×ｍビットパラレルデ
ータをＤ／Ａコンバータ６に供給してＤ／Ａ変換して、
アナログＲＧＢ信号に変換してＣＲＴ７に供給して、所
定値倍に輝度変換した又は輝度無変換で画像を表示させ
る。
し、更に画像変換時に画像の乱れを生じさせない画像表
示装置を提供することである。 【構成】 ルックアップテーブル５から出力されるデジ
タルＲＧＢデータを輝度変換部８に３×ｍビットパラレ
ル入力し、輝度変換部８で１／２倍又は約２倍に輝度変
更して、あるいは輝度無変換で３×ｍビットパラレルデ
ータをＤ／Ａコンバータ６に供給してＤ／Ａ変換して、
アナログＲＧＢ信号に変換してＣＲＴ７に供給して、所
定値倍に輝度変換した又は輝度無変換で画像を表示させ
る。
Description
【０００１】
【産業上の利用分野】この発明は、ビットマップ方式画
像表示装置に関し、特に輝度変換による画像の乱れを生
じさせることなく高速に輝度変換を行う装置に関する。
像表示装置に関し、特に輝度変換による画像の乱れを生
じさせることなく高速に輝度変換を行う装置に関する。
【０００２】
【従来の技術】従来、図形や文字情報を表示画面の任意
の座標点に表示させるため、画面上に表示させるイメー
ジそのままにドット単位に分解して記憶や処理を行うビ
ットマップ方式が画像表示装置などで一般に使用されて
いる。
の座標点に表示させるため、画面上に表示させるイメー
ジそのままにドット単位に分解して記憶や処理を行うビ
ットマップ方式が画像表示装置などで一般に使用されて
いる。
【０００３】そこで従来のこのビットマップ方式の画像
表示装置を図２の機能ブロック図を用いて説明する。
表示装置を図２の機能ブロック図を用いて説明する。
【０００４】図２において、例えば従来の画像表示装置
は、ＣＰＵ１と、メインメモリ（ＭＥＭ）２と、フレー
ムメモリ（ＦＲＭ）４と、ルックアップテーブル（ＬＵ
Ｔ）５と、Ｄ／Ａコンバータ（ＤＡＣ）６と、ＣＲＴ７
と、ＣＲＴコントローラ（ＣＲＴＣ）３とで構成されて
いる。
は、ＣＰＵ１と、メインメモリ（ＭＥＭ）２と、フレー
ムメモリ（ＦＲＭ）４と、ルックアップテーブル（ＬＵ
Ｔ）５と、Ｄ／Ａコンバータ（ＤＡＣ）６と、ＣＲＴ７
と、ＣＲＴコントローラ（ＣＲＴＣ）３とで構成されて
いる。
【０００５】ＭＥＭ２は、ＣＰＵ１がアクセスするプロ
グラム及びデータを格納している。ＦＲＭ４は、ＣＲＴ
７に表示させる画像のデータを格納する。また同一座標
にマッピングされたｎ個のプレーン（第０プレーン〜第
ｎ−１プレーン）で構成され、各プレーンについて１ビ
ットずつの計ｎビットが１ピクセルデータに相当して、
このｎビットデータがＬＵＴ５に供給される。
グラム及びデータを格納している。ＦＲＭ４は、ＣＲＴ
７に表示させる画像のデータを格納する。また同一座標
にマッピングされたｎ個のプレーン（第０プレーン〜第
ｎ−１プレーン）で構成され、各プレーンについて１ビ
ットずつの計ｎビットが１ピクセルデータに相当して、
このｎビットデータがＬＵＴ５に供給される。
【０００６】ＣＲＴＣ３は、ＦＲＭ４に格納されている
画像データを読み出させて、最終的にＣＲＴ７に表示さ
せる制御を行う。
画像データを読み出させて、最終的にＣＲＴ７に表示さ
せる制御を行う。
【０００７】ＤＡＣ６は、ＬＵＴ５から供給されるＲＧ
Ｂ信号に対応するデータを線形変換特性でＤ／Ａ変換し
て、アナログのＲＧＢ信号をＣＲＴ７に供給する。
Ｂ信号に対応するデータを線形変換特性でＤ／Ａ変換し
て、アナログのＲＧＢ信号をＣＲＴ７に供給する。
【０００８】ＬＵＴ５は、ＦＲＭ４から読み出された画
像データに対して、実際にＣＲＴ７の画面に表示させる
時の色データを決定して、ＲＧＢ信号に対応するデータ
を出力するためのパレットメモリである。表示動作に先
立って予めパレット情報が書き込まれている。
像データに対して、実際にＣＲＴ７の画面に表示させる
時の色データを決定して、ＲＧＢ信号に対応するデータ
を出力するためのパレットメモリである。表示動作に先
立って予めパレット情報が書き込まれている。
【０００９】図３は、ＬＵＴ５の内部構成例を示す。Ｆ
ＲＭ４から供給されたｎビットのピルセル情報は、ＬＵ
Ｔ５のポインタとして動作し、その対応するテーブル内
のパレット情報がＲＧＢ成分のそれぞれについてｍビッ
トの信号となって出力される。
ＲＭ４から供給されたｎビットのピルセル情報は、ＬＵ
Ｔ５のポインタとして動作し、その対応するテーブル内
のパレット情報がＲＧＢ成分のそれぞれについてｍビッ
トの信号となって出力される。
【００１０】従って、ＲＧＢ信号を得るために、３×ｍ
ビットで定まる２３ｍ色中、ｎビットで定まる個数分の
２ｎ色を同一画像に含めて表示させることができる。
ビットで定まる２３ｍ色中、ｎビットで定まる個数分の
２ｎ色を同一画像に含めて表示させることができる。
【００１１】以上の機能を備えた、この従来のビットマ
ップ方式の画像表示装置において、ＦＲＭ４に格納され
ている画像データを変更することなく、ＣＲＴ７に表示
させる画像の輝度を、例えば１／２に変えるために、Ｒ
ＧＢ信号各々について独立に変更する場合の動作につい
て説明する。
ップ方式の画像表示装置において、ＦＲＭ４に格納され
ている画像データを変更することなく、ＣＲＴ７に表示
させる画像の輝度を、例えば１／２に変えるために、Ｒ
ＧＢ信号各々について独立に変更する場合の動作につい
て説明する。
【００１２】図４は、この動作を行うためのフローチャ
ートを示す。
ートを示す。
【００１３】まずＣＰＵ１はＭＥＭ２に格納されている
プログラムメモリによって、インデックスｉ，ｊを０に
イニシャライズする（Ｓ１）。次にＬＵＴ５のｊ（＝
０）行、ｉ（＝０）列のパレット情報をＲＧＢ成分の各
テーブルＲ−ＬＵＴ、Ｇ−ＬＵＴ、Ｂ−ＬＵＴから読み
出す処理を実行する（Ｓ２）。即ちＲＧＢ成分の内容で
あるＲ−ＬＵＴ（ｉ，ｊ）、Ｇ−ＬＵＴ（ｉ，ｊ）、Ｂ
−ＬＵＴ（ｉ，ｊ）を読み出してＭＥＭ２のデータ配列
領域Ｒ１（ｉ，ｊ）、Ｇ１（ｉ，ｊ）、Ｂ１（ｉ，ｊ）
に格納し、その後輝度変換表示を輝度無変換表示に戻す
画像復元処理を考慮して、更に別個のデータ配列領域Ｒ
２（ｉ，ｊ）、Ｇ２（ｉ，ｊ）、Ｂ２（ｉ，ｊ）にも同
一データを格納する。尚データ格納領域Ｒ１（ｉ，
ｊ）、Ｇ１（ｉ，ｊ）、Ｂ１（ｉ，ｊ）が画像復元処理
に用いられ、データ配列領域Ｒ２（ｉ，ｊ）、Ｇ２
（ｉ，ｊ）、Ｂ２（ｉ，ｊ）が輝度変換処理に用いられ
る。
プログラムメモリによって、インデックスｉ，ｊを０に
イニシャライズする（Ｓ１）。次にＬＵＴ５のｊ（＝
０）行、ｉ（＝０）列のパレット情報をＲＧＢ成分の各
テーブルＲ−ＬＵＴ、Ｇ−ＬＵＴ、Ｂ−ＬＵＴから読み
出す処理を実行する（Ｓ２）。即ちＲＧＢ成分の内容で
あるＲ−ＬＵＴ（ｉ，ｊ）、Ｇ−ＬＵＴ（ｉ，ｊ）、Ｂ
−ＬＵＴ（ｉ，ｊ）を読み出してＭＥＭ２のデータ配列
領域Ｒ１（ｉ，ｊ）、Ｇ１（ｉ，ｊ）、Ｂ１（ｉ，ｊ）
に格納し、その後輝度変換表示を輝度無変換表示に戻す
画像復元処理を考慮して、更に別個のデータ配列領域Ｒ
２（ｉ，ｊ）、Ｇ２（ｉ，ｊ）、Ｂ２（ｉ，ｊ）にも同
一データを格納する。尚データ格納領域Ｒ１（ｉ，
ｊ）、Ｇ１（ｉ，ｊ）、Ｂ１（ｉ，ｊ）が画像復元処理
に用いられ、データ配列領域Ｒ２（ｉ，ｊ）、Ｇ２
（ｉ，ｊ）、Ｂ２（ｉ，ｊ）が輝度変換処理に用いられ
る。
【００１４】次に輝度変換処理を行う（Ｓ３）。即ちデ
ータ配列領域Ｒ２（ｉ，ｊ）の１／２の値を計算し、デ
ータ配列領域Ｒ２（ｉ，ｊ）に再格納する。同様にデー
タ配列領域Ｇ２（ｉ，ｊ）、Ｂ２（ｉ，ｊ）についても
同様に１／２の値を計算して再格納する。
ータ配列領域Ｒ２（ｉ，ｊ）の１／２の値を計算し、デ
ータ配列領域Ｒ２（ｉ，ｊ）に再格納する。同様にデー
タ配列領域Ｇ２（ｉ，ｊ）、Ｂ２（ｉ，ｊ）についても
同様に１／２の値を計算して再格納する。
【００１５】この後に輝度変換後のデータをＬＵＴ５に
書き込む（Ｓ４）。即ちＲ−ＬＵＴ（ｉ，ｊ）にＲ２
（ｉ，ｊ）を書き込み、同様にＧ−ＬＵＴ（ｉ，ｊ）に
Ｇ２（ｉ，ｊ）を書き込み、Ｂ−ＬＵＴ（ｉ，ｊ）にＢ
２（ｉ，ｊ）を書き込む。この様にしてＬＵＴ５のＲＧ
Ｂ成分の各エリア（ｉ，ｊ）について輝度を１／２に変
換したデータが書き込まれる。
書き込む（Ｓ４）。即ちＲ−ＬＵＴ（ｉ，ｊ）にＲ２
（ｉ，ｊ）を書き込み、同様にＧ−ＬＵＴ（ｉ，ｊ）に
Ｇ２（ｉ，ｊ）を書き込み、Ｂ−ＬＵＴ（ｉ，ｊ）にＢ
２（ｉ，ｊ）を書き込む。この様にしてＬＵＴ５のＲＧ
Ｂ成分の各エリア（ｉ，ｊ）について輝度を１／２に変
換したデータが書き込まれる。
【００１６】以上の様なＳ２〜Ｓ４の処理を、行インデ
ックスｊを固定して、列インデックスｉを０からｍ−１
に変化させながら行い（Ｓ５）、ある１行ｊに係る処理
を終了すると（Ｓ６）、ｊをインクリメントして次の行
に対して行い（Ｓ７）、ｊが０から２ｎ−１までのすべ
ての行に対して行う（Ｓ８）。
ックスｊを固定して、列インデックスｉを０からｍ−１
に変化させながら行い（Ｓ５）、ある１行ｊに係る処理
を終了すると（Ｓ６）、ｊをインクリメントして次の行
に対して行い（Ｓ７）、ｊが０から２ｎ−１までのすべ
ての行に対して行う（Ｓ８）。
【００１７】以上の様にしてＬＵＴ５内のテーブル値を
１／２にすることができ、ＦＲＭ４の画像データを変更
することなく、元の表示画像に対して輝度を１／２にし
た画像をＣＲＴ７に表示させることができる。
１／２にすることができ、ＦＲＭ４の画像データを変更
することなく、元の表示画像に対して輝度を１／２にし
た画像をＣＲＴ７に表示させることができる。
【００１８】また図５は、輝度変換表示を輝度無変換表
示に戻す画像復元処理の処理フローチャートである。ま
ずインデックスｉ，ｊを０にイニシャライズし（Ｓ１
０）、次に前記の画像変換時に元のテーブル値が格納さ
れたデータ配列領域Ｒ１（ｉ，ｊ）、Ｇ１（ｉ，ｊ）、
Ｂ１（ｉ，ｊ）（ｉ＝０、１、・・・、ｍ−１、ｊ＝
０、１、・・・、２ｎ−１）から元のデータを読み出し
て、これを順次Ｒ−ＬＵＴ（ｉ，ｊ）、Ｇ−ＬＵＴ
（ｉ，ｊ）、Ｂ−ＬＵＴ（ｉ，ｊ）に書き込む（Ｓ１１
〜Ｓ１５）。このようにして画像の輝度無変換表示を行
うことができる。
示に戻す画像復元処理の処理フローチャートである。ま
ずインデックスｉ，ｊを０にイニシャライズし（Ｓ１
０）、次に前記の画像変換時に元のテーブル値が格納さ
れたデータ配列領域Ｒ１（ｉ，ｊ）、Ｇ１（ｉ，ｊ）、
Ｂ１（ｉ，ｊ）（ｉ＝０、１、・・・、ｍ−１、ｊ＝
０、１、・・・、２ｎ−１）から元のデータを読み出し
て、これを順次Ｒ−ＬＵＴ（ｉ，ｊ）、Ｇ−ＬＵＴ
（ｉ，ｊ）、Ｂ−ＬＵＴ（ｉ，ｊ）に書き込む（Ｓ１１
〜Ｓ１５）。このようにして画像の輝度無変換表示を行
うことができる。
【００１９】
【発明が解決しようとする課題】しかしながら、以上の
様な従来の画像表示装置では、ＬＵＴ５のパレット情報
の読み出し、変換のための演算や、ＬＵＴ５への演算結
果の書き込みを全てＣＰＵ１によるプログラム処理で行
っているため、前記のような画像の輝度変換を行うとき
に時間が長くかかる。更にＬＵＴ５を書き替え処理して
いる時に、乱れた画像がＣＲＴ７に表示されてしまうと
いう問題があった。
様な従来の画像表示装置では、ＬＵＴ５のパレット情報
の読み出し、変換のための演算や、ＬＵＴ５への演算結
果の書き込みを全てＣＰＵ１によるプログラム処理で行
っているため、前記のような画像の輝度変換を行うとき
に時間が長くかかる。更にＬＵＴ５を書き替え処理して
いる時に、乱れた画像がＣＲＴ７に表示されてしまうと
いう問題があった。
【００２０】この発明は、以上の課題に鑑み為されたも
のであり、その目的とするところは、簡単な構成で固定
的な輝度変換を実現し、更に画像変換時に画像の乱れを
生じさせない画像表示装置を提供することである。
のであり、その目的とするところは、簡単な構成で固定
的な輝度変換を実現し、更に画像変換時に画像の乱れを
生じさせない画像表示装置を提供することである。
【００２１】
【課題を解決するための手段】この発明は、以上の目的
を達成するために、ビットマップ方式画像データを記憶
するフレームメモリを備えて、このフレームメモリから
供給される画像データを変換テーブルを用いて表示用色
データに変換して、この色データに基づき画像表示させ
る画像表示装置において、以下の特徴的な各手段を備え
て改良した。
を達成するために、ビットマップ方式画像データを記憶
するフレームメモリを備えて、このフレームメモリから
供給される画像データを変換テーブルを用いて表示用色
データに変換して、この色データに基づき画像表示させ
る画像表示装置において、以下の特徴的な各手段を備え
て改良した。
【００２２】つまり、前記色データの輝度の値を、入力
される切替信号が輝度変換を指示している時に、所定値
倍にしてデータ出力する輝度変換手段と、この輝度変換
手段に輝度変換モード／輝度無変換モードを切り替える
切替信号を供給する制御手段と、前記輝度変換手段から
供給されるデータをＤ／Ａ変換して画像表示させること
を特徴とする。
される切替信号が輝度変換を指示している時に、所定値
倍にしてデータ出力する輝度変換手段と、この輝度変換
手段に輝度変換モード／輝度無変換モードを切り替える
切替信号を供給する制御手段と、前記輝度変換手段から
供給されるデータをＤ／Ａ変換して画像表示させること
を特徴とする。
【００２３】尚上記輝度変換手段は、色データを上位又
は下位にビットシフトさせて出力することによって、所
定値倍に輝度変換を行っても良い。
は下位にビットシフトさせて出力することによって、所
定値倍に輝度変換を行っても良い。
【００２４】
【作用】この発明によれば、従来のようなプログラム処
理で輝度変換処理を行わずに、簡単なハードウエア構成
で、輝度無変換や所定値倍への輝度変換などの輝度変換
制御ができる。この輝度変換は、例えば入力される色デ
ータを下位又は上位にビットシフトさせることによっ
て、簡単に所定の輝度値に変換することができる。この
ような方法で輝度変換を行うため従来のような画像の乱
れも生じさせることがなく、短い時間で輝度変換させる
ことができる。
理で輝度変換処理を行わずに、簡単なハードウエア構成
で、輝度無変換や所定値倍への輝度変換などの輝度変換
制御ができる。この輝度変換は、例えば入力される色デ
ータを下位又は上位にビットシフトさせることによっ
て、簡単に所定の輝度値に変換することができる。この
ような方法で輝度変換を行うため従来のような画像の乱
れも生じさせることがなく、短い時間で輝度変換させる
ことができる。
【００２５】
【実施例】次にこの発明に係る画像表示装置の好適な一
実施例を図面を用いて説明する。図１は、この画像表示
装置の機能ブロック図である。
実施例を図面を用いて説明する。図１は、この画像表示
装置の機能ブロック図である。
【００２６】図１において、この画像表示装置は、ＣＰ
Ｕ１と、メインメモリ（ＭＥＭ）２と、ＣＲＴコントロ
ーラ（ＣＲＴＣ）３と、フレームメモリ（ＦＲＭ）４
と、ルックアップテーブル（ＬＵＴ）５と、輝度変換部
８と、Ｄ／Ａコンバータ（ＤＡＣ）６と、ＣＲＴ７とで
構成されている。
Ｕ１と、メインメモリ（ＭＥＭ）２と、ＣＲＴコントロ
ーラ（ＣＲＴＣ）３と、フレームメモリ（ＦＲＭ）４
と、ルックアップテーブル（ＬＵＴ）５と、輝度変換部
８と、Ｄ／Ａコンバータ（ＤＡＣ）６と、ＣＲＴ７とで
構成されている。
【００２７】図１において、前述の従来例に係る図２の
機能ブロックと主に異なるところは、輝度変換部８を備
えて、ハードウエアで輝度変換を構成したことである。
従って、その他の共通する構成部の機能は同様であるの
で説明を省略する。
機能ブロックと主に異なるところは、輝度変換部８を備
えて、ハードウエアで輝度変換を構成したことである。
従って、その他の共通する構成部の機能は同様であるの
で説明を省略する。
【００２８】この輝度変換部８は、ＬＵＴ５とＤＡＣ６
との間に接続され、ＬＵＴ５から供給される各ｍビット
から構成されるＲＧＢ信号に対応するデータを後述の輝
度変換を行い、ＤＡＣ６に供給する。
との間に接続され、ＬＵＴ５から供給される各ｍビット
から構成されるＲＧＢ信号に対応するデータを後述の輝
度変換を行い、ＤＡＣ６に供給する。
【００２９】輝度無変換表示モードの選択時には、ＬＵ
Ｔ５から供給されるデジタルＲＧＢ信号を変換処理する
ことなくＤＡＣ６に供給する。
Ｔ５から供給されるデジタルＲＧＢ信号を変換処理する
ことなくＤＡＣ６に供給する。
【００３０】輝度を１／２倍に変換する例を図６に示
し、約２倍に変換する例を図７に示す。
し、約２倍に変換する例を図７に示す。
【００３１】図６は、図１における第１実施例の輝度変
換部８の機能ブロック図である。
換部８の機能ブロック図である。
【００３２】この図６の機能ブロックは、輝度を１／２
に変換することを目的とするものである。
に変換することを目的とするものである。
【００３３】この輝度変換部８は、セレクタ（Ｒ）６１
と、セレクタ（Ｇ）６２と、セレクタ（Ｂ）６３と、輝
度変換指示部８１とから構成される。
と、セレクタ（Ｇ）６２と、セレクタ（Ｂ）６３と、輝
度変換指示部８１とから構成される。
【００３４】輝度変換指示部８１は、例えば３ビットパ
ラレル入力／パラレル出力ラッチ回路などから構成さ
れ、ＣＰＵ１からＤＡＴＡ（Ｒ）とＤＡＴＡ（Ｇ）とＤ
ＡＴＡ（Ｂ）と変換クロック（ＣＫ）が供給される。Ｃ
ＰＵ１からＤＡＴＡ（Ｒ）、ＤＡＴＡ（Ｇ）、ＤＡＴＡ
（Ｂ）として例えば論理『１』（Ｈレベル信号）が供給
されると輝度変換モードを選択させ、論理『０』（Ｌレ
ベル信号）が供給されると無変換モードを選択させるも
のとする。ＣＰＵ１から変換クロックが供給されると、
パラレル入力されるＤＡＴＡ（Ｒ）、ＤＡＴＡ（Ｇ）、
ＤＡＴＡ（Ｂ）の値を、対応する出力１Ｑ（Ｒ）、２Ｑ
（Ｇ）、３Ｑ（Ｂ）から対応するＲＳＥＬ信号、ＧＳＥ
Ｌ信号、ＢＳＥＬ信号を対応するセレクタ（Ｒ）６１、
セレクタ（Ｇ）６２、セレクタ（Ｂ）６３に供給する。
ラレル入力／パラレル出力ラッチ回路などから構成さ
れ、ＣＰＵ１からＤＡＴＡ（Ｒ）とＤＡＴＡ（Ｇ）とＤ
ＡＴＡ（Ｂ）と変換クロック（ＣＫ）が供給される。Ｃ
ＰＵ１からＤＡＴＡ（Ｒ）、ＤＡＴＡ（Ｇ）、ＤＡＴＡ
（Ｂ）として例えば論理『１』（Ｈレベル信号）が供給
されると輝度変換モードを選択させ、論理『０』（Ｌレ
ベル信号）が供給されると無変換モードを選択させるも
のとする。ＣＰＵ１から変換クロックが供給されると、
パラレル入力されるＤＡＴＡ（Ｒ）、ＤＡＴＡ（Ｇ）、
ＤＡＴＡ（Ｂ）の値を、対応する出力１Ｑ（Ｒ）、２Ｑ
（Ｇ）、３Ｑ（Ｂ）から対応するＲＳＥＬ信号、ＧＳＥ
Ｌ信号、ＢＳＥＬ信号を対応するセレクタ（Ｒ）６１、
セレクタ（Ｇ）６２、セレクタ（Ｂ）６３に供給する。
【００３５】図８には、輝度変換時のＣＰＵ１の処理フ
ローチャートの例を示す。前述したようにＣＰＵ１は、
画像変換指示部８１に、Ｈレベル信号（論理『１』）を
供給することのみによって（Ｓ７１）、輝度変換させる
制御を行う。
ローチャートの例を示す。前述したようにＣＰＵ１は、
画像変換指示部８１に、Ｈレベル信号（論理『１』）を
供給することのみによって（Ｓ７１）、輝度変換させる
制御を行う。
【００３６】また図９は、輝度無変換時のＣＰＵ１の処
理フローチャートの例を示す。前述したようにＣＰＵ１
は、輝度変換指示部８１に、Ｌレベル信号（論理
『０』）を供給することのみを行って（Ｓ８１）、輝度
無変換に画像を復元する制御を行う。
理フローチャートの例を示す。前述したようにＣＰＵ１
は、輝度変換指示部８１に、Ｌレベル信号（論理
『０』）を供給することのみを行って（Ｓ８１）、輝度
無変換に画像を復元する制御を行う。
【００３７】セレクタ（Ｒ）６１と、セレクタ（Ｇ）６
２と、セレクタ（Ｂ）６３は、ｍビットパラレル入力で
ｍビットパラレル出力のセレクタであり、入力はＡ系と
Ｂ系の２系列あり、入力Ａ系は入力Ａ０、Ａ１、・・
・、Ａ（ｍ−２）、Ａ（ｍ−１）のｍ個が備えられてい
る。また入力Ｂ系も入力Ｂ０、Ｂ１、・・・、Ｂ（ｍ−
２）、Ｂ（ｍ−１）のｍ個が備えられている。入力Ａ系
又は入力Ｂ系のいすれかがＳＥＬ入力信号によって選択
されて出力Ｙ系に出力される。
２と、セレクタ（Ｂ）６３は、ｍビットパラレル入力で
ｍビットパラレル出力のセレクタであり、入力はＡ系と
Ｂ系の２系列あり、入力Ａ系は入力Ａ０、Ａ１、・・
・、Ａ（ｍ−２）、Ａ（ｍ−１）のｍ個が備えられてい
る。また入力Ｂ系も入力Ｂ０、Ｂ１、・・・、Ｂ（ｍ−
２）、Ｂ（ｍ−１）のｍ個が備えられている。入力Ａ系
又は入力Ｂ系のいすれかがＳＥＬ入力信号によって選択
されて出力Ｙ系に出力される。
【００３８】例えばセレクタ（Ｒ）６１は、入力Ａ系に
ＬＵＴ５からデジタルＲデータであるＲ（０）が入力Ａ
０に供給され、Ｒ（１）が入力Ａ１に供給され、・・
・、Ｒ（ｍ−２）が入力Ａ（ｍ−２）に供給され、Ｒ
（ｍ−１）がＡ（ｍ−１）に供給されている。この入力
パラレルデータの最下位ビットはＲ（０）（例えば重み
付け２０）で、最上位ビットはＲ（ｍ−１）（例えば重
み付け２（ｍ−１））である。
ＬＵＴ５からデジタルＲデータであるＲ（０）が入力Ａ
０に供給され、Ｒ（１）が入力Ａ１に供給され、・・
・、Ｒ（ｍ−２）が入力Ａ（ｍ−２）に供給され、Ｒ
（ｍ−１）がＡ（ｍ−１）に供給されている。この入力
パラレルデータの最下位ビットはＲ（０）（例えば重み
付け２０）で、最上位ビットはＲ（ｍ−１）（例えば重
み付け２（ｍ−１））である。
【００３９】また入力Ｂ系には、パラレルデータである
前記Ｒ（０）、Ｒ（１）、・・・、Ｒ（ｍ−２）、Ｒ
（ｍ−１）を１ビット下位へシフトした値で、入力Ｂ系
に供給する。つまりＲ（ｍ−１）の値を入力Ｂ（ｍ−
２）に供給し、Ｒ（ｍ−２）の値を入力Ｂ（ｍ−３）に
供給し、同様にしてＲ（２）の値を入力Ｂ１に供給し、
Ｒ（１）の値を入力Ｂ０に供給し、入力Ｂ（ｍ−１）に
は論理『０』を供給する。更に例えばセレクタ（Ｒ）６
１は、入力Ａ０と入力Ｂ０に対して出力Ｙ０が備えられ
ており、ＲＳＥＬ信号の値『０』（無変換モード）又は
『１』（輝度変換モード）によって、『０』が供給され
る場合は、入力Ａ０に供給されるデータを出力Ｙ０に出
力する。また『１』が供給される場合は、入力Ｂ０に供
給されるデータを出力Ｙ０に出力する。
前記Ｒ（０）、Ｒ（１）、・・・、Ｒ（ｍ−２）、Ｒ
（ｍ−１）を１ビット下位へシフトした値で、入力Ｂ系
に供給する。つまりＲ（ｍ−１）の値を入力Ｂ（ｍ−
２）に供給し、Ｒ（ｍ−２）の値を入力Ｂ（ｍ−３）に
供給し、同様にしてＲ（２）の値を入力Ｂ１に供給し、
Ｒ（１）の値を入力Ｂ０に供給し、入力Ｂ（ｍ−１）に
は論理『０』を供給する。更に例えばセレクタ（Ｒ）６
１は、入力Ａ０と入力Ｂ０に対して出力Ｙ０が備えられ
ており、ＲＳＥＬ信号の値『０』（無変換モード）又は
『１』（輝度変換モード）によって、『０』が供給され
る場合は、入力Ａ０に供給されるデータを出力Ｙ０に出
力する。また『１』が供給される場合は、入力Ｂ０に供
給されるデータを出力Ｙ０に出力する。
【００４０】同様に入力Ａ１と入力Ｂ１と出力Ｙ１の関
係も上記と同様であり、入力Ａ（ｍ−２）と入力Ｂ（ｍ
−２）と出力Ｙ（ｍ−２）の関係も上記と同様であり、
入力Ａ（ｍ−１）と入力Ｂ（ｍ−１）と出力Ｙ（ｍ−
１）の関係も上記と同様である。
係も上記と同様であり、入力Ａ（ｍ−２）と入力Ｂ（ｍ
−２）と出力Ｙ（ｍ−２）の関係も上記と同様であり、
入力Ａ（ｍ−１）と入力Ｂ（ｍ−１）と出力Ｙ（ｍ−
１）の関係も上記と同様である。
【００４１】このようにしてセレクタ（Ｒ）６１から出
力されるデータは、Ｒ´（０）、Ｒ´（１）、・・・、
Ｒ´（ｍ−２）、Ｒ´（ｍ−１）のｍ個がパラレルに出
力される。これらの出力データはＤＡＣ６に供給され
る。
力されるデータは、Ｒ´（０）、Ｒ´（１）、・・・、
Ｒ´（ｍ−２）、Ｒ´（ｍ−１）のｍ個がパラレルに出
力される。これらの出力データはＤＡＣ６に供給され
る。
【００４２】例えばセレクタ（Ｒ）６１の入力Ｒ系（Ｒ
（０）、Ｒ（１）、・・・、Ｒ（ｍ−２）、Ｒ（ｍ−
１））に４ビットパラレルで上位ビットから『１００
０、（１０進で８表す）』が供給され、更にＲＳＥＬ信
号として論理『１』が供給された場合は、１／２に輝度
変換されて出力Ｙ系、つまりＲ´系（Ｒ´（０）、Ｒ´
（１）、・・・、Ｒ´（ｍ−２）、Ｒ´（ｍ−１））に
は『０１００、（１０進で４を表す）』を出力する。し
かしＲＳＥＬ信号が論理『０』で供給された場合は、入
力Ｒ系の値がそのままＲ´系に出力され輝度無変換で出
力される。
（０）、Ｒ（１）、・・・、Ｒ（ｍ−２）、Ｒ（ｍ−
１））に４ビットパラレルで上位ビットから『１００
０、（１０進で８表す）』が供給され、更にＲＳＥＬ信
号として論理『１』が供給された場合は、１／２に輝度
変換されて出力Ｙ系、つまりＲ´系（Ｒ´（０）、Ｒ´
（１）、・・・、Ｒ´（ｍ−２）、Ｒ´（ｍ−１））に
は『０１００、（１０進で４を表す）』を出力する。し
かしＲＳＥＬ信号が論理『０』で供給された場合は、入
力Ｒ系の値がそのままＲ´系に出力され輝度無変換で出
力される。
【００４３】セレクタ（Ｇ）６２もセレクタ（Ｒ）６１
と同様な動作を独立に行うことができる。但しＬＵＴ５
から供給されるデータは、Ｇ（０）、Ｇ（１）、Ｇ（ｍ
−２）、Ｇ（ｍ−１）である。また輝度変換指示部８１
から供給されるＧＳＥＬがＳＥＬに供給されることによ
って、出力Ｙ系にはＧ´（０）、Ｇ´（１）、・・・、
Ｇ´（ｍ−２）、Ｇ´（ｍ−１）をＤＡＣ６に供給す
る。
と同様な動作を独立に行うことができる。但しＬＵＴ５
から供給されるデータは、Ｇ（０）、Ｇ（１）、Ｇ（ｍ
−２）、Ｇ（ｍ−１）である。また輝度変換指示部８１
から供給されるＧＳＥＬがＳＥＬに供給されることによ
って、出力Ｙ系にはＧ´（０）、Ｇ´（１）、・・・、
Ｇ´（ｍ−２）、Ｇ´（ｍ−１）をＤＡＣ６に供給す
る。
【００４４】またセレクタ（Ｂ）６３もセレクタ（Ｒ）
６１と同様な動作を独立に行うことができる。但しＬＵ
Ｔ５から供給されるデータは、Ｂ（０）、Ｂ（１）、Ｂ
（ｍ−２）、Ｂ（ｍ−１）である。また輝度変換指示部
８１から供給されるＢＳＥＬがＳＥＬに供給されること
によって、出力Ｙ系にはＢ´（０）、Ｂ´（１）、・・
・、Ｂ´（ｍ−２）、Ｂ´（ｍ−１）をＤＡＣ６に供給
する。
６１と同様な動作を独立に行うことができる。但しＬＵ
Ｔ５から供給されるデータは、Ｂ（０）、Ｂ（１）、Ｂ
（ｍ−２）、Ｂ（ｍ−１）である。また輝度変換指示部
８１から供給されるＢＳＥＬがＳＥＬに供給されること
によって、出力Ｙ系にはＢ´（０）、Ｂ´（１）、・・
・、Ｂ´（ｍ−２）、Ｂ´（ｍ−１）をＤＡＣ６に供給
する。
【００４５】以上の第１実施例によれば、輝度変換部８
を簡単なハードウエア構成で、入力色データの輝度値を
１／２倍に変換してＤＡＣ６に供給されるので、変換に
おける従来のようなプログラム処理による大きな遅延を
生じさせることなく、画像表示させことができる。また
ＣＰＵ１の輝度変換処理に対する負担を軽減することが
できる。
を簡単なハードウエア構成で、入力色データの輝度値を
１／２倍に変換してＤＡＣ６に供給されるので、変換に
おける従来のようなプログラム処理による大きな遅延を
生じさせることなく、画像表示させことができる。また
ＣＰＵ１の輝度変換処理に対する負担を軽減することが
できる。
【００４６】図７は、図１における第２実施例の輝度変
換部の機能ブロック図である。
換部の機能ブロック図である。
【００４７】この図７の機能ブロックは、輝度を約２倍
に変換することを目的とするものである。
に変換することを目的とするものである。
【００４８】この輝度変換部８は、セレクタ（Ｒ）６１
と、セレクタ（Ｇ）６２と、セレクタ（Ｂ）６３と、輝
度変換指示部８１と、論理積ゲートであるＡＮＤ（Ｒ）
９１、ＡＮＤ（Ｇ）９２、ＡＮＤ（Ｂ）９３と、論理和
ゲートであるＯＲ（Ｒ）９１０〜ＯＲ（Ｒ）９１３、Ｏ
Ｒ（Ｇ）９２０〜ＯＲ（Ｇ）９２３、ＯＲ（Ｂ）９３０
〜ＯＲ（Ｂ）９３３とから構成される。
と、セレクタ（Ｇ）６２と、セレクタ（Ｂ）６３と、輝
度変換指示部８１と、論理積ゲートであるＡＮＤ（Ｒ）
９１、ＡＮＤ（Ｇ）９２、ＡＮＤ（Ｂ）９３と、論理和
ゲートであるＯＲ（Ｒ）９１０〜ＯＲ（Ｒ）９１３、Ｏ
Ｒ（Ｇ）９２０〜ＯＲ（Ｇ）９２３、ＯＲ（Ｂ）９３０
〜ＯＲ（Ｂ）９３３とから構成される。
【００４９】輝度変換指示部８１は、例えば３ビットパ
ラレル入力／パラレル出力ラッチ回路などから構成さ
れ、ＣＰＵ１からＤＡＴＡ（Ｒ）とＤＡＴＡ（Ｇ）とＤ
ＡＴＡ（Ｂ）と変換クロック（ＣＫ）が供給される。Ｃ
ＰＵ１からＤＡＴＡ（Ｒ）、ＤＡＴＡ（Ｇ）、ＤＡＴＡ
（Ｂ）として例えば論理『１』が供給されると輝度変換
モードを選択させ、論理『０』が供給されると無変換モ
ードを選択させるものとする。ＣＰＵ１から変換クロッ
クが供給されると、パラレル入力されるＤＡＴＡ
（Ｒ）、ＤＡＴＡ（Ｇ）、ＤＡＴＡ（Ｂ）の値を、対応
する出力１Ｑ（Ｒ）、２Ｑ（Ｇ）、３Ｑ（Ｂ）から対応
するＲＳＥＬ信号、ＧＳＥＬ信号、ＢＳＥＬ信号を対応
するセレクタ（Ｒ）６１、セレクタ（Ｇ）６２、セレク
タ（Ｂ）６３に供給する。
ラレル入力／パラレル出力ラッチ回路などから構成さ
れ、ＣＰＵ１からＤＡＴＡ（Ｒ）とＤＡＴＡ（Ｇ）とＤ
ＡＴＡ（Ｂ）と変換クロック（ＣＫ）が供給される。Ｃ
ＰＵ１からＤＡＴＡ（Ｒ）、ＤＡＴＡ（Ｇ）、ＤＡＴＡ
（Ｂ）として例えば論理『１』が供給されると輝度変換
モードを選択させ、論理『０』が供給されると無変換モ
ードを選択させるものとする。ＣＰＵ１から変換クロッ
クが供給されると、パラレル入力されるＤＡＴＡ
（Ｒ）、ＤＡＴＡ（Ｇ）、ＤＡＴＡ（Ｂ）の値を、対応
する出力１Ｑ（Ｒ）、２Ｑ（Ｇ）、３Ｑ（Ｂ）から対応
するＲＳＥＬ信号、ＧＳＥＬ信号、ＢＳＥＬ信号を対応
するセレクタ（Ｒ）６１、セレクタ（Ｇ）６２、セレク
タ（Ｂ）６３に供給する。
【００５０】この時のＣＰＵ１の輝度変換部８への処理
フローは、前述の図８及び図９の処理と同様であるので
説明を省略する。
フローは、前述の図８及び図９の処理と同様であるので
説明を省略する。
【００５１】セレクタ（Ｒ）６１と、セレクタ（Ｇ）６
２と、セレクタ（Ｂ）６３は、ｍビットパラレル入力で
ｍビットパラレル出力のセレクタであり、入力はＡ系と
Ｂ系の２系列あり、入力Ａ系は入力Ａ０、Ａ１、・・
・、Ａ（ｍ−２）、Ａ（ｍ−１）のｍ個が備えられてい
る。また入力Ｂ系も入力Ｂ０、Ｂ１、・・・、Ｂ（ｍ−
２）、Ｂ（ｍ−１）のｍ個が備えられている。入力Ａ系
又は入力Ｂ系のいずれかがＳＥＬ入力信号によって選択
されて出力Ｙ系に出力される。
２と、セレクタ（Ｂ）６３は、ｍビットパラレル入力で
ｍビットパラレル出力のセレクタであり、入力はＡ系と
Ｂ系の２系列あり、入力Ａ系は入力Ａ０、Ａ１、・・
・、Ａ（ｍ−２）、Ａ（ｍ−１）のｍ個が備えられてい
る。また入力Ｂ系も入力Ｂ０、Ｂ１、・・・、Ｂ（ｍ−
２）、Ｂ（ｍ−１）のｍ個が備えられている。入力Ａ系
又は入力Ｂ系のいずれかがＳＥＬ入力信号によって選択
されて出力Ｙ系に出力される。
【００５２】例えばセレクタ（Ｒ）６１は、入力Ａ系に
ＬＵＴ５からデジタルＲデータであるＲ（０）が入力Ａ
０に供給され、Ｒ（１）が入力Ａ１に供給され、・・
・、Ｒ（ｍ−２）が入力Ａ（ｍ−２）に供給され、Ｒ
（ｍ−１）がＡ（ｍ−１）に供給されている。この入力
パラレルデータの最下位ビットはＲ（０）（例えば重み
付け２０）で、最上位ビットはＲ（ｍ−１）（例えば重
み付け２（ｍ−１））である。
ＬＵＴ５からデジタルＲデータであるＲ（０）が入力Ａ
０に供給され、Ｒ（１）が入力Ａ１に供給され、・・
・、Ｒ（ｍ−２）が入力Ａ（ｍ−２）に供給され、Ｒ
（ｍ−１）がＡ（ｍ−１）に供給されている。この入力
パラレルデータの最下位ビットはＲ（０）（例えば重み
付け２０）で、最上位ビットはＲ（ｍ−１）（例えば重
み付け２（ｍ−１））である。
【００５３】また入力Ｂ系には、パラレルデータである
前記Ｒ（０）、Ｒ（１）、・・・、Ｒ（ｍ−２）、Ｒ
（ｍ−１）を１ビット上位へシフトした値で、入力Ｂ系
に供給する。つまりＲ（ｍ−１）の値をＡＮＤ（Ｒ）９
１の２入力の一端に供給し（他の一端にはＲＳＥＬ信号
が供給される）、Ｒ（ｍ−２）の値を入力Ｂ（ｍ−１）
に供給し、Ｒ（ｍ−３）の値を入力Ｂ（ｍ−２）に供給
し、同様にしてＲ（０）の値を入力Ｂ１に供給し、論理
『０』を入力Ｂ０に供給する。
前記Ｒ（０）、Ｒ（１）、・・・、Ｒ（ｍ−２）、Ｒ
（ｍ−１）を１ビット上位へシフトした値で、入力Ｂ系
に供給する。つまりＲ（ｍ−１）の値をＡＮＤ（Ｒ）９
１の２入力の一端に供給し（他の一端にはＲＳＥＬ信号
が供給される）、Ｒ（ｍ−２）の値を入力Ｂ（ｍ−１）
に供給し、Ｒ（ｍ−３）の値を入力Ｂ（ｍ−２）に供給
し、同様にしてＲ（０）の値を入力Ｂ１に供給し、論理
『０』を入力Ｂ０に供給する。
【００５４】更に例えばセレクタ（Ｒ）６１は、入力Ａ
０と入力Ｂ０に対して出力Ｙ０が備えられており、ＲＳ
ＥＬ信号の値『０』（無変換モード）又は『１』（輝度
変換モード）によって、『０』が供給される場合は、入
力Ａ０に供給されるデータを出力Ｙ０に出力する。また
『１』が供給される場合は、入力Ｂ０に供給されるデー
タを出力Ｙ０に出力する。
０と入力Ｂ０に対して出力Ｙ０が備えられており、ＲＳ
ＥＬ信号の値『０』（無変換モード）又は『１』（輝度
変換モード）によって、『０』が供給される場合は、入
力Ａ０に供給されるデータを出力Ｙ０に出力する。また
『１』が供給される場合は、入力Ｂ０に供給されるデー
タを出力Ｙ０に出力する。
【００５５】同様に入力Ａ１と入力Ｂ１と出力Ｙ１の関
係も上記と同様であり、入力Ａ（ｍ−２）と入力Ｂ（ｍ
−２）と出力Ｙ（ｍ−２）の関係も上記と同様であり、
入力Ａ（ｍ−１）と入力Ｂ（ｍ−１）と出力Ｙ（ｍ−
１）の関係も上記と同様である。
係も上記と同様であり、入力Ａ（ｍ−２）と入力Ｂ（ｍ
−２）と出力Ｙ（ｍ−２）の関係も上記と同様であり、
入力Ａ（ｍ−１）と入力Ｂ（ｍ−１）と出力Ｙ（ｍ−
１）の関係も上記と同様である。
【００５６】このようにしてセレクタ（Ｒ）６１から出
力されるデータである出力Ｙ０は、ＯＲ（Ｒ）９１０の
２入力の一端に供給され、他の一端にはＡＮＤ（Ｒ）９
１の出力が供給され、このＯＲ出力はＲ´（０）として
ＤＡＣ６に供給される。また出力Ｙ１は、ＯＲ（Ｒ）９
１１の２入力の一端に供給され、他の一端にはＡＮＤ
（Ｒ）９１０の２入力の一端に供給され、このＯＲ出力
はＲ´（１）としてＤＡＣ６に供給される。また出力Ｙ
（ｍ−２）は、ＯＲ（Ｒ）９１２の２入力の一端に供給
され、他の一端にはＡＮＤ（Ｒ）９１の出力が供給さ
れ、このＯＲ出力はＲ´（ｍ−２）としてＤＡＣ６に供
給される。また出力Ｙ（ｍ−１）は、ＯＲ（Ｒ）９１３
の２入力の一端に供給され、他の一端にはＡＮＤ（Ｒ）
９１の出力が供給され、このＯＲ出力はＲ´（ｍ−１）
としてＤＡＣ６に供給される。
力されるデータである出力Ｙ０は、ＯＲ（Ｒ）９１０の
２入力の一端に供給され、他の一端にはＡＮＤ（Ｒ）９
１の出力が供給され、このＯＲ出力はＲ´（０）として
ＤＡＣ６に供給される。また出力Ｙ１は、ＯＲ（Ｒ）９
１１の２入力の一端に供給され、他の一端にはＡＮＤ
（Ｒ）９１０の２入力の一端に供給され、このＯＲ出力
はＲ´（１）としてＤＡＣ６に供給される。また出力Ｙ
（ｍ−２）は、ＯＲ（Ｒ）９１２の２入力の一端に供給
され、他の一端にはＡＮＤ（Ｒ）９１の出力が供給さ
れ、このＯＲ出力はＲ´（ｍ−２）としてＤＡＣ６に供
給される。また出力Ｙ（ｍ−１）は、ＯＲ（Ｒ）９１３
の２入力の一端に供給され、他の一端にはＡＮＤ（Ｒ）
９１の出力が供給され、このＯＲ出力はＲ´（ｍ−１）
としてＤＡＣ６に供給される。
【００５７】例えばセレクタ（Ｒ）６１の入力Ｒ系（Ｒ
（０）、Ｒ（１）、Ｒ（２）、Ｒ（３））に４ビットパ
ラレルで上位ビットから『００１０、（１０進で２を表
す）』が供給され、更にＲＳＥＬ信号が論理『１』で供
給された場合は、出力Ｒ´系（Ｒ（０）、Ｒ（１）、Ｒ
（２）、Ｒ（３））は１ビット上位にシフトされて２倍
に輝度変換されて『０１００、（１０進で４を表す）』
が出力される。また入力Ｒ系に『１０００、（１０進で
８を表す）』が供給された場合は、ＡＮＤ（Ｒ）９１出
力が論理『１』となり、ＯＲ（Ｒ）９１０〜ＯＲ（Ｒ）
９１３までの出力がすべて論理『１』となり出力Ｒ系は
『１１１１、（１０進で１５を表す）』が出力される。
尚この機能ブロックの場合は、入力が『１０００、１０
進で８を表す』以上の場合、出力はすべて『１１１１、
（１０進で１５を表す）』となる。
（０）、Ｒ（１）、Ｒ（２）、Ｒ（３））に４ビットパ
ラレルで上位ビットから『００１０、（１０進で２を表
す）』が供給され、更にＲＳＥＬ信号が論理『１』で供
給された場合は、出力Ｒ´系（Ｒ（０）、Ｒ（１）、Ｒ
（２）、Ｒ（３））は１ビット上位にシフトされて２倍
に輝度変換されて『０１００、（１０進で４を表す）』
が出力される。また入力Ｒ系に『１０００、（１０進で
８を表す）』が供給された場合は、ＡＮＤ（Ｒ）９１出
力が論理『１』となり、ＯＲ（Ｒ）９１０〜ＯＲ（Ｒ）
９１３までの出力がすべて論理『１』となり出力Ｒ系は
『１１１１、（１０進で１５を表す）』が出力される。
尚この機能ブロックの場合は、入力が『１０００、１０
進で８を表す』以上の場合、出力はすべて『１１１１、
（１０進で１５を表す）』となる。
【００５８】またＲＳＥＬ信号が論理『０』で供給され
た場合は、入力Ｒ系データがそのまま出力Ｙ系に出力さ
れ、従って出力Ｒ´系にそのまま輝度無変換で出力され
る。セレクタ（Ｇ）６２もセレクタ（Ｒ）６１と同様な
動作を独立に行うことができる。但しＬＵＴ５から供給
されるデータは、Ｇ（０）、Ｇ（１）、Ｇ（ｍ−２）、
Ｇ（ｍ−１）である。また輝度変換指示部８１から供給
されるＧＳＥＬがＳＥＬに供給されることによって、出
力Ｇ´系にはＧ´（０）、Ｇ´（１）、・・・、Ｇ´
（ｍ−２）、Ｇ´（ｍ−１）をＤＡＣ６に供給する。
た場合は、入力Ｒ系データがそのまま出力Ｙ系に出力さ
れ、従って出力Ｒ´系にそのまま輝度無変換で出力され
る。セレクタ（Ｇ）６２もセレクタ（Ｒ）６１と同様な
動作を独立に行うことができる。但しＬＵＴ５から供給
されるデータは、Ｇ（０）、Ｇ（１）、Ｇ（ｍ−２）、
Ｇ（ｍ−１）である。また輝度変換指示部８１から供給
されるＧＳＥＬがＳＥＬに供給されることによって、出
力Ｇ´系にはＧ´（０）、Ｇ´（１）、・・・、Ｇ´
（ｍ−２）、Ｇ´（ｍ−１）をＤＡＣ６に供給する。
【００５９】またセレクタ（Ｂ）６３もセレクタ（Ｒ）
６１と同様な動作を独立に行うことができる。但しＬＵ
Ｔ５から供給されるデータは、Ｂ（０）、Ｂ（１）、Ｂ
（ｍ−２）、Ｂ（ｍ−１）である。また輝度変換指示部
８１から供給されるＢＳＥＬがＳＥＬに供給されること
によって、出力Ｂ´系にはＢ´（０）、Ｂ´（１）、・
・・、Ｂ´（ｍ−２）、Ｂ´（ｍ−１）をＤＡＣ６に供
給する。
６１と同様な動作を独立に行うことができる。但しＬＵ
Ｔ５から供給されるデータは、Ｂ（０）、Ｂ（１）、Ｂ
（ｍ−２）、Ｂ（ｍ−１）である。また輝度変換指示部
８１から供給されるＢＳＥＬがＳＥＬに供給されること
によって、出力Ｂ´系にはＢ´（０）、Ｂ´（１）、・
・・、Ｂ´（ｍ−２）、Ｂ´（ｍ−１）をＤＡＣ６に供
給する。
【００６０】以上の第２実施例によれば、輝度変換部８
を簡単なハードウエア構成で、入力色データの輝度値を
約２倍に変換してＤＡＣ６に供給されるので、変換にお
ける従来のようなプログラム処理による大きな遅延を生
じさせることなく、画像表示させことができる。またＣ
ＰＵ１の輝度変換処理に対する負担を軽減することがで
きる。
を簡単なハードウエア構成で、入力色データの輝度値を
約２倍に変換してＤＡＣ６に供給されるので、変換にお
ける従来のようなプログラム処理による大きな遅延を生
じさせることなく、画像表示させことができる。またＣ
ＰＵ１の輝度変換処理に対する負担を軽減することがで
きる。
【００６１】以上の２つの実施例において、ＣＲＴに画
像表示させる例を説明したが、他の表示器に画像表示さ
せることであってもよい。
像表示させる例を説明したが、他の表示器に画像表示さ
せることであってもよい。
【００６２】
【発明の効果】以上述べたようにこの発明によれば、簡
単なハードウエア構成で所定値倍への輝度変換や輝度無
変換などによる画像表示を行うことができる。この輝度
変換は、色データを下位又は上位にビットシフトさせる
ことによって、リアルタイムに輝度変換が行え、また従
来のような画像の乱れも生じさせることがない画像表示
装置を提供することができる。
単なハードウエア構成で所定値倍への輝度変換や輝度無
変換などによる画像表示を行うことができる。この輝度
変換は、色データを下位又は上位にビットシフトさせる
ことによって、リアルタイムに輝度変換が行え、また従
来のような画像の乱れも生じさせることがない画像表示
装置を提供することができる。
【図面の簡単な説明】
【図１】この実施例に係る画像表示装置の機能ブロック
図である。
図である。
【図２】従来例に係る画像表示装置の機能ブロック図で
ある。
ある。
【図３】ルックアップテーブル５の内部構成図である。
【図４】図２に係る輝度変換処理のフローチャートであ
る。
る。
【図５】図２に係る画像復元処理のフローチャートであ
る。
る。
【図６】図１に係る輝度変換部の第１実施例の機能ブロ
ック図である。
ック図である。
【図７】図１に係る輝度変換部の第２実施例の機能ブロ
ック図である。
ック図である。
【図８】図１に係る輝度変換処理のフローチャートであ
る。
る。
【図９】図１に係る画像復元（輝度無変換）処理のフロ
ーチャートである。
ーチャートである。
１…ＣＰＵ、２…メインメモリ（ＭＥＭ）、３…ＣＲＴ
コントローラ（ＣＲＴＣ）、４…フレームメモリ（ＦＲ
Ｍ）、５…ルックアップテーブル（ＬＵＴ）、６…Ｄ／
Ａコンバータ（ＤＡＣ）、７…ＣＲＴ、８…輝度変換
部。
コントローラ（ＣＲＴＣ）、４…フレームメモリ（ＦＲ
Ｍ）、５…ルックアップテーブル（ＬＵＴ）、６…Ｄ／
Ａコンバータ（ＤＡＣ）、７…ＣＲＴ、８…輝度変換
部。
Claims (2)
- 【請求項１】 ビットマップ方式画像データを記憶する
フレームメモリを備えて、このフレームメモリから供給
される画像データを変換テーブルを用いて表示用色デー
タに変換して、この色データに基づき画像表示させる画
像表示装置において、 前記色データの輝度の値を、入力される切替信号が輝度
変換を指示している時に、所定値倍にしてデータ出力す
る輝度変換手段と、 この輝度変換手段に輝度変換モード／輝度無変換モード
を切り替える切替信号を供給する制御手段と、 前記輝度変換手段から供給されるデータをＤ／Ａ変換し
て画像表示させることを特徴とする画像表示装置。 - 【請求項２】 上記輝度変換手段は、色データを上位又
は下位にビットシフトさせて出力することによって、所
定値倍に輝度変換を行うことを特徴とする請求項１に記
載の画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3144615A JPH05100651A (ja) | 1991-06-17 | 1991-06-17 | 画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3144615A JPH05100651A (ja) | 1991-06-17 | 1991-06-17 | 画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05100651A true JPH05100651A (ja) | 1993-04-23 |
Family
ID=15366154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3144615A Pending JPH05100651A (ja) | 1991-06-17 | 1991-06-17 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05100651A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013073119A (ja) * | 2011-09-28 | 2013-04-22 | Hakko Denki Kk | プログラマブル表示器、その表示制御装置 |
-
1991
- 1991-06-17 JP JP3144615A patent/JPH05100651A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013073119A (ja) * | 2011-09-28 | 2013-04-22 | Hakko Denki Kk | プログラマブル表示器、その表示制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910005367B1 (ko) | Crt/플라즈마 디스플레이 장치용 디스플레이 콘트롤러 | |
| JP2572373B2 (ja) | カラ−デイスプレイ装置 | |
| JPH0772832A (ja) | γ補正回路，液晶駆動装置，画像表示方法及び液晶表示装置 | |
| JP2002123232A (ja) | 液晶表示装置のガンマ電圧及びビデオデータの修正装置および方法 | |
| JPH06230760A (ja) | 表示装置 | |
| KR950003981B1 (ko) | 플랫 디스플레이용 표시 제어 장치 | |
| US6580410B1 (en) | Liquid crystal display | |
| JPH05100651A (ja) | 画像表示装置 | |
| KR930000410B1 (ko) | 컬러/모노크로 crt 계조를 pdp 계조로 변환하는 표시 제어장치 | |
| JP2572423B2 (ja) | カラーディスプレイ装置およびその色信号形成回路 | |
| JPH0470796A (ja) | 画像表示装置 | |
| JPH06161409A (ja) | ルックアップテーブルメモリ書換え方法およびルックアップテーブルメモリを持つディスプレイ装置 | |
| JPH02204781A (ja) | カラー信号合成装置 | |
| KR950020287A (ko) | 스프라이트 색 제어 방법 및 장치 | |
| JPH0836377A (ja) | ルックアップテーブル装置 | |
| JPH0754423B2 (ja) | カラー変換回路 | |
| JPH07274086A (ja) | 表示制御装置 | |
| JPH01134493A (ja) | 画像表示装置 | |
| JPS62275287A (ja) | マルチウインドウ表示装置 | |
| JPH01303488A (ja) | 表示制御装置、表示色数削減方法および回路 | |
| JPH0561447A (ja) | 表示体制御システム | |
| JPH06161410A (ja) | フルカラーイメージの少色化表示方式 | |
| JPH02228695A (ja) | カラー合成装置 | |
| JPH0419694A (ja) | 表示制御方法 | |
| JPH02299019A (ja) | 階調変換方式 |