JPH0497607A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0497607A JPH0497607A JP21557290A JP21557290A JPH0497607A JP H0497607 A JPH0497607 A JP H0497607A JP 21557290 A JP21557290 A JP 21557290A JP 21557290 A JP21557290 A JP 21557290A JP H0497607 A JPH0497607 A JP H0497607A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- capacitance
- switching
- ground
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 239000003990 capacitor Substances 0.000 claims abstract description 21
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000003321 amplification Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路に関し、特にエミッタ接地方式
の増幅器に関する。
の増幅器に関する。
従来、この種の増幅器は第３図及び第４図に示すように
、増幅用として使用しているトランジスタＴ ｒ １の
エミッタとグランドの間に帰還抵抗Ｒ２を挿入している
が、特に利得の周波数特性を広帯域化させる場合、利得
が低下していく高周波帯域で帰還抵抗の値を見かけ上小
さくする為、第３図に示すように、チップの内部や、第
４図に示すように外部に抵抗Ｒ２と並列に容ｔｃ＋又は
Ｃ２を接続していた。
、増幅用として使用しているトランジスタＴ ｒ １の
エミッタとグランドの間に帰還抵抗Ｒ２を挿入している
が、特に利得の周波数特性を広帯域化させる場合、利得
が低下していく高周波帯域で帰還抵抗の値を見かけ上小
さくする為、第３図に示すように、チップの内部や、第
４図に示すように外部に抵抗Ｒ２と並列に容ｔｃ＋又は
Ｃ２を接続していた。
上述した従来の増幅回路は以下の問題点を有する。すな
わち、内部に容量を作り込む場合に、容量の作り込み段
階で容量値が決定されている為、値を修正するには再び
作り直す必要がある。又、作製上のバラツキを保証する
のが困難である。
わち、内部に容量を作り込む場合に、容量の作り込み段
階で容量値が決定されている為、値を修正するには再び
作り直す必要がある。又、作製上のバラツキを保証する
のが困難である。
一方、外部に容量を接続する場合、外部に容量を接続す
る為、容量値は可変であるが、ポンディングパッド−パ
ッケージビン間のボンディングワイヤーのインダクタン
スが直列に接続されることとなる為、特にＩＧＨｚ以上
の高周波数帯域で、その影響は無視できなくなる。
る為、容量値は可変であるが、ポンディングパッド−パ
ッケージビン間のボンディングワイヤーのインダクタン
スが直列に接続されることとなる為、特にＩＧＨｚ以上
の高周波数帯域で、その影響は無視できなくなる。
本発明の目的は、利得等の動作モードが選択可能で、し
かも高周波に対する特性が保証することができる半導体
集積回路を提供することにある。
かも高周波に対する特性が保証することができる半導体
集積回路を提供することにある。
本発明の半導体集積回路は、エミッタが帰還抵抗を介し
て電源に接続されたトランジスタと、前記トランジスタ
のエミッタと前記電源間に設けられた容量と、前記容量
の前記電源との導通を制御する制御手段とを有すること
を特徴とする。
て電源に接続されたトランジスタと、前記トランジスタ
のエミッタと前記電源間に設けられた容量と、前記容量
の前記電源との導通を制御する制御手段とを有すること
を特徴とする。
第１図は本発明の第１の実施例を示すエミッタ接地増幅
回路である。Ｔｒｌはエミッタ接地トランジスタで、Ｒ
１は負荷抵抗、Ｒ２は帰還抵抗である。Ｃは帰還抵抗Ｒ
２と並列に接続された容量で、この容量Ｃがグランドに
接続されるか否かを、定電流源Ｉとスイッチングトラン
ジスタＴｒ２により選択できる。
回路である。Ｔｒｌはエミッタ接地トランジスタで、Ｒ
１は負荷抵抗、Ｒ２は帰還抵抗である。Ｃは帰還抵抗Ｒ
２と並列に接続された容量で、この容量Ｃがグランドに
接続されるか否かを、定電流源Ｉとスイッチングトラン
ジスタＴｒ２により選択できる。
容量Ｃをグランドに接続する場合、ＳＷに例えばＩＶの
弱の電圧を印加する。これによりスイッチングトランジ
スタＴｒ２がオン状態となり、コレクターエミッタ間の
抵抗が下がることになる。
弱の電圧を印加する。これによりスイッチングトランジ
スタＴｒ２がオン状態となり、コレクターエミッタ間の
抵抗が下がることになる。
又、容量Ｃを開放にする場合、ＳＷを開放にすればスイ
ッチングトランジスタＴｒ２は非動作となり、Ｔ ｒ
２のコレクタ端子側のグランドとの間のインピーダンス
は高くなる。
ッチングトランジスタＴｒ２は非動作となり、Ｔ ｒ
２のコレクタ端子側のグランドとの間のインピーダンス
は高くなる。
以上の構成により、ＳＷの電圧に応じて、容量Ｃの容量
値を可変することが可能となる。
値を可変することが可能となる。
第２図は本発明の第２の実施例を示す回路図である。同
図に示すように、Ｔｒｌはエミッタ接地増幅器として動
作するトランジスタで、Ｒ１は負荷抵抗、Ｒ２は帰還抵
抗である。容量Ｃ１゜Ｃ２，Ｃ３は各々ＩＩ、Ｔｒｉ−
Ｉ２ Ｔｒ２−Ｉ３．Ｔｒ３により帰還抵抗Ｒ２と並
列に接続されるか否かが制御される。
図に示すように、Ｔｒｌはエミッタ接地増幅器として動
作するトランジスタで、Ｒ１は負荷抵抗、Ｒ２は帰還抵
抗である。容量Ｃ１゜Ｃ２，Ｃ３は各々ＩＩ、Ｔｒｉ−
Ｉ２ Ｔｒ２−Ｉ３．Ｔｒ３により帰還抵抗Ｒ２と並
列に接続されるか否かが制御される。
ここで例えば容量Ｃ１を１ｐＦ、容量Ｃ２を２ｐＦ、容
量Ｃ３を４ｐＦと設定すると、以下のような容量の組み
合せが可能となる。
量Ｃ３を４ｐＦと設定すると、以下のような容量の組み
合せが可能となる。
ＳＷＩ 、 ＳＷ２ 、 ＳＷ３がオフの時・・・容量
＝ＯｐＦＳＷＩのみオンの時 ・・・容量＝１ｐＦ
ＳＷ２のみオンの時 ・・・容量＝２ｐＦＳＷ３の
みオンの時 ・・・容量＝３ｐＦＳＷＩ、ＳＷ２が
オンノ時 ・・・容量＝４ｐＦＳＷＩ 、ＳＷ３がオ
ンの時 ・・・容量＝５ｐＦＳＷ２ 、 ＳＷ３がオ
ンの時 ・・・容量＝６ｐＦＳＷＩ 、ＳＷ２．ＳＷ
３がオンの時・・・容量＝７ｐＦ〔発明の詳細な 説明したように、本発明は、定電流源を含有するスイッ
チング回路と接続された内部容量を持つ為、チップ内部
に容量がありながら、スイッチングにより接続するか否
かが外部から操作でき、容量値が可変できる。
＝ＯｐＦＳＷＩのみオンの時 ・・・容量＝１ｐＦ
ＳＷ２のみオンの時 ・・・容量＝２ｐＦＳＷ３の
みオンの時 ・・・容量＝３ｐＦＳＷＩ、ＳＷ２が
オンノ時 ・・・容量＝４ｐＦＳＷＩ 、ＳＷ３がオ
ンの時 ・・・容量＝５ｐＦＳＷ２ 、 ＳＷ３がオ
ンの時 ・・・容量＝６ｐＦＳＷＩ 、ＳＷ２．ＳＷ
３がオンの時・・・容量＝７ｐＦ〔発明の詳細な 説明したように、本発明は、定電流源を含有するスイッ
チング回路と接続された内部容量を持つ為、チップ内部
に容量がありながら、スイッチングにより接続するか否
かが外部から操作でき、容量値が可変できる。
しかも外部に帰還路を引き出していないので、ボンディ
ングワイヤーのインダクタンスの影響が無視でき、特に
高周波の増幅器において特性の保証ができるだけでなく
、利得等の動作モードの選択可能な増幅器を構成するこ
とが可能となる。
ングワイヤーのインダクタンスの影響が無視でき、特に
高周波の増幅器において特性の保証ができるだけでなく
、利得等の動作モードの選択可能な増幅器を構成するこ
とが可能となる。
回路図である。
Ｒ１・・・負荷抵抗、Ｒ２・・・帰還抵抗、Ｔｒｌ・・
・増幅用トランジスタ、Ｔｒ２・・・スイッチング用ト
ランジスタ、■・・・定電流源、Ｃ・・・容量、Ｃ１・
・・容量、Ｃ２・・・外部容量、Ｌｌ・・・ボンディン
グワイヤーインダクタンス、ＳＷ・・・スイッチ端子、
Ｖｃｃ・・・電源、ＩＮ、ＯＵＴ・・・信号入力・出力
。
・増幅用トランジスタ、Ｔｒ２・・・スイッチング用ト
ランジスタ、■・・・定電流源、Ｃ・・・容量、Ｃ１・
・・容量、Ｃ２・・・外部容量、Ｌｌ・・・ボンディン
グワイヤーインダクタンス、ＳＷ・・・スイッチ端子、
Ｖｃｃ・・・電源、ＩＮ、ＯＵＴ・・・信号入力・出力
。
Claims (1)
- エミッタが帰還抵抗を介して電源に接続されたトランジ
スタと、前記トランジスタのエミッタと前記電源間に設
けられた容量と、前記容量の前記電源との導通を制御す
る制御手段とを有することを特徴とする半導体集積回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21557290A JPH0497607A (ja) | 1990-08-15 | 1990-08-15 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21557290A JPH0497607A (ja) | 1990-08-15 | 1990-08-15 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0497607A true JPH0497607A (ja) | 1992-03-30 |
Family
ID=16674655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21557290A Pending JPH0497607A (ja) | 1990-08-15 | 1990-08-15 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0497607A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8807881B2 (en) | 2008-08-29 | 2014-08-19 | Osg Corporation | Throwaway rotary cutting tool |
-
1990
- 1990-08-15 JP JP21557290A patent/JPH0497607A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8807881B2 (en) | 2008-08-29 | 2014-08-19 | Osg Corporation | Throwaway rotary cutting tool |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100305917B1 (ko) | 반도체전력증폭집적회로 | |
| JP3553382B2 (ja) | トランジスタ増幅段 | |
| KR20020079831A (ko) | 전력 증폭기 회로 | |
| JPH0112411Y2 (ja) | ||
| JPH045289B2 (ja) | ||
| EP0095774B1 (en) | A switching circuit operable as an amplifier and a muting circuit | |
| EP0732807A2 (en) | Controllable filter arrangement | |
| JPH0497607A (ja) | 半導体集積回路 | |
| JPH09512405A (ja) | 負性抵抗補償マイクロウエーブバッファ | |
| JP3806617B2 (ja) | テレビジョンチューナ | |
| US5214399A (en) | Circuit configuration for range changing in tuners | |
| JP3589437B2 (ja) | 電力増幅器 | |
| JPH0246011A (ja) | 高周波高出力混成集積回路 | |
| JPH08265065A (ja) | 増幅回路 | |
| JPH0619207Y2 (ja) | 利得制御回路 | |
| JPS6251812A (ja) | 広帯域負帰還増幅回路 | |
| EP0283593A1 (en) | Videoamplifier | |
| JPH01318310A (ja) | 整合回路 | |
| JPH06101653B2 (ja) | モノリシツクマイクロ波増幅器 | |
| JP2551653B2 (ja) | トランスインピーダンス型増幅器 | |
| JPS61252710A (ja) | 電子スイツチ回路 | |
| JPS626729Y2 (ja) | ||
| KR200282002Y1 (ko) | 고주파이득보상부스터회로 | |
| JP2633368B2 (ja) | マイクロ波集積回路 | |
| JPH0145155Y2 (ja) |