JP3589437B2 - 電力増幅器 - Google Patents
電力増幅器 Download PDFInfo
- Publication number
- JP3589437B2 JP3589437B2 JP07631897A JP7631897A JP3589437B2 JP 3589437 B2 JP3589437 B2 JP 3589437B2 JP 07631897 A JP07631897 A JP 07631897A JP 7631897 A JP7631897 A JP 7631897A JP 3589437 B2 JP3589437 B2 JP 3589437B2
- Authority
- JP
- Japan
- Prior art keywords
- ground
- source
- drain
- power amplifier
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Description
【発明の属する技術分野】
本発明は電力増幅器に関しており、より詳細には、移動体通信に用いられるGaAsFETを用いた電力増幅器に関している。
【0002】
【従来の技術】
近年、移動体通信においては、単一の正電源だけで動作し、かつ小さい送信電力しか必要ではないときに、消費電流を減少させる制御が可能である電力増幅器が求められている。
【0003】
以下電力増幅器の増幅素子としてGaAs系FETを用いるとする。ドレイン電圧が一定の場合、ドレイン電流Idは、ゲート・ソース間電圧Vgsで決定される。そのため、ソース電圧Vsが一定の場合にはゲート電圧Vgの高低によりドレイン電流Idを調整することが可能である。しかしゲート電圧Vgが正の場合、その範囲は0〜1.0V程度に限定される。これはGaAs系FETがMESFETあるいはJFETであるため、ゲート・ソース間電圧Vgsがこの範囲より大きい場合、ゲートから電流がFETに流れ込み、その結果、FETが正常に増幅できなくなるためである。特に大信号を扱う電力増幅器においては、ゲートに加えられる直流電圧に交流電圧が重畳される。そのためこの範囲は、0V近傍のさらに狭い範囲になる。
【0004】
一方、従来のGaAs系FETを用いた電力増幅器において、ゲートに負の電源を用いる場合は、ゲート電圧を正電圧から負電圧にわたる広い範囲に設定することによってドレイン電流Idの調整を容易におこなうことができた。
【0005】
【発明が解決しようとする課題】
しかし移動体通信用の携帯機器においては、単一の正電源による動作が強く望まれている。機器を単一の正電源で動作させる場合、ドレイン、ソースおよびゲートに与えることが可能な電位は、電源の正極の電位からグラウンド(接地ともよぶ)の電位までの範囲に限定される。したがって単一の正電源を用いて、従来の技術による消費電流の制御をしようとしても、電流の制御範囲が極めて小さくなる。本発明は、この課題を解決するためになされたものであり、その目的とするところは、ゲート電圧を変化させることなくドレイン電流Idの調整をおこなうことができる単一の正電源を用いた電力増幅器を提供することにある。
【0006】
【課題を解決するための手段】
本発明による電力増幅器は、ドレイン、ソースおよびゲートを有する電界効果トランジスタを備えた電力増幅器であって、該ドレインは、グラウンドに対して正のドレイン電位に設定され、該ゲートは、該ドレイン電位および該グラウンドの電位の間の範囲に設定され、該ソースと該グラウンドとの間には、該グラウンドに対する該ソースの電位を変化させる制御回路が接続されており、該制御回路は、並列に接続された抵抗器およびスイッチを有するものであり、そのことにより上記目的が達成される。
【0008】
ある実施形態では、前記スイッチは、電界効果トランジスタを有し、該電界効果トランジスタの制御端子は、前記ドレイン電位および前記グラウンドの電位の間の範囲に設定される。
【0009】
ある実施形態では、前記ソースと前記グラウンドとの間に接続されたキャパシタをさらに備えている。
【0010】
また、本発明による電力増幅器は、ドレイン、ソースおよびゲートを有する電界効果トランジスタを備えた電力増幅器であって、該ドレインは、グラウンドに対して正のドレイン電位に設定され、該ゲートは、該ドレイン電位および該グラウンドの電位の間の範囲に設定され、該ソースと該グラウンドとの間には、該グラウンドに対する該ソースの電位を変化させる制御回路が接続されており、該制御回路は、直列に接続された第1抵抗器およびスイッチと、該第1抵抗器および該スイッチに並列に接続された第2抵抗器とを有しており、そのことにより上記目的が達成される。
【0011】
ある実施形態では、前記第1抵抗器および前記第2抵抗器の少なくとも1つが可変抵抗器である。
【0012】
ある実施形態では、前記ソースと前記グラウンドとの間に接続されたキャパシタをさらに備えている。
【0013】
また、本発明による電力増幅器は、ドレイン、ソースおよびゲートを有する電界効果トランジスタを備えた電力増幅器であって、該ドレインは、グラウンドに対して正のドレイン電位に設定され、該ゲートは、該ドレイン電位および該グラウンドの電位の間の範囲に設定され、該ソースと該グラウンドとの間には、該グラウンドに対する該ソースの電位を変化させる制御回路が接続されており、該制御回路は、1つの極端子および複数の投端子を有するスイッチと、該複数の投端子と前記グラウンドとに接続された複数の抵抗器とを有しており、そのことにより上記目的が達成される。
【0014】
ある実施形態では、前記ソースと前記グラウンドとの間に接続されたキャパシタをさらに備えている。
【0015】
ある実施形態では、前記複数の抵抗器の少なくとも1つが可変抵抗器である。
【0016】
【発明の実施の形態】
本発明が利用される移動体通信用の携帯機器(例えば携帯電話機)の電力増幅器においては、その送信電力が小さい場合に消費電流を減少させるような制御(これは「バックオフコントロール」または「パワーセーブコントロール」とよばれるもので、以下、「バックオフコントロール」の頭字語である「BOC」と略記する)をおこなうことが望まれる。本発明によれば、電力増幅器において用いられるFET(電界効果トランジスタ)を単一の正電源だけで動作させつつ、BOCをおこなうことができる。このような効果を達成するために本発明による電力増幅器のFETは、そのソースと、グラウンドとの間にグラウンドに対するソースの電位を変化させる制御回路が設けられている。
【0017】
本明細書においては、「グラウンドに対する端子Tの電位」のことを簡単のために、「端子Tの電圧」などとよぶことにする。
【0018】
本明細書において、スイッチの「極端子」とは、スイッチの状態にかかわらず、外部に接続される端子と接続されているノードをいい、ふつう「コモン端子」とよばれる端子である。具体的には、例えば図1の端子7Cが「極端子」である。いっぽうスイッチの「投端子」とは、スイッチの状態に依存して、外部との接続関係が変化するノードをいい、ふつう「ノーマリ・コネクト(略号:NC)端子」または「ノーマリ・オープン(略号:NO)」とよばれる端子である。具体的には、例えば図1の端子7NCおよび7NOが「極端子」である。ただし図1の場合、端子7NCは、外部に接続されるための物理的な端子や接続点のかたちをとらなくてもよい。これに対して端子7NOは、外部に(具体的にはソース電極4に)接続されるための物理的な端子や接続点のかたちをとらなければならない。
【0019】
本発明による電力増幅器は、特に移動体通信に適したものであるが、その使用周波数、用途などはこれには限定されない。
【0020】
(実施の形態1)
図1は、本発明による電力増幅器の実施の形態1の回路図である。
【0021】
FET 1は、好ましくはGaAs(ガリウム砒素)MES(metal semiconductor)FETであり、ソース接地型増幅器として用いられている。FET 1のドレイン電極2は、電源の正極から直流電圧3.5Vを受け取る。FET 1のゲート電極3は、抵抗5を介してグラウンドに接地されている。電源の負極は、グラウンドに接続されている。以下のすべての実施の形態においては、電源として単一の正電源が用いられる。
【0022】
ドレイン電極2およびゲート電極3には、使用周波数である1.9GHzにおいて利得整合をおこなうために、それぞれ出力整合回路(図示せず)および入力整合回路(図示せず)が接続される。FET 1、抵抗5、出力整合回路および入力整合回路は、MMIC(Microwave Monolithic Integrated Circuit)として一体形成され、樹脂パッケージに封止される。この樹脂パッケージは、プリント基板(図示せず)に半田実装される。パッケージ外部から入力される信号は、入力整合回路を介してゲート電極3に入力される。ドレイン電極2から出力される信号は、出力整合回路を介してパッケージ外部に出力される。ソース電極4は、パッケージリード(図示せず)に接続され、このパッケージリードはプリント基板に半田付けされている。
【0023】
5.1Ωの抵抗値をもつ抵抗6は、MMICの樹脂パッケージの外付け部品のかたちでプリント基板上に設けられる。抵抗6の一端は接地され、他端はソース電極4と接続されるように、プリント基板のパターンに半田付けされる。この抵抗6と直流的に並列となるようスイッチ7がプリント基板上に半田付けされる。
【0024】
スイッチ7は、エンハンス型SiMOSFETによって実現されることが好ましい。この場合、スイッチ7の端子7NOおよび7CであるSiMOSFETのドレイン電極およびソース電極の間の抵抗は、FETのゲート電圧によって制御される。
【0025】
スイッチ7のゲートに印加される電圧が0Vのとき、スイッチ7のドレイン電極およびソース電極の間の直流抵抗は、約2kΩ程度になる。つまりこの場合、スイッチ7は、オフである。逆にスイッチ7のゲートに印加される電圧が3.5Vのとき、スイッチ7のドレイン電極およびソース電極の間の直流抵抗は、約1Ω程度になる。つまりこの場合、スイッチ7は、オンである。以上のようにスイッチ7として機能するFETのドレイン・ソース間の抵抗は、そのゲートに、FET 1のドレイン電極2に印加されるドレイン電圧からグラウンドの電圧までの範囲の電圧を加えることによって変化させることが可能である。
【0026】
本実施の形態では、スイッチ7として機能するFETは、オンまたはオフのいずれかの状態で用いられるが、これには限られない。例えばスイッチ7として機能するFETをオンおよびオフの中間の状態で用いてもよい。この場合は、スイッチ7は、本来のスイッチよりはむしろ抵抗としてはたらく。つまり抵抗6に並列に接続された抵抗の値が変化することになる。スイッチ7をオンおよびオフの中間状態で用いてもよいことは以下の実施の形態においてもあてはまる。
【0027】
上述の電力増幅器において、電流調整がおこなわれる過程を説明する。
【0028】
ここでソース電極4と接地との間の抵抗値(以下、「ソース接地間抵抗」という)の差に注目されたい。本実施の形態においてゲート電極3に印加される電圧は0Vであり、ドレイン電極2に印加される電圧は3.5Vと一定であるため、ドレイン電流Idはソース電極4のグラウンドに対する電位(以下、「ソース電位」という)によって決定される。したがって、ソース接地間抵抗が大きいとき、ドレイン電流とソース接地間抵抗との積で決まるソース電位が大きくなり、その結果、ゲート・ソース間電圧Vgsが減少し、ドレイン電流Idが減少する。一方、ソース接地間抵抗が小さいとき、ドレイン電流とソース接地間抵抗との積で決まるソース電位が小さくなり、その結果、ゲート・ソース間電圧Vgsが増大し、ドレイン電流Idが増大する。具体的には、スイッチ7がオンの場合、ソース接地間抵抗が1Ω以下と小さくなりドレイン電流は約200mAと大きな値をとる。またスイッチ7がオフの場合、ソース接地間抵抗が5Ω程度と大きくなりドレイン電流は約100mAと小さな値をとる。
【0029】
一般的に、ドレイン電流が大きい場合には、出力電力、利得が大きくなり、ドレイン電流が小さい場合には、出力電力、利得が小さくなる。その結果、本発明によれば、BOC動作が達成される。本実施の形態ではドレイン電流が大きな値をとる場合、すなわちスイッチ7がオンの場合に出力電力、利得が高くなるように入力整合回路および出力整合回路が設計されているため、この効果がより一層強調される。
【0030】
なお、本実施の形態ではスイッチ7をSiMOSFETで構成したが、これには限られない。スイッチ7の両端の抵抗値を変化させることができるなら、例えばバイポーラトランジスタでもよい。この場合は、ベース電流を変化させることによって、コレクタ電極およびエミッタ電極間の抵抗値を変化させることになる。
【0031】
また、本実施の形態では、FET 1および抵抗5がMMIC化され、抵抗6およびスイッチ7としては、ディスクリート部品が用いられるが、これには限られない。例えば、全ての構成要素がディスクリート部品で構成されていてもよく、逆に全てがMMIC化されていてもよく、さらに構成要素がマルチチップモジュールとして実現されていてもよい。
【0032】
(実施の形態2)
図2は、本発明による電力増幅器の実施の形態2の回路図である。実施の形態2は、図1に示す実施の形態1のスイッチ7と並列にバイパスコンデンサとして機能するコンデンサ8を挿入したこと以外は、実施の形態1と同様である。
【0033】
使用周波数が高いとき、スイッチ7および抵抗6の実装位置により高周波でのソース接地間インピーダンスが変動し、所望の特性が得られない場合がある。また、高周波での利得出力電力がソース接地間インピーダンスにより大幅に減少してしまう場合がある。この場合、バイパスコンデンサ8を付加することによって、高周波でのソース接地間インピーダンスがバイパスコンデンサ8によりほぼゼロになるので、すなわちソース電極4が高周波的にグラウンドに接続されるので、実装が容易となり、利得および出力電力が改善される。
【0034】
実施の形態2においては、実施の形態1で述べたMMICの内部に50pF程度のバイパスコンデンサ8を集積し、MMIC内で接地しているが、これには限られない。例えば、プリント基板上に単一または複数のバイパスコンデンサを実装しても同様な効果が得られる。
【0035】
なお好ましくはコンデンサ8は、ソース電極4のすぐ近くに実装される。
【0036】
(実施の形態3)
図3は、本発明による電力増幅器の実施の形態3の回路図である。実施の形態3は、図1に示す実施の形態1の抵抗6の代わりに可変抵抗9を用い、スイッチ7に直列に可変抵抗10を挿入したこと以外は、実施の形態1と同様である。
【0037】
FET 1の閾値のばらつきやスイッチ7のオン抵抗のばらつきが大きい場合には、ドレイン電流とソース接地間抵抗との積にもばらつきが生じ、その結果、FET 1のドレイン電流Idがばらつく。
【0038】
実施の形態3によれば、スイッチ7がオンおよびオフの場合に、必要なドレイン電流Idの合わせ込みをおこなうことが可能である。ドレイン電流Idを調整するには、まずスイッチ7をオンにし、所望のドレイン電流Id1が得られるように可変抵抗10を調整する。次にスイッチ7をオフにし所望のドレイン電流Id2が得られるように可変抵抗9を調整することによりばらつきを抑えることが可能となる。ここでId1>Id2なる関係が満たされる。
【0039】
本実施の形態では、レーザトリミング抵抗によって可変抵抗9および10の調整をおこなうが、これには限られない。例えば、半固定ボリュームや固定抵抗器を取り替えても同様の効果が得られる。
【0040】
また可変抵抗9または可変抵抗10のどちらか一方だけを調整することによってドレイン電流Idを調整してもよい。
【0041】
(実施の形態4)
図4は、本発明による電力増幅器の実施の形態4の回路図である。実施の形態4は、図3に示す実施の形態3の直列に接続されたスイッチ7および可変抵抗10と並列にバイパスコンデンサとして機能するコンデンサ8を挿入したこと以外は、実施の形態3と同様である。
【0042】
この構成により、実施の形態2の効果および実施の形態3の効果を得ることができる。
【0043】
(実施の形態5)
図5は、本発明による電力増幅器の実施の形態5の回路図である。
【0044】
実施の形態1〜4においては、ドレイン電流Id1およびId2(Id1>Id2)の2値を設定した。これに対して実施の形態5においては、2値以上、特に3値以上のドレイン電流を設定することが可能である。
【0045】
ドレイン電極2およびゲート電極3には、使用周波数である1.9GHzにおいて利得整合をおこなうために、それぞれ出力整合回路(図示せず)および入力整合回路(図示せず)が接続される。FET 1、抵抗5、出力整合回路および入力整合回路は、実施の形態1と同様、MMICとして一体形成され、樹脂パッケージに封止される。この樹脂パッケージは、プリント基板(図示せず)に半田実装される。パッケージ外部から入力される信号は、入力整合回路を介してゲート電極3に入力される。ドレイン電極2から出力される信号は、出力整合回路を介してパッケージ外部に出力される。ソース電極4は、パッケージリード(図示せず)に接続され、このパッケージリードはプリント基板に半田付けされている。
【0046】
プリント基板上には1極多投スイッチ11が半田付けされ、1極多投スイッチ11の極端子Pは、ソース電極4と接続されるように、プリント基板に半田付けされたパッケージリードに接続される。また1極多投スイッチスイッチ11の投端子T1〜TN(Nは2以上の整数)は、抵抗群12を構成する抵抗12.1〜12.Nをそれぞれ介して接地される。
【0047】
実施の形態3ではN=3である。1極多投スイッチ11は、例えば、3個のSiMOSFETのドレイン電極を共通に接続し、極端子Pとして用いる。また3個のSiMOSFETのソース電極をそれぞれ投端子T1〜T3として用いる。3個のSiMOSFETのそれぞれのゲート電極に3.5Vまたは0Vを与えることによって極端子Pと投端子T1〜T3との間の抵抗値を変化させることができる。
【0048】
この構成をとれば、例えば以下の制御法1および2を利用することができる。
【0049】
(制御法1)
ただ一つの「極端子および投端子の間」(以下、「極投間」という)を「オン」(抵抗値が実質的にゼロ)にし、他の極投間を全て「オフ」(抵抗値が実質的にに無限大)にする場合には、抵抗12.1〜12.Nを異なる抵抗値に設定することにより、最大N種類のドレイン電流が得られる。
【0050】
(制御法2)
極と複数の投との間を同時にオンすることにより、最大2N種類のドレイン電流が得られる。
【0051】
なお、制御法1および2のいずれも、抵抗12.1〜12.Nの内の一つの抵抗値が実質的にゼロであっても、つまりその投端子を直接に接地してもよい。また、制御法2では全ての抵抗12.1〜12.Nが同一の抵抗値をもつように設定することによって、最大N値のドレイン電流値を得るようにしてもよい。
【0052】
さらに、実施の形態1と同様に、本実施の形態では1極多投スイッチ11をSiMOSFETで構成したが、これには限られない。1極多投スイッチ11が他のタイプのスイッチ素子であってもよいことは、実施の形態1と同様である。
【0053】
また、本実施の形態では、FET 1および抵抗5がMMIC化され、1極多投スイッチ11および抵抗群12としては、ディスクリート部品が用いられるが、これには限られない。例えば、全ての構成要素がディスクリート部品で構成されていてもよく、逆に全てがMMIC化されていてもよく、さらに構成要素がマルチチップモジュールとして実現されていてもよい。
【0054】
(実施の形態6)
図6は、本発明による電力増幅器の実施の形態6の回路図である。実施の形態6は、図5に示す実施の形態5の直列に接続された1極多投スイッチ11および抵抗群12と並列にバイパスコンデンサとして機能するコンデンサ8を挿入したこと以外は、実施の形態5と同様である。
【0055】
この構成により、実施の形態2の効果および実施の形態5の効果を得ることができる。
【0056】
(実施の形態7)
図7は、本発明による電力増幅器の実施の形態7の回路図である。実施の形態7は、図5に示す実施の形態5の抵抗群12の代わりに可変抵抗群13を用いること以外は、実施の形態5と同様である。
【0057】
この構成により、実施の形態3で説明したのと同様の効果が得られる。すなわち、FET 1の閾値のばらつきやスイッチ7のオン抵抗のばらつきによって生じるドレイン電流値のばらつきを抑える効果が生じ、また2値以上の設定も可能となる。
【0058】
本実施の形態では、最も大きなドレイン電流が必要とされる可変抵抗すなわち最も小さな抵抗値が必要とされる可変抵抗から、最も小さなドレイン電流が必要とされる可変抵抗すなわち最も大きな抵抗値が必要とされる可変抵抗に、順次レーザによりトリミングをおこなった。これは、大きなソース接地間抵抗ほど負帰還がはたらく結果、ばらつきが自動的に抑圧されるためである。なお制御は、実施の形態5で説明した制御法1を用いた。
【0059】
また、本実施の形態では可変抵抗群13の全てを調整対象としたが、一つ以上を調整する形態であってもばらつき抑制の効果は得られる。
【0060】
(実施の形態8)
図8は、本発明による電力増幅器の実施の形態8の回路図である。実施の形態8は、図7に示す実施の形態7の直列に接続された1極多投スイッチ11および可変抵抗群12と並列にバイパスコンデンサとして機能するコンデンサ8を挿入したこと以外は、実施の形態7と同様である。
【0061】
この構成により、実施の形態2の効果および実施の形態7の効果を得ることができる。
【0062】
(実施の形態9)
前述のすべての実施の形態において、FET 1のソース電極4とグラウンドとの間に、ゲート電圧を変化させることによって、ドレイン・ソース間の抵抗値を変化させるトランジスタを設けてもよい。
【0063】
図9は、本発明による電力増幅器の実施の形態9の回路図である。実施の形態9は、FET 1のソース電極4とグラウンドとの間に接続されたFET 21を備えている。FET 21は、そのゲート端子において、可変電圧発生器22から出力される直流電圧を受け取る。可変電圧発生器22は、FET 1のドレインに印加される電圧以下、かつ0V以上の範囲の所望の電圧を発生する。FET 21のドレイン・ソース間の抵抗値は、受け取られた直流電圧に応じて、変化する。図10は、FET 21のゲート・ソース間電圧Vgsを変化させたときの、ドレイン・ソース間の抵抗Rdsを変化を示すグラフである。実施の形態5のようなスイッチ11および抵抗群12を用いる代わりに、FET 21および可変電圧発生器22を用いても実施の形態5と同様の効果を得ることができる。可変電圧発生器22は、例えば実施の形態5の抵抗12.1〜12.Nがもつ抵抗値に等しい抵抗Rdsが得られるような電圧をFET 21のゲート端子に供給する。
【0064】
なお、実施の形態9を他の実施の形態、例えば実施の形態2と組み合わせることによって、他の実施の形態の効果を併せて得ることもできる。
【0065】
実施の形態2、4、6および8において、コンデンサ8として、チップキャパシタを付加する場合、そのキャパシタンスは、約30〜約1000pFであることが好ましい。またコンデンサ8として、MMICの中にキャパシタを集積して形成するときは、キャパシタンスは、約20〜約50pFであることが好ましい。
【0066】
上述の実施の形態は、例えばPHS(Personal Handy Phone System)に用いることができるが、これには限定されない。例えば出力電力が1ワットのクラスの北米TDMA(Time Division Multiple Access, IS−136/IS54)に用いてもよい。TDMAの場合、PHSに比較して電源電圧が高い分、ソースに接続された抵抗における電圧降下が大きくてもよい。すなわち、ソースに接続される抵抗が大きくてもよい。その結果、ソースに接続される抵抗として可変抵抗を用いる場合には、可変抵抗を製造するのが容易になる。
【0067】
【発明の効果】
本発明によれば、ドレイン電極、ゲート電極、ソース電極、スイッチ切り替え端子に印加される電圧が負ではなく、ドレイン電極印加電圧以下接地電位すなわち0V以上となるため、負電源が不要となり、正電源のみで複数の消費電流設定がおこなえるBOC動作が可能な電力増幅器が実現でき、また、負電源発生装置が不要となるため通信機の小型化、低コスト化に貢献できる。
【図面の簡単な説明】
【図1】本発明による電力増幅器の実施の形態1の回路図である。
【図2】本発明による電力増幅器の実施の形態2の回路図である。
【図3】本発明による電力増幅器の実施の形態3の回路図である。
【図4】本発明による電力増幅器の実施の形態4の回路図である。
【図5】本発明による電力増幅器の実施の形態5の回路図である。
【図6】本発明による電力増幅器の実施の形態6の回路図である。
【図7】本発明による電力増幅器の実施の形態7の回路図である。
【図8】本発明による電力増幅器の実施の形態8の回路図である。
【図9】本発明による電力増幅器の実施の形態9の回路図である。
【図10】FET 21のゲート・ソース間電圧Vgsを変化させたときの、ドレイン・ソース間の抵抗Rdsを変化を示すグラフである。
【符号の説明】
1 FET
2 ドレイン電極
3 ゲート電極
4 ソース電極
5 抵抗
6 抵抗
7 スイッチ
Claims (9)
- ドレイン、ソースおよびゲートを有する電界効果トランジスタを備えた電力増幅器であって、
該ドレインは、グラウンドに対して正のドレイン電位に設定され、
該ゲートは、該ドレイン電位および該グラウンドの電位の間の範囲に設定され、
該ソースと該グラウンドとの間には、該グラウンドに対する該ソースの電位を変化させる制御回路が接続されており、
該制御回路は、並列に接続された抵抗器およびスイッチを有する、電力増幅器。 - 前記スイッチは、電界効果トランジスタを有し、該電界効果トランジスタの制御端子は、前記ドレイン電位および前記グラウンドの電位の間の範囲に設定される請求項1に記載の電力増幅器。
- 前記ソースと前記グラウンドとの間に接続されたキャパシタをさらに備えている請求項1に記載の電力増幅器。
- ドレイン、ソースおよびゲートを有する電界効果トランジスタを備えた電力増幅器であって、
該ドレインは、グラウンドに対して正のドレイン電位に設定され、
該ゲートは、該ドレイン電位および該グラウンドの電位の間の範囲に設定され、
該ソースと該グラウンドとの間には、該グラウンドに対する該ソースの電位を変化させる制御回路が接続されており、
該制御回路は、直列に接続された第1抵抗器およびスイッチと、該第1抵抗器および該スイッチに並列に接続された第2抵抗器とを有する、電力増幅器。 - 前記第1抵抗器および前記第2抵抗器の少なくとも1つが可変抵抗器である請求項4に記載の電力増幅器。
- 前記ソースと前記グラウンドとの間に接続されたキャパシタをさらに備えている請求項5に記載の電力増幅器。
- ドレイン、ソースおよびゲートを有する電界効果トランジスタを備えた電力増幅器であって、
該ドレインは、グラウンドに対して正のドレイン電位に設定され、
該ゲートは、該ドレイン電位および該グラウンドの電位の間の範囲に設定され、
該ソースと該グラウンドとの間には、該グラウンドに対する該ソースの電位を変化させる制御回路が接続されており、
該制御回路は、1つの極端子および複数の投端子を有するスイッチと、該複数の投端子と前記グラウンドとに接続された複数の抵抗器とを有する、電力増幅器。 - 前記ソースと前記グラウンドとの間に接続されたキャパシタをさらに備えている請求項7に記載の電力増幅器。
- 前記複数の抵抗器の少なくとも1つが可変抵抗器である請求項7または8に記載の電力増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07631897A JP3589437B2 (ja) | 1997-03-27 | 1997-03-27 | 電力増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07631897A JP3589437B2 (ja) | 1997-03-27 | 1997-03-27 | 電力増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10276047A JPH10276047A (ja) | 1998-10-13 |
JP3589437B2 true JP3589437B2 (ja) | 2004-11-17 |
Family
ID=13602031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07631897A Expired - Fee Related JP3589437B2 (ja) | 1997-03-27 | 1997-03-27 | 電力増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3589437B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003079542A1 (fr) * | 2002-03-15 | 2003-09-25 | Mitsubishi Denki Kabushiki Kaisha | Circuit hyperfrequence |
JP3907052B2 (ja) * | 2003-03-07 | 2007-04-18 | ソニー・エリクソン・モバイルコミュニケーションズ株式会社 | 通信端末装置及び増幅回路 |
-
1997
- 1997-03-27 JP JP07631897A patent/JP3589437B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10276047A (ja) | 1998-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5548248A (en) | RF amplifier circuit | |
US7263337B2 (en) | Circuit for boosting DC voltage | |
US7365604B2 (en) | RF amplifier with a bias boosting scheme | |
US6414553B1 (en) | Power amplifier having a cascode current-mirror self-bias boosting circuit | |
US6417735B1 (en) | Amplifier with bias compensation using a current mirror circuit | |
US6778016B2 (en) | Simple self-biased cascode amplifier circuit | |
JP2001102881A (ja) | 高周波電力増幅モジュールおよび無線通信装置 | |
US6897732B2 (en) | Amplifier | |
JP2000261265A (ja) | 帰還型可変利得増幅回路 | |
US6556084B2 (en) | Linearized class C amplifier with dynamic biasing | |
KR100830812B1 (ko) | 고주파 증폭기 회로 | |
US4912430A (en) | Current source as a microwave biasing element | |
JP3589437B2 (ja) | 電力増幅器 | |
KR20010110743A (ko) | 전계 효과 트랜지스터용 바이어스 장치 | |
JP2002043875A (ja) | 可変利得増幅器及びそれを備えた電子機器 | |
US20020135432A1 (en) | Oscillator device and electronic apparatus using the same | |
US5338989A (en) | Microwave integrated circuit | |
JPH0738404A (ja) | 出力切替増幅装置 | |
US6529081B1 (en) | Method of operating a solid state power amplifying device | |
WO2003050946A1 (en) | Rf amplifier with current mirror bias-boosting | |
JP2001094357A (ja) | 線形高出力増幅装置 | |
CN111917386B (zh) | 功率放大电路以及偏置控制电路 | |
KR0161270B1 (ko) | 증폭기 장치 | |
JP3864477B2 (ja) | 高周波回路 | |
EP1415396B1 (en) | Level shifter with gain |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040405 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040816 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040816 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070827 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120827 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |