JP3806617B2 - テレビジョンチューナ - Google Patents
テレビジョンチューナ Download PDFInfo
- Publication number
- JP3806617B2 JP3806617B2 JP2001174674A JP2001174674A JP3806617B2 JP 3806617 B2 JP3806617 B2 JP 3806617B2 JP 2001174674 A JP2001174674 A JP 2001174674A JP 2001174674 A JP2001174674 A JP 2001174674A JP 3806617 B2 JP3806617 B2 JP 3806617B2
- Authority
- JP
- Japan
- Prior art keywords
- fet
- gate
- resistor
- source
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はＵＨＦ帯のテレビジョン信号又はＶＨＦ帯のテレビジョン信号を受信するテレビジョンチューナに関する。
【０００２】
【従来の技術】
従来のテレビジョンチューナの構成を図２に示す。ＶＨＦ帯乃至ＵＨＦ帯のテレビジョン信号が入力される入力端３１には不要な信号を除去するフィルタ３２を介してＶＨＦ入力同調回路３３が結合される。ＶＨＦ入力同調回路３３の内部にはアノードに電圧が印加されたスイッチダイオード３３ａが設けられ、このスイッチダイオードのオン又はオフに対応してＶＨＦ入力同調回路３３がＶＨＦ帯のハイバンド又はローバンドに同調するように切り替えられる。なお、スイッチダイオードのオン／オフを切り替えるための回路は省略する。
【０００３】
ＶＨＦ入力同調回路３３の次段には高周波増幅器を構成する第一のＦＥＴ（デュアルゲートＦＥＴ）３４が設けられる。そして、第一ゲート（Ｇ１）がＶＨＦ入力同調回路３３に結合され、第二ゲート（Ｇ２）は直流カットコンデンサ３５によって高周波的に接地されると共に、抵抗３６を介してＡＧＣ端子３７に接続される。ＡＧＣ端子３７にはＡＧＣ電圧が印加される。また、ソース（Ｓ）はバイアス抵抗３８によって接地されると共に直流カットコンデンサ３９によって高周波的に接地され、ドレイン（Ｄ）には図示しないＶＨＦ段間同調回路が接続され、ＶＨＦ段間同調回路を介してドレインに電源電圧が供給される。さらに、第一ゲートにはスイッチトランジスタ４０のコレクタが抵抗４１を介して接続され、コレクタは抵抗４２を介して電源端子４３に接続される。電源端子４３には電源電圧が印加される。エミッタは接地される。
【０００４】
フィルタ３２にはスイッチダイオード４４のアノードが結合される。スイッチダイオード４４のアノードにはＶＨＦ入力同調回路３３から電圧が供給されており、カソードにはＵＨＦ入力同調回路４５が結合される。そして、スイッチダイオード４４のカソードが抵抗４６を介してスイッチトランジスタ４０のコレクタに接続される。
【０００５】
ＵＨＦ入力同調回路４４の次段には高周波増幅器を構成する第二のＦＥＴ（デュアルゲートＦＥＴ）４７が設けられる。そして、第二のＦＥＴ４７の第一ゲートがＵＨＦ入力同調回路４５に結合される。第一ゲートにはピーキングコイル４８の一端が接続され、その他端は直流カットコンデンサ４９によって高周波的に接地される。ピーキングコイル４８と直流カットコンデンサ４９との接続点が切替端子５０に接続されると共に抵抗５１を介してスイッチトランジスタ４０のベースに接続される。また、第二ゲートは直流カットコンデンサ５２によって高周波的に接地されると共に、抵抗５３を介してＡＧＣ端子３７に接続される。また、ソースはバイアス抵抗５４によって接地されると共に直流カットコンデンサ５５によって高周波的に接地され、ドレインには図示しないＵＨＦ段間同調回路が接続され、ＵＨＦ段間同調回路を介してドレインに電源電圧が供給される。
【０００６】
以上の構成において、ＵＨＦ帯のテレビジョン信号を受信する場合は、切替端子５０にハイレベルの切替電圧が印加される。すると、第二のＦＥＴ４７の第一ゲートには動作に必要な所定のバイアス電圧が加わり、動作状態となる。同時に、スイッチトランジスタ４０がオンとなり、これによってスイッチダイオード４４がオンとなるのでテレビジョン信号はＵＨＦ入力同調回路４５に入力可能となる。このとき、第一のＦＥＴ３４の第一ゲートが０ボルトのバイアス電圧となり、動作不可となる。
【０００７】
また、ＶＨＦ帯のテレビジョン信号を受信する場合には、切替端子５０がローレベルとなるので、第二のＦＥＴ４７は第二ゲートが０ボルトのバイアス電圧となって動作不可となり、スイッチトランジスタ４０もオフとなる。このため、スイッチダイオード４４もオフとなってＵＨＦ入力同調回路４５にはテレビジョン信号が入力されない。さらに、スイッチトランジスタ４０がオフであるので、第一のＦＥＴ３４の第一ゲートには動作に必要な所定のバイアス電圧が印加される。
【０００８】
【発明が解決しようとする課題】
以上のように、スイッチトランジスタ４０によって第一のＦＥＴ３４とスイッチダイオード４４との動作切替を行うようにしているが、第一のＦＥＴ３４と第二のＦＥＴ４７とは個別の部品を使用しているのでスイッチトランジスタ４０と各ＦＥＴ３４、４７との相互の接続のための配線が煩雑になると共に、各部品を基板上に配置する場合のスペースファクタが低下するという問題があった。
【０００９】
そこで、各部品の集積度を向上すると共に相互接続のための配線を簡素化することを目的とする。
【００１０】
【課題を解決するための手段】
上記の課題を解決するための手段として、第一ゲートにＶＨＦ帯のテレビジョン信号が入力されるデュアルゲート型の第一のＦＥＴと、第一ゲートにＵＨＦ帯のテレビジョン信号とハイレベル又はローレベルの切替電圧が入力されるデュアルゲート型の第二のＦＥＴと、ドレインにプルアップ抵抗を介して電圧が印加されるシングルゲート型の第三のＦＥＴとを備え、前記第一、第二及び第三のＦＥＴを同一のパッケージ内に集積回路化すると共に集積回路部品を構成し、前記集積回路部品内で前記第一及び第二のＦＥＴの各第二ゲート間、前記第三のＦＥＴのソースと前記第一のＦＥＴのソースとの間、前記第三のＦＥＴのゲートと前記第二のＦＥＴの第一ゲートとの間をそれぞれ直流的に接続すると共に、前記第三のＦＥＴのドレインと前記第一のＦＥＴの第一ゲートとの間を第一の抵抗で接続し、前記第一のＦＥＴの第二ゲートにＡＧＣ電圧を印加すると共に、ソースを接地した。
【００１１】
また、前記第一のＦＥＴの第二ゲートと前記第二のＦＥＴの第二ゲートとを前記集積回路部品内で第二の抵抗によって互いに接続した。
【００１２】
また、前記第一のＦＥＴのソースと前記第二のＦＥＴのソースとを前記集積回路部品内で第三の抵抗によって互いに接続し、前記第一のＦＥＴのソースを直接接地し、前記第二のＦＥＴのソースを帰還コンデンサを介して接地した。
【００１３】
また、前記第三のＦＥＴのゲートと前記第二のＦＥＴの第一ゲートとを前記集積回路部品内で第四の抵抗によって互いに接続した。
【００１４】
【発明の実施の形態】
本発明のテレビジョンチューナの構成を図１に示す。入力端１にはＶＨＦ帯乃至ＵＨＦ帯のテレビジョン信号が入力される。入力端１には不要な信号を除去するフィルタ２を介してＶＨＦ入力同調回路３が結合される。ＶＨＦ入力同調回路３はバンド切替型同調回路であり、その内部にはアノードに電圧が印加されたスイッチダイオード３ａとバラクタダイオード３ｂとが設けられ、スイッチダイオード３ａのオン又はオフに対応してＶＨＦ入力同調回路３がＶＨＦ帯のハイバンド又はローバンドに同調するように切り替えられる。そして、バラクタダイオードによって同調周波数が変化する。なお、ＶＨＦ入力同調回路３及びスイッチダイオード３ａのオン／オフを切り替えるための回路は省略する。
【００１５】
また、フィルタ２にはスイッチダイオード４を介してＵＨＦ入力同調回路５が結合される。スイッチダイオード４のアノードにはＶＨＦ入力同調回路３から電圧が印加されている。ＵＨＦ入力同調回路５にはバラクタダイオード５ａが設けられ、バラクタダイオード５ａによって同調周波数が変えられる。そして、ＶＨＦ入力同調回路３の出力端とＵＨＦ入力同調回路５の出力端がそれぞれ集積回路部品２０に結合される。集積回路部品２０内にはデュアルゲート型の第一及び第二のＦＥＴ２１、２２、シングルゲート型の第三のＦＥＴ２３、およびこれらを相互に接続する抵抗が同一のパッケージ内に集積回路化されている。
【００１６】
即ち、集積回路部品２０の中では、第一のＦＥＴ２１の第一ゲート（Ｇ１）と第三のＦＥＴ２３のドレイン（Ｄ）との間が数十ｋΩの抵抗値を有する第一の抵抗２４によって接続され、第一のＦＥＴ２１の第二ゲート（Ｇ２）と第二のＦＥＴ２２の第二ゲートとの間が数十Ωの抵抗値を有する第二の抵抗２５によって接続され、第一のＦＥＴ２１のソース（Ｓ）と第二のＦＥＴ２２のソースとの間が十数Ωの抵抗値を有する第三の抵抗２６によって接続され、第三のＦＥＴ２３のゲート（Ｇ）と第二のＦＥＴ２２の第一ゲートとの間が数十ｋΩの抵抗値を有する第四の抵抗２７によってに接続される。
【００１７】
集積回路部品２０には、第一のＦＥＴ２１の第一ゲートに接続された第一の外部端子２０ａと、第一のＦＥＴ２１の第二ゲートに接続された第二の外部端子２０ｂと、第三のＦＥＴ２３のドレインに接続された第三の外部端子２０ｃと、第二のＦＥＴ２２の第一ゲートに接続された第四の外部端子２０ｄと、第二のＦＥＴ２２のソースに接続された第五の外部端子２０ｅと、第二のＦＥＴ２２のドレインに接続された第六の外部端子２０ｆと、第一のＦＥＴ２１のソースに接続された第七の外部端子２０ｇと、第一のＦＥＴ２１のドレインに接続された第八の外部端子２０ｈとが設けられる。
【００１８】
そして、ＶＨＦ入力同調回路３の出力端が第一の外部端子２０ａに接続され、ＵＨＦ入力同調回路５の出力端が第四の外部端子２０ｄに接続される。これによってＶＨＦ帯のテレビジョン信号は第一のＦＥＴ２１の第一ゲートに入力され、ＵＨＦ帯のテレビジョン信号が第二のＦＥＴ２２の第一ゲートに入力される。また、第二の外部端子２０ｂは直流カットコンデンサ６によって高周波的に接地されると共に、抵抗７を介してＡＧＣ端子８に接続される。ＡＧＣ端子にはＡＧＣ電圧が印加される。これによって、第一のＦＥＴ２１及び第二のＦＥＴ２２の第二ゲートにＡＧＣ電圧が印加される。
【００１９】
また、第四の外部端子２０ｄにはピーキングコイル９の一端が接続され、その他端が直流カットコンデンサ１０によって高周波的に接地されると共に、切替端子１１に接続される。切替端子１１に印加される切替電圧はＵＨＦ帯のテレビジョン信号を受信するときにハイレベルとなり、ＶＨＦ帯のテレビジョン信号を受信するときにはローレベルとなる。
さらに、第三の外部端子２０ｃは抵抗１２を介してスイッチダイオード４のカソードに接続されると共に、プルアップ抵抗１３を介して電源端子１４に接続される。
【００２０】
第八の外部端子２０ｈには図示しないＶＨＦ段間同調回路が接続される。ＶＨＦ段間同調回路には電源電圧が印加されており、それが第八の外部端子２０ｈを介して第一のＦＥＴ２１のドレインに供給される。また、第七の外部端子２０ｇは直接接地される。
第六の外部端子２０ｆには図示しないＵＨＦ段間同調回路が接続される。ＵＨＦ段間同調回路には電源電圧が印加されており、それが第六の外部端子２０ｆを介して第二のＦＥＴ２２のドレインに供給される。また、第五の外部端子２０ｅはコンデンサ１５によって接地される。コンデンサ１５はＵＨＦ帯において或る程度のインピーダンスを有する。
【００２１】
以上の構成において、ＵＨＦ帯のテレビジョン信号を受信する場合は、切替端子１１にハイレベルの切替電圧が印加される。すると、第二のＦＥＴ２２の第一ゲートには動作に必要な所定のバイアス電圧が加わり、動作状態となる。同時に、第三のＦＥＴ２３がオンとなり、これによってスイッチダイオード４がオンとなるのでテレビジョン信号はＵＨＦ入力同調回路５に入力可能となる。そして、ＵＨＦ入力同調回路５によって選択されたテレビジョン信号が第二のＦＥＴ２２の第一ゲートに入力される。この状態で、第二のＦＥＴ２２の第一ゲートと第三のＦＥＴ２３のゲートとの間には第四の抵抗２７が接続されているので、入力されたＵＨＦ帯のテレビジョン信号は減衰することはない。また、第二のＦＥＴ２２の増幅動作においてはソースに接続された帰還コンデンサ１５と集積回路部品２０内の第三の抵抗２６とによって負帰還が掛かり、ＵＨＦ帯の低い方の周波数の利得が抑えられ、ＵＨＦ帯の全体としてほぼフラットな利得となる。
【００２２】
また、第二のＦＥＴ２２の第二ゲートには第二の抵抗２５を介してＡＧＣ電圧が印加されるので、此によっても負帰還が掛かり、寄生発振を起こしにくくなると共に、特にＡＧＣ電圧を低下して利得を３５ｄＢ程度減衰した状態での歪みが改善される。
なお、第三のＦＥＴ２３がオンとなることで、第一のＦＥＴ２１は第一ゲートが０ボルトのバイアス電圧となり、動作不可となる。
【００２３】
一方、ＶＨＦ帯のテレビジョン信号を受信する場合には、切替端子１１にローレベルの切替電圧が印加される。すると、第二のＦＥＴ２２は第二ゲートが０ボルトのバイアス電圧となって動作不可となる。また、第三のＦＥＴ２３はオフとなるので、スイッチダイオード４もオフとなってＵＨＦ入力同調回路５にはテレビジョン信号が入力されない。さらに、第三のＦＥＴ２３がオフであるので、第一のＦＥＴ２１の第一ゲートには動作に必要な所定のバイアス電圧が印加され、第一のＦＥＴ２１は動作可能となる。そしてＶＨＦ入力同調回路３によって選択されたＶＨＦ帯のテレビジョン信号が第一のＦＥＴ２１の第一ゲートに入力され、増幅される。この場合、第三のＦＥＴ２３のドレインと第一のＦＥＴ２１の第一ゲートとは第一の抵抗２４によって接続されているので、第三のＦＥＴ２３が有する出力容量成分が直接第一ゲートに結合しない。そのため、この出力容量成分はＶＨＦ入力同調回路３に付加されないので、ＶＨＦ入力同調回路３の同調周波数の変化範囲を狭くすることがない。
【００２４】
【発明の効果】
以上説明したように、第一、第二及び第三のＦＥＴを同一のパッケージ内に集積回路化すると共に集積回路部品を構成し、集積回路部品内で第一及び第二のＦＥＴの各第二ゲート間、第三のＦＥＴのソースと第一のＦＥＴのソースとの間、第三のＦＥＴのゲートと第二のＦＥＴの第一ゲートとの間をそれぞれ直流的に接続すると共に、第三のＦＥＴのドレインと第一のＦＥＴの第一ゲートとの間を第一の抵抗で接続し、第一のＦＥＴの第二ゲートにＡＧＣ電圧を印加すると共に、ソースを接地したので、集積回路部品の外部における回路配線が簡素化され、小型化にも寄与する。
【００２５】
また、第一のＦＥＴの第二ゲートと第二のＦＥＴの第二ゲートとを集積回路部品内で第二の抵抗によって互いに接続したことで、第二のＦＥＴの第二ゲートには第二の抵抗を介してＡＧＣ電圧が印加され、第二のＦＥＴには負帰還が掛かり、寄生発振を起こしにくくなると共に、特にＡＧＣ電圧を低下して利得を３５ｄＢ程度減衰した状態での歪みが改善される。
【００２６】
また、第一のＦＥＴのソースと第二のＦＥＴのソースとを集積回路部品内で第三の抵抗によって互いに接続し、第一のＦＥＴのソースを直接接地したので、第三のＦＥＴがオンし易くなる。また、第二のＦＥＴのソースを帰還コンデンサを介して接地したので、第二のＦＥＴの増幅動作においてはソースに接続された帰還コンデンサと集積回路部品内の第三の抵抗とによって負帰還が掛かり、ＵＨＦ帯の低い方の周波数の利得が抑えられ、ＵＨＦ帯の全体としてほぼフラットな利得となる。
【００２７】
また、第三のＦＥＴのゲートと第二のＦＥＴの第一ゲートとを集積回路部品内で第四の抵抗によって互いに接続したので、入力されたＵＨＦ帯のテレビジョン信号が減衰することはない。
【図面の簡単な説明】
【図１】本発明のテレビジョンチューナの構成を示す回路図である。
【図２】従来のテレビジョンチューナの構成を示す回路図である。
【符号の説明】
１ 入力端
２ フィルタ
３ ＶＨＦ入力同調回路
３ａ スイッチダイオード
３ｂ バラクタダイオード
４ スイッチダイオード
５ ＵＨＦ入力同調回路
５ａ バラクタダイオード
６ 直流カットコンデンサ
７ 抵抗
８ ＡＧＣ端子
９ ピーキングコイル
１０ 直流カットコンデンサ
１１ 切替端子
１２ 抵抗
１３ 抵抗
１４ 電源端子
１５ 帰還コンデンサ
２０ 集積回路部品
２０ａ 第一の外部端子
２０ｂ 第二の外部端子
２０ｃ 第三の外部端子
２０ｄ 第四の外部端子
２０ｅ 第五の外部端子
２０ｆ 第六の外部端子
２０ｇ 第七の外部端子
２０ｈ 第八の外部端子
２１ 第一のＦＥＴ
２２ 第二のＦＥＴ
２３ 第三のＦＥＴ
２４ 第三の抵抗
２５ 第二の抵抗
２６ 第四の抵抗
２７ 第一の抵抗
【発明の属する技術分野】
本発明はＵＨＦ帯のテレビジョン信号又はＶＨＦ帯のテレビジョン信号を受信するテレビジョンチューナに関する。
【０００２】
【従来の技術】
従来のテレビジョンチューナの構成を図２に示す。ＶＨＦ帯乃至ＵＨＦ帯のテレビジョン信号が入力される入力端３１には不要な信号を除去するフィルタ３２を介してＶＨＦ入力同調回路３３が結合される。ＶＨＦ入力同調回路３３の内部にはアノードに電圧が印加されたスイッチダイオード３３ａが設けられ、このスイッチダイオードのオン又はオフに対応してＶＨＦ入力同調回路３３がＶＨＦ帯のハイバンド又はローバンドに同調するように切り替えられる。なお、スイッチダイオードのオン／オフを切り替えるための回路は省略する。
【０００３】
ＶＨＦ入力同調回路３３の次段には高周波増幅器を構成する第一のＦＥＴ（デュアルゲートＦＥＴ）３４が設けられる。そして、第一ゲート（Ｇ１）がＶＨＦ入力同調回路３３に結合され、第二ゲート（Ｇ２）は直流カットコンデンサ３５によって高周波的に接地されると共に、抵抗３６を介してＡＧＣ端子３７に接続される。ＡＧＣ端子３７にはＡＧＣ電圧が印加される。また、ソース（Ｓ）はバイアス抵抗３８によって接地されると共に直流カットコンデンサ３９によって高周波的に接地され、ドレイン（Ｄ）には図示しないＶＨＦ段間同調回路が接続され、ＶＨＦ段間同調回路を介してドレインに電源電圧が供給される。さらに、第一ゲートにはスイッチトランジスタ４０のコレクタが抵抗４１を介して接続され、コレクタは抵抗４２を介して電源端子４３に接続される。電源端子４３には電源電圧が印加される。エミッタは接地される。
【０００４】
フィルタ３２にはスイッチダイオード４４のアノードが結合される。スイッチダイオード４４のアノードにはＶＨＦ入力同調回路３３から電圧が供給されており、カソードにはＵＨＦ入力同調回路４５が結合される。そして、スイッチダイオード４４のカソードが抵抗４６を介してスイッチトランジスタ４０のコレクタに接続される。
【０００５】
ＵＨＦ入力同調回路４４の次段には高周波増幅器を構成する第二のＦＥＴ（デュアルゲートＦＥＴ）４７が設けられる。そして、第二のＦＥＴ４７の第一ゲートがＵＨＦ入力同調回路４５に結合される。第一ゲートにはピーキングコイル４８の一端が接続され、その他端は直流カットコンデンサ４９によって高周波的に接地される。ピーキングコイル４８と直流カットコンデンサ４９との接続点が切替端子５０に接続されると共に抵抗５１を介してスイッチトランジスタ４０のベースに接続される。また、第二ゲートは直流カットコンデンサ５２によって高周波的に接地されると共に、抵抗５３を介してＡＧＣ端子３７に接続される。また、ソースはバイアス抵抗５４によって接地されると共に直流カットコンデンサ５５によって高周波的に接地され、ドレインには図示しないＵＨＦ段間同調回路が接続され、ＵＨＦ段間同調回路を介してドレインに電源電圧が供給される。
【０００６】
以上の構成において、ＵＨＦ帯のテレビジョン信号を受信する場合は、切替端子５０にハイレベルの切替電圧が印加される。すると、第二のＦＥＴ４７の第一ゲートには動作に必要な所定のバイアス電圧が加わり、動作状態となる。同時に、スイッチトランジスタ４０がオンとなり、これによってスイッチダイオード４４がオンとなるのでテレビジョン信号はＵＨＦ入力同調回路４５に入力可能となる。このとき、第一のＦＥＴ３４の第一ゲートが０ボルトのバイアス電圧となり、動作不可となる。
【０００７】
また、ＶＨＦ帯のテレビジョン信号を受信する場合には、切替端子５０がローレベルとなるので、第二のＦＥＴ４７は第二ゲートが０ボルトのバイアス電圧となって動作不可となり、スイッチトランジスタ４０もオフとなる。このため、スイッチダイオード４４もオフとなってＵＨＦ入力同調回路４５にはテレビジョン信号が入力されない。さらに、スイッチトランジスタ４０がオフであるので、第一のＦＥＴ３４の第一ゲートには動作に必要な所定のバイアス電圧が印加される。
【０００８】
【発明が解決しようとする課題】
以上のように、スイッチトランジスタ４０によって第一のＦＥＴ３４とスイッチダイオード４４との動作切替を行うようにしているが、第一のＦＥＴ３４と第二のＦＥＴ４７とは個別の部品を使用しているのでスイッチトランジスタ４０と各ＦＥＴ３４、４７との相互の接続のための配線が煩雑になると共に、各部品を基板上に配置する場合のスペースファクタが低下するという問題があった。
【０００９】
そこで、各部品の集積度を向上すると共に相互接続のための配線を簡素化することを目的とする。
【００１０】
【課題を解決するための手段】
上記の課題を解決するための手段として、第一ゲートにＶＨＦ帯のテレビジョン信号が入力されるデュアルゲート型の第一のＦＥＴと、第一ゲートにＵＨＦ帯のテレビジョン信号とハイレベル又はローレベルの切替電圧が入力されるデュアルゲート型の第二のＦＥＴと、ドレインにプルアップ抵抗を介して電圧が印加されるシングルゲート型の第三のＦＥＴとを備え、前記第一、第二及び第三のＦＥＴを同一のパッケージ内に集積回路化すると共に集積回路部品を構成し、前記集積回路部品内で前記第一及び第二のＦＥＴの各第二ゲート間、前記第三のＦＥＴのソースと前記第一のＦＥＴのソースとの間、前記第三のＦＥＴのゲートと前記第二のＦＥＴの第一ゲートとの間をそれぞれ直流的に接続すると共に、前記第三のＦＥＴのドレインと前記第一のＦＥＴの第一ゲートとの間を第一の抵抗で接続し、前記第一のＦＥＴの第二ゲートにＡＧＣ電圧を印加すると共に、ソースを接地した。
【００１１】
また、前記第一のＦＥＴの第二ゲートと前記第二のＦＥＴの第二ゲートとを前記集積回路部品内で第二の抵抗によって互いに接続した。
【００１２】
また、前記第一のＦＥＴのソースと前記第二のＦＥＴのソースとを前記集積回路部品内で第三の抵抗によって互いに接続し、前記第一のＦＥＴのソースを直接接地し、前記第二のＦＥＴのソースを帰還コンデンサを介して接地した。
【００１３】
また、前記第三のＦＥＴのゲートと前記第二のＦＥＴの第一ゲートとを前記集積回路部品内で第四の抵抗によって互いに接続した。
【００１４】
【発明の実施の形態】
本発明のテレビジョンチューナの構成を図１に示す。入力端１にはＶＨＦ帯乃至ＵＨＦ帯のテレビジョン信号が入力される。入力端１には不要な信号を除去するフィルタ２を介してＶＨＦ入力同調回路３が結合される。ＶＨＦ入力同調回路３はバンド切替型同調回路であり、その内部にはアノードに電圧が印加されたスイッチダイオード３ａとバラクタダイオード３ｂとが設けられ、スイッチダイオード３ａのオン又はオフに対応してＶＨＦ入力同調回路３がＶＨＦ帯のハイバンド又はローバンドに同調するように切り替えられる。そして、バラクタダイオードによって同調周波数が変化する。なお、ＶＨＦ入力同調回路３及びスイッチダイオード３ａのオン／オフを切り替えるための回路は省略する。
【００１５】
また、フィルタ２にはスイッチダイオード４を介してＵＨＦ入力同調回路５が結合される。スイッチダイオード４のアノードにはＶＨＦ入力同調回路３から電圧が印加されている。ＵＨＦ入力同調回路５にはバラクタダイオード５ａが設けられ、バラクタダイオード５ａによって同調周波数が変えられる。そして、ＶＨＦ入力同調回路３の出力端とＵＨＦ入力同調回路５の出力端がそれぞれ集積回路部品２０に結合される。集積回路部品２０内にはデュアルゲート型の第一及び第二のＦＥＴ２１、２２、シングルゲート型の第三のＦＥＴ２３、およびこれらを相互に接続する抵抗が同一のパッケージ内に集積回路化されている。
【００１６】
即ち、集積回路部品２０の中では、第一のＦＥＴ２１の第一ゲート（Ｇ１）と第三のＦＥＴ２３のドレイン（Ｄ）との間が数十ｋΩの抵抗値を有する第一の抵抗２４によって接続され、第一のＦＥＴ２１の第二ゲート（Ｇ２）と第二のＦＥＴ２２の第二ゲートとの間が数十Ωの抵抗値を有する第二の抵抗２５によって接続され、第一のＦＥＴ２１のソース（Ｓ）と第二のＦＥＴ２２のソースとの間が十数Ωの抵抗値を有する第三の抵抗２６によって接続され、第三のＦＥＴ２３のゲート（Ｇ）と第二のＦＥＴ２２の第一ゲートとの間が数十ｋΩの抵抗値を有する第四の抵抗２７によってに接続される。
【００１７】
集積回路部品２０には、第一のＦＥＴ２１の第一ゲートに接続された第一の外部端子２０ａと、第一のＦＥＴ２１の第二ゲートに接続された第二の外部端子２０ｂと、第三のＦＥＴ２３のドレインに接続された第三の外部端子２０ｃと、第二のＦＥＴ２２の第一ゲートに接続された第四の外部端子２０ｄと、第二のＦＥＴ２２のソースに接続された第五の外部端子２０ｅと、第二のＦＥＴ２２のドレインに接続された第六の外部端子２０ｆと、第一のＦＥＴ２１のソースに接続された第七の外部端子２０ｇと、第一のＦＥＴ２１のドレインに接続された第八の外部端子２０ｈとが設けられる。
【００１８】
そして、ＶＨＦ入力同調回路３の出力端が第一の外部端子２０ａに接続され、ＵＨＦ入力同調回路５の出力端が第四の外部端子２０ｄに接続される。これによってＶＨＦ帯のテレビジョン信号は第一のＦＥＴ２１の第一ゲートに入力され、ＵＨＦ帯のテレビジョン信号が第二のＦＥＴ２２の第一ゲートに入力される。また、第二の外部端子２０ｂは直流カットコンデンサ６によって高周波的に接地されると共に、抵抗７を介してＡＧＣ端子８に接続される。ＡＧＣ端子にはＡＧＣ電圧が印加される。これによって、第一のＦＥＴ２１及び第二のＦＥＴ２２の第二ゲートにＡＧＣ電圧が印加される。
【００１９】
また、第四の外部端子２０ｄにはピーキングコイル９の一端が接続され、その他端が直流カットコンデンサ１０によって高周波的に接地されると共に、切替端子１１に接続される。切替端子１１に印加される切替電圧はＵＨＦ帯のテレビジョン信号を受信するときにハイレベルとなり、ＶＨＦ帯のテレビジョン信号を受信するときにはローレベルとなる。
さらに、第三の外部端子２０ｃは抵抗１２を介してスイッチダイオード４のカソードに接続されると共に、プルアップ抵抗１３を介して電源端子１４に接続される。
【００２０】
第八の外部端子２０ｈには図示しないＶＨＦ段間同調回路が接続される。ＶＨＦ段間同調回路には電源電圧が印加されており、それが第八の外部端子２０ｈを介して第一のＦＥＴ２１のドレインに供給される。また、第七の外部端子２０ｇは直接接地される。
第六の外部端子２０ｆには図示しないＵＨＦ段間同調回路が接続される。ＵＨＦ段間同調回路には電源電圧が印加されており、それが第六の外部端子２０ｆを介して第二のＦＥＴ２２のドレインに供給される。また、第五の外部端子２０ｅはコンデンサ１５によって接地される。コンデンサ１５はＵＨＦ帯において或る程度のインピーダンスを有する。
【００２１】
以上の構成において、ＵＨＦ帯のテレビジョン信号を受信する場合は、切替端子１１にハイレベルの切替電圧が印加される。すると、第二のＦＥＴ２２の第一ゲートには動作に必要な所定のバイアス電圧が加わり、動作状態となる。同時に、第三のＦＥＴ２３がオンとなり、これによってスイッチダイオード４がオンとなるのでテレビジョン信号はＵＨＦ入力同調回路５に入力可能となる。そして、ＵＨＦ入力同調回路５によって選択されたテレビジョン信号が第二のＦＥＴ２２の第一ゲートに入力される。この状態で、第二のＦＥＴ２２の第一ゲートと第三のＦＥＴ２３のゲートとの間には第四の抵抗２７が接続されているので、入力されたＵＨＦ帯のテレビジョン信号は減衰することはない。また、第二のＦＥＴ２２の増幅動作においてはソースに接続された帰還コンデンサ１５と集積回路部品２０内の第三の抵抗２６とによって負帰還が掛かり、ＵＨＦ帯の低い方の周波数の利得が抑えられ、ＵＨＦ帯の全体としてほぼフラットな利得となる。
【００２２】
また、第二のＦＥＴ２２の第二ゲートには第二の抵抗２５を介してＡＧＣ電圧が印加されるので、此によっても負帰還が掛かり、寄生発振を起こしにくくなると共に、特にＡＧＣ電圧を低下して利得を３５ｄＢ程度減衰した状態での歪みが改善される。
なお、第三のＦＥＴ２３がオンとなることで、第一のＦＥＴ２１は第一ゲートが０ボルトのバイアス電圧となり、動作不可となる。
【００２３】
一方、ＶＨＦ帯のテレビジョン信号を受信する場合には、切替端子１１にローレベルの切替電圧が印加される。すると、第二のＦＥＴ２２は第二ゲートが０ボルトのバイアス電圧となって動作不可となる。また、第三のＦＥＴ２３はオフとなるので、スイッチダイオード４もオフとなってＵＨＦ入力同調回路５にはテレビジョン信号が入力されない。さらに、第三のＦＥＴ２３がオフであるので、第一のＦＥＴ２１の第一ゲートには動作に必要な所定のバイアス電圧が印加され、第一のＦＥＴ２１は動作可能となる。そしてＶＨＦ入力同調回路３によって選択されたＶＨＦ帯のテレビジョン信号が第一のＦＥＴ２１の第一ゲートに入力され、増幅される。この場合、第三のＦＥＴ２３のドレインと第一のＦＥＴ２１の第一ゲートとは第一の抵抗２４によって接続されているので、第三のＦＥＴ２３が有する出力容量成分が直接第一ゲートに結合しない。そのため、この出力容量成分はＶＨＦ入力同調回路３に付加されないので、ＶＨＦ入力同調回路３の同調周波数の変化範囲を狭くすることがない。
【００２４】
【発明の効果】
以上説明したように、第一、第二及び第三のＦＥＴを同一のパッケージ内に集積回路化すると共に集積回路部品を構成し、集積回路部品内で第一及び第二のＦＥＴの各第二ゲート間、第三のＦＥＴのソースと第一のＦＥＴのソースとの間、第三のＦＥＴのゲートと第二のＦＥＴの第一ゲートとの間をそれぞれ直流的に接続すると共に、第三のＦＥＴのドレインと第一のＦＥＴの第一ゲートとの間を第一の抵抗で接続し、第一のＦＥＴの第二ゲートにＡＧＣ電圧を印加すると共に、ソースを接地したので、集積回路部品の外部における回路配線が簡素化され、小型化にも寄与する。
【００２５】
また、第一のＦＥＴの第二ゲートと第二のＦＥＴの第二ゲートとを集積回路部品内で第二の抵抗によって互いに接続したことで、第二のＦＥＴの第二ゲートには第二の抵抗を介してＡＧＣ電圧が印加され、第二のＦＥＴには負帰還が掛かり、寄生発振を起こしにくくなると共に、特にＡＧＣ電圧を低下して利得を３５ｄＢ程度減衰した状態での歪みが改善される。
【００２６】
また、第一のＦＥＴのソースと第二のＦＥＴのソースとを集積回路部品内で第三の抵抗によって互いに接続し、第一のＦＥＴのソースを直接接地したので、第三のＦＥＴがオンし易くなる。また、第二のＦＥＴのソースを帰還コンデンサを介して接地したので、第二のＦＥＴの増幅動作においてはソースに接続された帰還コンデンサと集積回路部品内の第三の抵抗とによって負帰還が掛かり、ＵＨＦ帯の低い方の周波数の利得が抑えられ、ＵＨＦ帯の全体としてほぼフラットな利得となる。
【００２７】
また、第三のＦＥＴのゲートと第二のＦＥＴの第一ゲートとを集積回路部品内で第四の抵抗によって互いに接続したので、入力されたＵＨＦ帯のテレビジョン信号が減衰することはない。
【図面の簡単な説明】
【図１】本発明のテレビジョンチューナの構成を示す回路図である。
【図２】従来のテレビジョンチューナの構成を示す回路図である。
【符号の説明】
１ 入力端
２ フィルタ
３ ＶＨＦ入力同調回路
３ａ スイッチダイオード
３ｂ バラクタダイオード
４ スイッチダイオード
５ ＵＨＦ入力同調回路
５ａ バラクタダイオード
６ 直流カットコンデンサ
７ 抵抗
８ ＡＧＣ端子
９ ピーキングコイル
１０ 直流カットコンデンサ
１１ 切替端子
１２ 抵抗
１３ 抵抗
１４ 電源端子
１５ 帰還コンデンサ
２０ 集積回路部品
２０ａ 第一の外部端子
２０ｂ 第二の外部端子
２０ｃ 第三の外部端子
２０ｄ 第四の外部端子
２０ｅ 第五の外部端子
２０ｆ 第六の外部端子
２０ｇ 第七の外部端子
２０ｈ 第八の外部端子
２１ 第一のＦＥＴ
２２ 第二のＦＥＴ
２３ 第三のＦＥＴ
２４ 第三の抵抗
２５ 第二の抵抗
２６ 第四の抵抗
２７ 第一の抵抗
Claims (4)
- 第一ゲートにＶＨＦ帯のテレビジョン信号が入力されるデュアルゲート型の第一のＦＥＴと、第一ゲートにＵＨＦ帯のテレビジョン信号とハイレベル又はローレベルの切替電圧が入力されるデュアルゲート型の第二のＦＥＴと、ドレインにプルアップ抵抗を介して電圧が印加されるシングルゲート型の第三のＦＥＴとを備え、前記第一、第二及び第三のＦＥＴを同一のパッケージ内に集積回路化すると共に集積回路部品を構成し、前記集積回路部品内で前記第一及び第二のＦＥＴの各第二ゲート間、前記第三のＦＥＴのソースと前記第一のＦＥＴのソースとの間、前記第三のＦＥＴのゲートと前記第二のＦＥＴの第一ゲートとの間をそれぞれ直流的に接続すると共に、前記第三のＦＥＴのドレインと前記第一のＦＥＴの第一ゲートとの間を第一の抵抗で接続し、前記第一のＦＥＴの第二ゲートにＡＧＣ電圧を印加すると共に、ソースを接地したことを特徴とするテレビジョンチューナ。
- 前記第一のＦＥＴの第二ゲートと前記第二のＦＥＴの第二ゲートとを前記集積回路部品内で第二の抵抗によって互いに接続したことを特徴とする請求項１に記載のテレビジョンチューナ。
- 前記第一のＦＥＴのソースと前記第二のＦＥＴのソースとを前記集積回路部品内で第三の抵抗によって互いに接続し、前記第一のＦＥＴのソースを直接接地し、前記第二のＦＥＴのソースを帰還コンデンサを介して接地したことを特徴とする請求項１又は２に記載のテレビジョンチューナ。
- 前記第三のＦＥＴのゲートと前記第二のＦＥＴの第一ゲートとを前記集積回路部品内で第四の抵抗によって互いに接続したことを特徴とする請求項１乃至３のいずれかに記載のテレビジョンチューナ。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001174674A JP3806617B2 (ja) | 2001-06-08 | 2001-06-08 | テレビジョンチューナ |
| DE60222607T DE60222607T3 (de) | 2001-06-08 | 2002-06-06 | Integrierter Fernsehtuner mit Schaltungsanordnung zur Bereichsumschaltung |
| EP02253918A EP1265360B2 (en) | 2001-06-08 | 2002-06-06 | Integrated television tuner with a band switching circuit |
| CNB021231095A CN1222157C (zh) | 2001-06-08 | 2002-06-07 | 电视调谐器 |
| US10/165,684 US6900850B2 (en) | 2001-06-08 | 2002-06-07 | Television tuner having simplified wiring for interconnection and having miniaturized integrated circuit |
| KR10-2002-0031863A KR100449647B1 (ko) | 2001-06-08 | 2002-06-07 | 텔레비전튜너 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001174674A JP3806617B2 (ja) | 2001-06-08 | 2001-06-08 | テレビジョンチューナ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002368639A JP2002368639A (ja) | 2002-12-20 |
| JP3806617B2 true JP3806617B2 (ja) | 2006-08-09 |
Family
ID=19015925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001174674A Expired - Fee Related JP3806617B2 (ja) | 2001-06-08 | 2001-06-08 | テレビジョンチューナ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3806617B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3102998U (ja) | 2004-01-26 | 2004-07-22 | アルプス電気株式会社 | テレビジョンチューナ |
| JP2006135518A (ja) | 2004-11-04 | 2006-05-25 | Alps Electric Co Ltd | 高周波増幅器 |
| JP2007043539A (ja) * | 2005-08-04 | 2007-02-15 | Alps Electric Co Ltd | テレビジョンチューナ |
| JP2007142838A (ja) * | 2005-11-18 | 2007-06-07 | Sharp Corp | 電子チューナ |
| JP2007300300A (ja) * | 2006-04-28 | 2007-11-15 | Alps Electric Co Ltd | テレビジョンチューナ用集積回路及びテレビジョンチューナ |
-
2001
- 2001-06-08 JP JP2001174674A patent/JP3806617B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002368639A (ja) | 2002-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3806617B2 (ja) | テレビジョンチューナ | |
| GB2314223A (en) | A low noise, high frequency, amplifier using a common base input stage and a White's cascode output stage | |
| US7298426B2 (en) | Television tuner having variable gain reduction | |
| US6900850B2 (en) | Television tuner having simplified wiring for interconnection and having miniaturized integrated circuit | |
| US7412219B2 (en) | High-frequency amplifier having simple circuit structure and television tuner using high-frequency amplifier | |
| US6903783B2 (en) | Tuner for receiving television signal in VHF band and UHF band | |
| US6904271B2 (en) | High-frequency-signal switching circuit suppressing high-frequency-signal distortion | |
| US7305221B2 (en) | Intermediate frequency circuit of television tuner | |
| JP2007295480A (ja) | 高周波回路 | |
| JP3710362B2 (ja) | テレビジョンチューナ | |
| JPH0734526B2 (ja) | 発振装置 | |
| JPH10126215A (ja) | 可変減衰装置 | |
| JP2001320295A (ja) | テレビジョンチューナ | |
| KR100360119B1 (ko) | 피.아이.피용 텔레비젼 튜너 | |
| US8089566B2 (en) | Television tuner integrated circuit and television tuner for attenuating interference signal | |
| JP2796115B2 (ja) | 高周波スイッチ回路 | |
| EP1594226A1 (en) | Tuning frequency correction circuit and terrestrial digital broadcasting receiving tuner having the same | |
| JPH06101653B2 (ja) | モノリシツクマイクロ波増幅器 | |
| EP1569337B1 (en) | Intermediate frequency circuit of television tuner | |
| US7415258B2 (en) | Television tuner capable of reducing gain deviation when low-band or high-band signal is received | |
| KR100423406B1 (ko) | 텔레비전 튜너의 고주파 증폭 스위칭회로 | |
| JPH08316737A (ja) | ミキサ回路 | |
| JP3742269B2 (ja) | 発振装置 | |
| JP2010114561A (ja) | 受信回路 | |
| JPH0250645B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040518 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060316 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060502 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060515 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120519 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120519 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130519 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140519 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |