JPH0493674A - Integrated circuit - Google Patents

Abstract

PURPOSE:To find name and plate number information in an electrical way by writing this name and plate number information of an integrated circuit on a flip-flop circuit, and making it capable of reading out a scan-out terminal. CONSTITUTION:With a logic 1 impressed on a first control signal terminal 1b, all flip-flops 3 are constituted in a serial shift register setting a scan-in terminal 1a down to the input and a scan-out terminal 1f to the output, respectively, whereby optional data can be written on the flip-flop 13 serially from the terminal 1a, and data written on the flip-flop 13 in normal operation is operated as a test circuit serially capable of reading out of the terminal 1f. Next, when a logic 0 is impressed on the first control signal terminal 1b and the logic 1 on a second control signal terminal 1c, respectively, name and plate number information of this integrated circuit is selected by a selector 1, this it is written in the flip-flop 13. Then, the logic 1 is impressed on the terminal 1b, while all flip-flops 13 are constituted into the serial shift register, setting the terminal 1a down to the input and the terminal 1f to the output, respectively, through which name and plate number information 15 of this integrated circuit 1 can be read out of the scan-out terminal 1f.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、集積回路に関し、特に、スキャンイン及びス
キャンアウトの回路手段を含むテスト回路を有する集積
回路に関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to integrated circuits, and more particularly to integrated circuits having test circuitry including scan-in and scan-out circuit means.

従来の技術 従来の集積回路では、スキャンイン及びスキャンアウト
の回路手段を含むテスト回路を有する集積回路も含め、
集積回路の品名及び版数を知る手段として、集積回路の
ケースに捺印されている品名及び版数を人間が知る方法
が取られていた。BACKGROUND OF THE INVENTION Conventional integrated circuits include integrated circuits having test circuits including scan-in and scan-out circuit means.
As a means of knowing the product name and version number of an integrated circuit, a method has been used in which a person knows the product name and version number stamped on the case of the integrated circuit.

この様な従来の集積回路の一例を第４図に示す′、第４
図の集積回路２は、スキャンイン及びスキャンアウトの
回路手段を含むテスト回路を有している０通常の動作で
は、第１の制御信号端子２ｂに論理“０”を印加し、セ
レクタ１２によって組合せ論理図Ｂ１６からの信号が選
択されて、この集積回路本来の動作をする。第１の制御
信号端子２ｂに論理゛１”を印加することにより、全て
のフリップフロップ１３がスキャンイン端子２ａを入力
としスキャンアウト端子２ｆを出力するシリアルシフト
レジスタに構成され、スキャンイン端子２ａからシリア
ルにフリップフロップ１３に任意のデータを書き込む事
ができ、また通常動作中にフリップフロップ１３に書き
込まれたデータを、スキャンアウト端子２ｆからシリア
ルに読み出すことができるテスト回路として動作する。An example of such a conventional integrated circuit is shown in FIG.
The integrated circuit 2 shown has a test circuit including scan-in and scan-out circuit means. In normal operation, a logic "0" is applied to the first control signal terminal 2b and the selector 12 selects the The signal from logic diagram B16 is selected to cause the integrated circuit to operate as intended. By applying logic "1" to the first control signal terminal 2b, all the flip-flops 13 are configured as a serial shift register that inputs the scan-in terminal 2a and outputs the scan-out terminal 2f. It operates as a test circuit that can serially write arbitrary data to the flip-flop 13 and serially read data written to the flip-flop 13 during normal operation from the scan-out terminal 2f.

この様な従来の集積回路では、集積回路２の品名及び版
数を知る手段としては、集積回路２のケースに捺印され
ている品名版数を人間が読んで知るのが一般的であり、
を気的に知る方法は知られていなかった。In such conventional integrated circuits, the general method for knowing the product name and version number of the integrated circuit 2 is for humans to read the product name and version number stamped on the case of the integrated circuit 2.
There was no known way to know it emotionally.

発明が解決しようとする課題 この従来の集積回路では、集積回路の品名及び版数を認
識する手段として、集積回路チップのケースに捺印され
ている品名版数を人間が読んで認識する方法しかなく、
電気的に集積回路の品名及び版数を認識することができ
なかった。Problems to be Solved by the Invention In this conventional integrated circuit, the only way to recognize the product name and version number of the integrated circuit is by reading the product name and version number stamped on the case of the integrated circuit chip. ,
It was not possible to electrically recognize the product name and version number of the integrated circuit.

本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記課題
を解決することを可能とした新規な集積回路を提供する
ことにある。The present invention has been made in view of the above-mentioned conventional situation,
SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a novel integrated circuit which makes it possible to solve the above-mentioned problems inherent in the prior art.

課題を解決するための手段 上記目的を達成するために、本発明に隔る集積回路は、
複数のフリップフロップと組合せ論理回路から構成され
、第１の制御信号に応答して前記複数のフリップフロッ
プをスキャンイン端子を入力としてスキャンアウト端子
を出力とするシリアルシフトレジスタに構成する第１の
回路手段を含むテスト回路を有し、第２の制御信号に応
答して本集積回路の品名及び版数の情報を前記複数のフ
リップフロップに記憶させる第２の回路手段を有し、前
記複数のフリップフロップに記憶させた品名及び版数の
情報を前記第１の回路手段によって読み比す手段を備え
ている。Means for Solving the Problems In order to achieve the above object, an integrated circuit different from the present invention is as follows:
a first circuit comprising a plurality of flip-flops and a combinational logic circuit, configured in response to a first control signal to configure the plurality of flip-flops into a serial shift register having a scan-in terminal as an input and a scan-out terminal as an output; and second circuit means for storing information on the product name and version number of the present integrated circuit in the plurality of flip-flops in response to a second control signal; The first circuit means reads and compares the product name and version number information stored in the memory card.

実施例 次に本発明をその好ましい一実施例について図面を′＃
照して具体的に説明する。Embodiment Next, the present invention will be described with reference to the drawings of a preferred embodiment thereof.
A detailed explanation will be given below.

第１図は本発明に係る集積回路の一実施例を示すブロッ
ク構成図である。FIG. 1 is a block diagram showing an embodiment of an integrated circuit according to the present invention.

第１図を参照するに、通常の動作では、集積回路１の第
１の制御信号端子１ｂに論理°“０パ、第２の制御信号
端子ＩＣに論理°“０”を印加する。Referring to FIG. 1, in normal operation, a logic level "0" is applied to the first control signal terminal 1b of the integrated circuit 1, and a logic level "0" is applied to the second control signal terminal IC.

するとセレクタ１１によって組合せ論理回路１４からの
信号が選択され、この集積回路本来の動作をする。Then, the signal from the combinational logic circuit 14 is selected by the selector 11, and the integrated circuit performs its original operation.

第１の制御信号端子１ｂに論理°゛１”を印加すること
により、全てのクリップフロップ１３がスキャンイン端
子１ａを入力としスキャンアウト端子１ｆを出力とする
シリアルシフトレジスタに構成され、スキャンイン端子
１ａからシリアルにフリップフロップ１３に任意のデー
タを書き込む事ができ、また通常動作中にフリップフロ
ップ１３に書き込まれたデータを、スキャンアウト端子
１ｆからシリアルに読み出すことができるテスト回路と
して動作する。By applying a logic level "1" to the first control signal terminal 1b, all the clip-flops 13 are configured as a serial shift register with the scan-in terminal 1a as an input and the scan-out terminal 1f as an output, and the scan-in terminal It operates as a test circuit that can serially write arbitrary data to the flip-flop 13 from 1a and serially read the data written to the flip-flop 13 during normal operation from the scan-out terminal 1f.

次に、第１の制御信号端子１ｂに論理“Ｏ”第２の制御
信号端子ＩＣに論理゛１”を印加すると、セレクタ１１
によってこの集積回路の品名及び版数情報が選択されて
、フリップフロップ１３に書き込まれる。そして、第１
の制御信号端子１ｂに論理“１”を印加して、全フリッ
プフロップ１３をスキャンイン端子１ａを入力としスキ
ャンアウト端子１ｆを出力するとシリアルシフトレジス
タに構成され、フリップフロップに書き込まれたこの集
積回路１の品名及び版数情報１５をスキャンアウト端子
１ｆから読み出す事ができる。Next, when logic "O" is applied to the first control signal terminal 1b and logic "1" is applied to the second control signal terminal IC, the selector 11
The product name and version number information of this integrated circuit are selected and written into the flip-flop 13. And the first
By applying logic "1" to the control signal terminal 1b of the flip-flops 13, inputting the scan-in terminal 1a of all the flip-flops 13 and outputting the scan-out terminal 1f, this integrated circuit is configured as a serial shift register, and the integrated circuit written in the flip-flops is configured as a serial shift register. 1 product name and version number information 15 can be read out from the scan-out terminal 1f.

第２図に第１図のフリップフロップ１３の回路構成例を
示す、第３図に第１図のセレクタ１１の回路構成例を示
す。FIG. 2 shows an example of the circuit configuration of the flip-flop 13 of FIG. 1, and FIG. 3 shows an example of the circuit configuration of the selector 11 of FIG. 1.

発明の詳細 な説明したように、本発明の集積回路によれば、集積回
路の品名及び版数情報をフリップフロ・ツブに書き込み
、スキャンアウト端子から読み出すことが可能な構成を
したことにより、電気的に品名及び版数情報を知ること
ができるという効果が得られる。As described in detail, the integrated circuit of the present invention has a structure in which the product name and version information of the integrated circuit can be written on the flip-flop tube and read out from the scan-out terminal, so that electrical This has the advantage that the product name and version number information can be known.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明に係る集積回路の一実施例を示すブロッ
ク構成図、第２図は第１図及び第４図に示したフリップ
フロップ１３の回路構成図、第３図は第１図のセレクタ
１１の回路構成図、第４図は従来の集積回路のブロック
図、第５図は第４図のセレクタ１２の回路構成図である
。 １．２・・・集積回路、１ａ、２ａ・・・スキャンイン
端子、１ｂ、２ｂ・・・第１の制御信号端子、１ｃ第２
の制御信号端子、１ｄ、２ｄ・・・クロック端子、１ｅ
、２ｅ・・・入力端子、１ｆ、２ｆ・・・スキャンアウ
ト端子、１ｇ、２ｇ・・・出力端子、１ｈ、２ｈ・・・
電源端子、１１１２・・・セレクタ、１３・・・フリッ
プフロップ、１４．１６・・・組合せ論理回路、１５・
・・品名及び版数情報 出　願　人　　　日本電気株式会社 代　理　人　　　弁理士　熊谷雄太部 １３フリップフロップ ＝−一＞−−−一−−。 第２図 １１セレクタ 第３FIG. 1 is a block configuration diagram showing an embodiment of an integrated circuit according to the present invention, FIG. 2 is a circuit configuration diagram of the flip-flop 13 shown in FIGS. 1 and 4, and FIG. 4 is a block diagram of a conventional integrated circuit, and FIG. 5 is a circuit diagram of the selector 12 shown in FIG. 4. 1.2...Integrated circuit, 1a, 2a...Scan-in terminal, 1b, 2b...First control signal terminal, 1c second
control signal terminals, 1d, 2d...clock terminals, 1e
, 2e...input terminal, 1f, 2f...scan out terminal, 1g, 2g...output terminal, 1h, 2h...
Power supply terminal, 1112...Selector, 13...Flip-flop, 14.16...Combinational logic circuit, 15.
...Product name and version information Applicant: NEC Corporation Representative, Patent attorney Yutabe Kumagai 13 flip-flops = -1>---1---. Figure 2 11 Selector 3rd

Claims (1)

【特許請求の範囲】[Claims] 　複数のフリップフロップと組合せ論理回路とから構成
され、第１の制御信号に応答して前記複数のフリップフ
ロップをスキャンイン端子を入力としてスキャンアウト
端子を出力とするシリアルシフトレジスタに構成する第
１の回路手段を含むテスト回路を有する集積回路におい
て、第２の制御信号に応答して本集積回路の品名及び版
数の情報を前記複数のフリップフロップに記憶させる第
２の回路手段を有し、前記複数のフリップフロップに記
憶させた品名及び版数の情報を前記第１の回路手段によ
ってスキャンアウト端子から読み出すことができること
を特徴とする集積回路。A first comprising a plurality of flip-flops and a combinational logic circuit, and configured in response to a first control signal to configure the plurality of flip-flops into a serial shift register having a scan-in terminal as an input and a scan-out terminal as an output. An integrated circuit having a test circuit including circuit means, further comprising a second circuit means for storing information on a product name and version number of the present integrated circuit in the plurality of flip-flops in response to a second control signal; An integrated circuit characterized in that information on product names and edition numbers stored in a plurality of flip-flops can be read out from a scan-out terminal by the first circuit means.