JPH0474393A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0474393A JPH0474393A JP2188553A JP18855390A JPH0474393A JP H0474393 A JPH0474393 A JP H0474393A JP 2188553 A JP2188553 A JP 2188553A JP 18855390 A JP18855390 A JP 18855390A JP H0474393 A JPH0474393 A JP H0474393A
- Authority
- JP
- Japan
- Prior art keywords
- eprom
- circuit
- oscillator
- boosting
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 230000010355 oscillation Effects 0.000 claims abstract description 14
- 238000010586 diagram Methods 0.000 description 8
- 235000006732 Torreya nucifera Nutrition 0.000 description 1
- 244000111306 Torreya nucifera Species 0.000 description 1
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路に関し、特に昇圧回路により動
作するＥＰＲＯＭを内蔵する半導体集積回路に関する。
作するＥＰＲＯＭを内蔵する半導体集積回路に関する。
第４図は昇圧回路により動作するＥＰＲＯＭを内蔵した
従来の半導体集積回路のブロック図である。発振停止信
号１により発振停止可能な発振器２と、発振器２の出力
信号３により昇圧する昇圧回路６と、昇圧回路６の昇圧
電圧５により動作するＥＰＲＯＭ４と、発振器２の出力
信号３によりＥＰＲＯＭ４の読み出し信号７を出力する
タイミングジェネレータ８を有し、読み出し信号７によ
りＥＰＲＯＭ４はＣＰＵＩＩにデータを出力している。
従来の半導体集積回路のブロック図である。発振停止信
号１により発振停止可能な発振器２と、発振器２の出力
信号３により昇圧する昇圧回路６と、昇圧回路６の昇圧
電圧５により動作するＥＰＲＯＭ４と、発振器２の出力
信号３によりＥＰＲＯＭ４の読み出し信号７を出力する
タイミングジェネレータ８を有し、読み出し信号７によ
りＥＰＲＯＭ４はＣＰＵＩＩにデータを出力している。
第５図は各ブロックの動作を説明する波形図である。Ｔ
５１のタイミングまで発振停止信号ｌが°“Ｈ”レベル
によりすべてブロックが停止、あるいはリセットがかか
り、消費電流を下げるために昇圧回路も停止している。
５１のタイミングまで発振停止信号ｌが°“Ｈ”レベル
によりすべてブロックが停止、あるいはリセットがかか
り、消費電流を下げるために昇圧回路も停止している。
Ｔ５１のタイミング以降、発振停止信号１が“Ｌ″レベ
ルなり各ブロックが動作を開始する。タイミングジェネ
レータ８は、発振器２の出力信号３を受けて、はじめ３
発目に、以降４発おきにＥＰＲＯＭ４の読み出し信号７
を出力する。昇圧回路６の昇圧電工５は発振器２の出力
信号３により、徐々に上がっていき、出力信号３０６発
目発目いでＥＰＲＯＭ４が読み出し可能な電圧に上がる
。
ルなり各ブロックが動作を開始する。タイミングジェネ
レータ８は、発振器２の出力信号３を受けて、はじめ３
発目に、以降４発おきにＥＰＲＯＭ４の読み出し信号７
を出力する。昇圧回路６の昇圧電工５は発振器２の出力
信号３により、徐々に上がっていき、出力信号３０６発
目発目いでＥＰＲＯＭ４が読み出し可能な電圧に上がる
。
上述した従来の発振開始後、Ｔ５２のタイミングでＥＰ
ＲＯＭ４の読み出しを行っても昇圧電圧５が不十分であ
りＥＰＲＯＭ４が正しく動作せずＣＰＵＩＩに正しいデ
ータを出力する事ができないという問題点がある。
ＲＯＭ４の読み出しを行っても昇圧電圧５が不十分であ
りＥＰＲＯＭ４が正しく動作せずＣＰＵＩＩに正しいデ
ータを出力する事ができないという問題点がある。
本発明の半導体集積回路は昇圧電圧が十分になるまでＥ
ＰＲＯＭの読み出し信号を出入するタイミングジェネレ
ータのクロックを制御する昇圧待ち回路を備えている。
ＰＲＯＭの読み出し信号を出入するタイミングジェネレ
ータのクロックを制御する昇圧待ち回路を備えている。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
発振停止信号ｌにより発振停止可能な発振器２の出力信
号３はＥＰＲＯＭ４の動作に必要な昇圧電圧５を発生さ
せる昇圧回路６及びＥＰＲＯＭ４の読み出し信号７を出
力するタイミングジェネレータ８を動作させるクロック
９を制御する昇圧待ち回路１０の入力になっている。第
２図は第１図の昇圧待ち回路ｌＯの一例である。第３図
は第１図の昇圧待ち回路１０に第２図の回路を用いたと
きの各ブロックと各点の動作を説明するための波形図で
ある。Ｔ３１までは発振停止信号が“Ｈ”レベルにより
発振器２の昇圧回路６が停止し、タイミングジェネレー
タ８はリセットがかがり昇圧待ち回路ＩＣ＋の分周回路
を構成しているバイナリ・フリップ・フロップ１２，１
３．’１４はそれぞれリセットがかかり、かつＲＳラッ
チ１５もリセットがかかりタイミングジェネレータ８を
動作させるクロック９は“Ｌ”レベルになっている。Ｔ
３１以降、発振停止信号１が“Ｌ″レベルなり発振器２
が出力信号３を出力し、昇圧回路６が昇圧電圧５を出力
し、出力信号３の６発目にはＥＰＲＯＭ４の読み出し動
作が正確に行われる電圧に達する。さらに発振器２の出
力信号３により昇圧待ち回路１０のフリップ・フロップ
１２，１３．１４で構成される分周回路は動作し各８力
２１，２２゜２３を出力し、Ｔａ２のタイミングになる
と昇圧待ち回路１０のＲＳラッチ１５がセットされタイ
ミングジェネレータ８に発振器２の出力信号３と同相の
クロック９が供給される。Ｔ３２以降、タイミングジェ
ネレータ８から出力される読み比し信号７はクロック９
の３発目、すなわち発振器２の出力信号３０７発目Ｋ１
以降４発おきに出力される。・従ってＴａ２のタイミン
グでは昇圧電圧５はＥＰＲＯＭ４を正しく動作させるだ
けの電圧に達しておりＥＰＲＯＭ４からは正しいデータ
がＣＦＵＬＬに出力される。
号３はＥＰＲＯＭ４の動作に必要な昇圧電圧５を発生さ
せる昇圧回路６及びＥＰＲＯＭ４の読み出し信号７を出
力するタイミングジェネレータ８を動作させるクロック
９を制御する昇圧待ち回路１０の入力になっている。第
２図は第１図の昇圧待ち回路ｌＯの一例である。第３図
は第１図の昇圧待ち回路１０に第２図の回路を用いたと
きの各ブロックと各点の動作を説明するための波形図で
ある。Ｔ３１までは発振停止信号が“Ｈ”レベルにより
発振器２の昇圧回路６が停止し、タイミングジェネレー
タ８はリセットがかがり昇圧待ち回路ＩＣ＋の分周回路
を構成しているバイナリ・フリップ・フロップ１２，１
３．’１４はそれぞれリセットがかかり、かつＲＳラッ
チ１５もリセットがかかりタイミングジェネレータ８を
動作させるクロック９は“Ｌ”レベルになっている。Ｔ
３１以降、発振停止信号１が“Ｌ″レベルなり発振器２
が出力信号３を出力し、昇圧回路６が昇圧電圧５を出力
し、出力信号３の６発目にはＥＰＲＯＭ４の読み出し動
作が正確に行われる電圧に達する。さらに発振器２の出
力信号３により昇圧待ち回路１０のフリップ・フロップ
１２，１３．１４で構成される分周回路は動作し各８力
２１，２２゜２３を出力し、Ｔａ２のタイミングになる
と昇圧待ち回路１０のＲＳラッチ１５がセットされタイ
ミングジェネレータ８に発振器２の出力信号３と同相の
クロック９が供給される。Ｔ３２以降、タイミングジェ
ネレータ８から出力される読み比し信号７はクロック９
の３発目、すなわち発振器２の出力信号３０７発目Ｋ１
以降４発おきに出力される。・従ってＴａ２のタイミン
グでは昇圧電圧５はＥＰＲＯＭ４を正しく動作させるだ
けの電圧に達しておりＥＰＲＯＭ４からは正しいデータ
がＣＦＵＬＬに出力される。
以上説明したように本発明は昇圧回路の昇圧電圧がチャ
ージアップするまでＥＰＲＯＭの読み出し信号を出力す
るタイミングジェネレータのクロックを制御する昇圧待
ち回路を備える事により発振開始後、正しくＥＰＲＯＭ
の読み出しを行えるという効果を有する。
ージアップするまでＥＰＲＯＭの読み出し信号を出力す
るタイミングジェネレータのクロックを制御する昇圧待
ち回路を備える事により発振開始後、正しくＥＰＲＯＭ
の読み出しを行えるという効果を有する。
第１図は本発明の半導体集積回路の一実施例のブロック
図、第２図は第１図で使用している昇圧待ち回路の一例
、第３図は一実施例の波形図、第４図は従来の半導体集
積回路のブロック図、第５図はその波形図である。 １・・・・・・発振停止信号、２・・・・・・発振器、
３・・・・・・発振器出力信号、４・・・・・・ＥＰＲ
ＯＭ、５・・・・・・昇圧電圧、６・・・・・・昇圧回
路、７・・・・・・読み出し信号、８・・・・・・タイ
ミングジェネレータ、９・・・・・・クロック、１０・
・・・・・昇圧待ち回路、１１・・・・・ＣＰＵ、１２
，１３゜１４・・・・・・バイナリ・フリップ・フロッ
プ、１５・・・・・・ＲＳラッチ、１６．１７，１８．
２０・・・・・・インバータ回路、１９・・・・・・Ｎ
ＡＮＤ回路、２１，２２゜２３・・・・・・出力信号。 代理人 弁理士 内 原 晋 第 ！ 困 芽 圀 ｊ２ 茅 閲
図、第２図は第１図で使用している昇圧待ち回路の一例
、第３図は一実施例の波形図、第４図は従来の半導体集
積回路のブロック図、第５図はその波形図である。 １・・・・・・発振停止信号、２・・・・・・発振器、
３・・・・・・発振器出力信号、４・・・・・・ＥＰＲ
ＯＭ、５・・・・・・昇圧電圧、６・・・・・・昇圧回
路、７・・・・・・読み出し信号、８・・・・・・タイ
ミングジェネレータ、９・・・・・・クロック、１０・
・・・・・昇圧待ち回路、１１・・・・・ＣＰＵ、１２
，１３゜１４・・・・・・バイナリ・フリップ・フロッ
プ、１５・・・・・・ＲＳラッチ、１６．１７，１８．
２０・・・・・・インバータ回路、１９・・・・・・Ｎ
ＡＮＤ回路、２１，２２゜２３・・・・・・出力信号。 代理人 弁理士 内 原 晋 第 ！ 困 芽 圀 ｊ２ 茅 閲
Claims (1)
- 発振停止可能な発振器と、この発振器の出力により昇圧
を行なう昇圧回路と、この昇圧回路の昇圧電圧により動
作するＥＰＲＯＭと、前記発振器の出力により前記ＥＰ
ＲＯＭの読み出し信号を出力するタイミングジェネレー
タを有する半導体集積回路において、前記タイミングジ
ェネレータに前記昇圧回路の昇圧電圧がほぼチャージア
ップするまでにクロックの供給を制御する昇圧待ち回路
を備えることを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2188553A JPH0474393A (ja) | 1990-07-17 | 1990-07-17 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2188553A JPH0474393A (ja) | 1990-07-17 | 1990-07-17 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0474393A true JPH0474393A (ja) | 1992-03-09 |
Family
ID=16225712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2188553A Pending JPH0474393A (ja) | 1990-07-17 | 1990-07-17 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0474393A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0735925A (ja) * | 1993-06-29 | 1995-02-07 | Kaiser Aerospace & Electron Corp | 高率キラルネマチック液晶偏光体 |
| JPH08212783A (ja) * | 1994-11-12 | 1996-08-20 | Samsung Electron Co Ltd | 半導体メモリ装置のビット線感知回路 |
| US6563738B2 (en) | 1992-12-03 | 2003-05-13 | Fujitsu Limited | Nonvolatile semiconductor memory device having electrically and collectively erasable characteristics |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5725022A (en) * | 1980-07-22 | 1982-02-09 | Toshiba Corp | Semiconductor integrated circuit |
| JPS5725021A (en) * | 1980-07-22 | 1982-02-09 | Toshiba Corp | Semiconductor intergated circuit |
| JPS57101434A (en) * | 1980-12-16 | 1982-06-24 | Toshiba Corp | Oscillator |
| JPS63292497A (ja) * | 1987-05-25 | 1988-11-29 | Nec Corp | 不揮発性半導体メモリ装置 |
-
1990
- 1990-07-17 JP JP2188553A patent/JPH0474393A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5725022A (en) * | 1980-07-22 | 1982-02-09 | Toshiba Corp | Semiconductor integrated circuit |
| JPS5725021A (en) * | 1980-07-22 | 1982-02-09 | Toshiba Corp | Semiconductor intergated circuit |
| JPS57101434A (en) * | 1980-12-16 | 1982-06-24 | Toshiba Corp | Oscillator |
| JPS63292497A (ja) * | 1987-05-25 | 1988-11-29 | Nec Corp | 不揮発性半導体メモリ装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6563738B2 (en) | 1992-12-03 | 2003-05-13 | Fujitsu Limited | Nonvolatile semiconductor memory device having electrically and collectively erasable characteristics |
| US6611464B2 (en) * | 1992-12-03 | 2003-08-26 | Fujitsu Limited | Nonvolatile semiconductor memory device having electrically and collectively erasable characteristics |
| US6618288B2 (en) | 1992-12-03 | 2003-09-09 | Fujitsu Limited | Nonvolatile semiconductor memory device having electrically and collectively erasable characteristics |
| US6646920B2 (en) | 1992-12-03 | 2003-11-11 | Fujitsu Limited | Nonvolatile semiconductor memory device having electrically and collectively erasable characteristics |
| JPH0735925A (ja) * | 1993-06-29 | 1995-02-07 | Kaiser Aerospace & Electron Corp | 高率キラルネマチック液晶偏光体 |
| JPH08212783A (ja) * | 1994-11-12 | 1996-08-20 | Samsung Electron Co Ltd | 半導体メモリ装置のビット線感知回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100244465B1 (ko) | 동기식 승압전압 발생기 | |
| US7199568B2 (en) | DC power supply and integrated circuit device | |
| US6378098B1 (en) | Semiconductor test system | |
| JPH0736141B2 (ja) | 低消費電力携帯情報器 | |
| JPH0474393A (ja) | 半導体集積回路 | |
| US8823428B2 (en) | Semiconductor device, method for operating the same, and memory system including the same | |
| TWI341971B (ja) | ||
| US6891409B2 (en) | Semiconductor device | |
| JPH11110068A (ja) | 半導体装置 | |
| JPH1145574A (ja) | 半導体記憶装置 | |
| JP4716812B2 (ja) | 半導体装置 | |
| JP2006332919A (ja) | 半導体集積回路 | |
| JPH0833328A (ja) | スイッチング電源 | |
| JPS58204386A (ja) | 電子時計用集積回路 | |
| JP2738159B2 (ja) | クロック信号制御回路 | |
| JP2002237187A (ja) | 半導体集積回路の内部電圧発生装置 | |
| US6683483B1 (en) | Clock pulse width control circuit | |
| JP4715080B2 (ja) | 半導体装置 | |
| JP2005293482A (ja) | クロック制御装置とその制御方法 | |
| JPH0433116A (ja) | マイクロコンピユータ | |
| JP2001305196A (ja) | 制御回路 | |
| JP2000163155A (ja) | データ処理回路 | |
| JP2002218739A (ja) | 電源回路及びそれを用いた半導体カード | |
| JPH06110582A (ja) | 信号同期回路 | |
| JPH01236732A (ja) | リセット回路 |