JPH0471297A - 部品内蔵多層基板 - Google Patents
部品内蔵多層基板Info
- Publication number
- JPH0471297A JPH0471297A JP2183237A JP18323790A JPH0471297A JP H0471297 A JPH0471297 A JP H0471297A JP 2183237 A JP2183237 A JP 2183237A JP 18323790 A JP18323790 A JP 18323790A JP H0471297 A JPH0471297 A JP H0471297A
- Authority
- JP
- Japan
- Prior art keywords
- substrates
- anisotropic conductive
- component
- conductive film
- multilayer board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000011231 conductive filler Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 abstract description 14
- 239000007767 bonding agent Substances 0.000 abstract 2
- 239000003795 chemical substances by application Substances 0.000 abstract 2
- 239000000945 filler Substances 0.000 abstract 1
- 239000000853 adhesive Substances 0.000 description 8
- 230000001070 adhesive effect Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明は、ＩＣ１抵抗、コンデンサ等の各種の電子部
品を内蔵した部品内蔵多層基板に関する。
品を内蔵した部品内蔵多層基板に関する。
従来、多層基板を形成する多層化には、シート積層法、
多層印刷法、厚膜多層法等がある。シート積層法は、セ
ラミックで形成されたグリーンシートに導体を印刷配線
して積み重ねて多層化し、多層印刷法は、グリーンシー
トに導体を印刷し、その上に絶縁層を印刷し、再び印刷
配線を施し、スルーホールを通して眉間を連結し、これ
らの工程を繰り返して多層化するものである。また、厚
膜多層法は、アルミナ基板に厚膜導体を印刷配線し、そ
の上に結晶化ガラスを重ねて印刷し、その上に導体を印
刷配線して眉間をスルーホールで連結し、これらの工程
を繰り返すことにより多層化する方法である。
多層印刷法、厚膜多層法等がある。シート積層法は、セ
ラミックで形成されたグリーンシートに導体を印刷配線
して積み重ねて多層化し、多層印刷法は、グリーンシー
トに導体を印刷し、その上に絶縁層を印刷し、再び印刷
配線を施し、スルーホールを通して眉間を連結し、これ
らの工程を繰り返して多層化するものである。また、厚
膜多層法は、アルミナ基板に厚膜導体を印刷配線し、そ
の上に結晶化ガラスを重ねて印刷し、その上に導体を印
刷配線して眉間をスルーホールで連結し、これらの工程
を繰り返すことにより多層化する方法である。
ところで、これらの多層化技術は、グリーンシートやア
ルミナ基板に導体又は絶縁物を印刷し、それを繰り返す
ことによって多層化するものであり、印刷導体を用いた
ものである。このような印刷技術−を用いた多層化は、
その製造工程が複雑化するとともに、多層化のための印
刷設備を必要とし、設備が大掛かりとなる欠点がある。 また、このような多層化技術を以て多層基板が構成され
た場合、その多層基板に形成されている導体回路の一部
を変更し、或いは実装されている特定の素子と配線導体
とを選択することは不可能である。即ち、特定のニーズ
に対応した回路装置では、僅かの定数変更であったとし
ても、新たに回路設計を行う必要がある。 そこで、この発明は、極めて簡単に多層化を実現すると
ともに、内蔵部品と配線導体との接続を選択可能にした
部品内蔵多層基板の提供を目的とする。 １課題を解決するための手段】 即ち、この発明の部品内蔵多層基板は、導電フィラーを
含有する異方性導電膜が持つ選択的な導電特性を利用し
たものであって、対向して配置される第１及び第２の基
板（２Ａ、２Ｂ）と、これら基板の何れか一方又は双方
に設置される回路部品（ペアチップ６、チップ部品７１
．７２）と、前記第１又は第２の基板に設置されて前記
回路部品の電極（６１，６２＝・６ｎ、７１１．７１２
．７２１．７２２）と接続すべき配線導体（４，２１，
２２・・・２ｎ）と、前記第１の基板と前記第２の基板
間に挟み込まれて前記各基板間を接合するとともに、含
有している導電フィラー（１４）を以て前記回路部品の
前記電極と前記配線導体との間又は前記配線導体間を選
択的に接続する異方性導電膜（１０）とを備えてなるも
のである。
ルミナ基板に導体又は絶縁物を印刷し、それを繰り返す
ことによって多層化するものであり、印刷導体を用いた
ものである。このような印刷技術−を用いた多層化は、
その製造工程が複雑化するとともに、多層化のための印
刷設備を必要とし、設備が大掛かりとなる欠点がある。 また、このような多層化技術を以て多層基板が構成され
た場合、その多層基板に形成されている導体回路の一部
を変更し、或いは実装されている特定の素子と配線導体
とを選択することは不可能である。即ち、特定のニーズ
に対応した回路装置では、僅かの定数変更であったとし
ても、新たに回路設計を行う必要がある。 そこで、この発明は、極めて簡単に多層化を実現すると
ともに、内蔵部品と配線導体との接続を選択可能にした
部品内蔵多層基板の提供を目的とする。 １課題を解決するための手段】 即ち、この発明の部品内蔵多層基板は、導電フィラーを
含有する異方性導電膜が持つ選択的な導電特性を利用し
たものであって、対向して配置される第１及び第２の基
板（２Ａ、２Ｂ）と、これら基板の何れか一方又は双方
に設置される回路部品（ペアチップ６、チップ部品７１
．７２）と、前記第１又は第２の基板に設置されて前記
回路部品の電極（６１，６２＝・６ｎ、７１１．７１２
．７２１．７２２）と接続すべき配線導体（４，２１，
２２・・・２ｎ）と、前記第１の基板と前記第２の基板
間に挟み込まれて前記各基板間を接合するとともに、含
有している導電フィラー（１４）を以て前記回路部品の
前記電極と前記配線導体との間又は前記配線導体間を選
択的に接続する異方性導電膜（１０）とを備えてなるも
のである。
導電フィラーを含有する異方性導電膜は、加圧すること
により、加圧された箇所の導電フィラー間が選択的に導
通し、局所的な導体回路を構成することができる。 したがって、この発明では、対向して配置される第１及
び第２の基板の間に挟み込まれて各基板間を接合する異
方性導電膜を設置したので、その異方性導電膜に含まれ
ている導電フィラーを以て回路部品の電極と配線導体と
を選択的に接続することができる。
により、加圧された箇所の導電フィラー間が選択的に導
通し、局所的な導体回路を構成することができる。 したがって、この発明では、対向して配置される第１及
び第２の基板の間に挟み込まれて各基板間を接合する異
方性導電膜を設置したので、その異方性導電膜に含まれ
ている導電フィラーを以て回路部品の電極と配線導体と
を選択的に接続することができる。
以下、この発明を図面に示した実施例を参照して詳細に
説明する。 第１図は、この発明の部品内蔵多層基板（以下「多層基
板」という）の一実施例を示す。 この多層基板には、セラミックのグリーンシート等の可
撓性を持つ第１及び第２の基板２Ａ、２Ｂが設置され、
各基板２Ａ、２Ｂは、対向して配置されている。基板２
Ａには、配線導体４が印刷等の方法によって形成され、
その上に内蔵すべき回路部品として半導体回路装置であ
るペアチップ６が設置され、このペアチップ６を取り囲
む部分には、絶縁層８が印刷等の方法によって形成され
ている。 ペアチップ６は、多数のトランジスタ、抵抗等が内蔵さ
れたＩＣであって、その上面部には、第２図に示すよう
に、内蔵回路との電気的な接続を行うための複数の電極
６１．６２．６３・・・６ｎが形成されている。 基板２Ｂの対向面側には、ペアチップ６の各電極６１．
６２．６３・・・６ｎに対応する複数の配線導体２１．
２２．２３・・・２ｎが設置され、これらの配線導体２
１．２２．２３・・・２ｎは導体印刷等の方法によって
形成されている。 そして、基板２Ａ、２Ｂの対向面間には、異方性導電膜
１０が挟み込まれ、この異方性導電膜１０は異方性導電
接着剤１２で形成されている。この異方性導電接着剤１
２には、異方性導電性を付与するための導電フィラー１
４が含有されている。 以上の構成によれば、基板２Ａ、２Ｂ間に異方性導電膜
１０を挟み込んで一つの多層基板を構成しており、ペア
チップ６の各電極６１．６２．６３・・・６ｎと配線導
体２１．２２．２３・・・２ｎとの間に導電フィラー１
４を含む異方性導電膜１０が挟み込まれている。 ところで、第３図の（Ａ）に示すように、基板２Ａ、２
Ｂに配線導体２０ａ、２０ｂを形成し、その間に異方性
導電接着剤１２を挟み込んで多層化構造を形成する。こ
の場合、基板２Ａ、２Ｂ間に挟まれた異方性導電接着剤
１２は、定常状態ではその内部に含有する各導電フィラ
ー１４は互いに離間した状態にあるので、配線導体２０
ａ、２０ｂは異方性導電膜１０を介して互いに絶縁状態
となる。 そこで、第３図の（Ａ）に示すように、基板２Ａ、２Ｂ
間に圧力Ｆを加えて異方性導電接着剤１２を圧縮し、熱
を加えてその圧縮状態を固定すると、この異方性導電接
着剤１２に含まれている導電フィラー１４は、第３図の
（Ａ）に示す絶縁状態から第３図の（Ｂ）に示すように
、接続手を構成して互いに導通し合い、基板２Ａ、２Ｂ
間に導体回路を形成することになる。 したがって、このような異方性導電接着剤１２で形成さ
れた異方性導電膜１０を挟み込まれた第１図に示す多層
基板では、対応箇所を加圧し、熱を加えてその圧縮状態
を固定することにより、ペアチップ６の各電極６１．６
２．６３・・・６ｎと配線導体２１．２２．２３・・・
２ｎとの間に異方性導電膜１０の導電フィラー１４を以
て導体回路が形成され、その導体回路を介して電気的に
接続されることになる。 このような異方性導ｔｒｉｏによる導体回路は、従来の
印刷や半田付けによる接続に比較してその作業が簡単で
あり、加圧箇所の選択によって接続箇所を任意に設定で
きる等の利点がある。 次に、第４図及び第５図は、この発明の部品内蔵多層基
板の他の実施例を示す。 前記実施例では内蔵すべき回路部品として比較的大型の
ペアチップ６を用いた場合について説明したが、第４図
及び第５図に示す実施例では、内蔵部品としてチップ電
解コンデンサやチップ抵抗等のチップ部品７１．７２を
用いたものである。 第５図に示すように、基板２Ａ、２Ｂの対向面側に選択
的に配線導体２０１．２０２．２０３．２０４．２０５
．２０６が形成され、配線導体２０１．２０２０間には
第１のチップ部品７１が設置されてその電極７１１．７
１２が接続され、また、配線導体２０５．２０６の間に
は第２のチップ部品７２が設置されてその電極７２１．
７２２が接続されている。この実施例では、各チップ部
品７１．７２が互いに重ならないように配置されて、多
層基板の厚さ調整が回られている。 そして、各基板２Ａ、２Ｂの間には、異方性導電膜１０
が異方性導電接着剤１２によって形成され、基板２Ａ、
２Ｂの圧接により異方性導電膜１０に含まれている導電
フィラー１４によって導体回路が形成されている。即ち
、この実施例では、配線導体２０１と配線導体２０４、
配線導体２０２と配線導体２０５、配線導体２０３と配
線導体２０６がそれぞれ導電フィラー１４を以て電気的
に接続され、基板２Ａ、２Ｂの間に内蔵されたチップ部
品７１．７２が配線導体２０３と配線導体２０４との間
に直列接続されている。 このように、複数の内蔵部品を、基板２Ａ、２Ｂ間に挟
み込んだ異方性導電膜１０を以て電気的に接続すること
ができ、簡易な接続構造を持つ多層基板を容易に形成で
き、内蔵電子部品や多層基板に実装すべき部品の実装密
度の向上を図ることができる。 なお、実施例では、内蔵部品としてペアチップやチップ
部品を例に取って説明したが、この発明の部品内蔵多層
基板は、その他の内蔵電子部品の電気的接続により多層
基板を構成する場合にも適用できるものである。 また、実施例では、２枚の基板を用いた場合について説
明したが、この発明の部品内蔵多層基板は、３枚以上の
基板を積層する場合にも通用できるものである。
説明する。 第１図は、この発明の部品内蔵多層基板（以下「多層基
板」という）の一実施例を示す。 この多層基板には、セラミックのグリーンシート等の可
撓性を持つ第１及び第２の基板２Ａ、２Ｂが設置され、
各基板２Ａ、２Ｂは、対向して配置されている。基板２
Ａには、配線導体４が印刷等の方法によって形成され、
その上に内蔵すべき回路部品として半導体回路装置であ
るペアチップ６が設置され、このペアチップ６を取り囲
む部分には、絶縁層８が印刷等の方法によって形成され
ている。 ペアチップ６は、多数のトランジスタ、抵抗等が内蔵さ
れたＩＣであって、その上面部には、第２図に示すよう
に、内蔵回路との電気的な接続を行うための複数の電極
６１．６２．６３・・・６ｎが形成されている。 基板２Ｂの対向面側には、ペアチップ６の各電極６１．
６２．６３・・・６ｎに対応する複数の配線導体２１．
２２．２３・・・２ｎが設置され、これらの配線導体２
１．２２．２３・・・２ｎは導体印刷等の方法によって
形成されている。 そして、基板２Ａ、２Ｂの対向面間には、異方性導電膜
１０が挟み込まれ、この異方性導電膜１０は異方性導電
接着剤１２で形成されている。この異方性導電接着剤１
２には、異方性導電性を付与するための導電フィラー１
４が含有されている。 以上の構成によれば、基板２Ａ、２Ｂ間に異方性導電膜
１０を挟み込んで一つの多層基板を構成しており、ペア
チップ６の各電極６１．６２．６３・・・６ｎと配線導
体２１．２２．２３・・・２ｎとの間に導電フィラー１
４を含む異方性導電膜１０が挟み込まれている。 ところで、第３図の（Ａ）に示すように、基板２Ａ、２
Ｂに配線導体２０ａ、２０ｂを形成し、その間に異方性
導電接着剤１２を挟み込んで多層化構造を形成する。こ
の場合、基板２Ａ、２Ｂ間に挟まれた異方性導電接着剤
１２は、定常状態ではその内部に含有する各導電フィラ
ー１４は互いに離間した状態にあるので、配線導体２０
ａ、２０ｂは異方性導電膜１０を介して互いに絶縁状態
となる。 そこで、第３図の（Ａ）に示すように、基板２Ａ、２Ｂ
間に圧力Ｆを加えて異方性導電接着剤１２を圧縮し、熱
を加えてその圧縮状態を固定すると、この異方性導電接
着剤１２に含まれている導電フィラー１４は、第３図の
（Ａ）に示す絶縁状態から第３図の（Ｂ）に示すように
、接続手を構成して互いに導通し合い、基板２Ａ、２Ｂ
間に導体回路を形成することになる。 したがって、このような異方性導電接着剤１２で形成さ
れた異方性導電膜１０を挟み込まれた第１図に示す多層
基板では、対応箇所を加圧し、熱を加えてその圧縮状態
を固定することにより、ペアチップ６の各電極６１．６
２．６３・・・６ｎと配線導体２１．２２．２３・・・
２ｎとの間に異方性導電膜１０の導電フィラー１４を以
て導体回路が形成され、その導体回路を介して電気的に
接続されることになる。 このような異方性導ｔｒｉｏによる導体回路は、従来の
印刷や半田付けによる接続に比較してその作業が簡単で
あり、加圧箇所の選択によって接続箇所を任意に設定で
きる等の利点がある。 次に、第４図及び第５図は、この発明の部品内蔵多層基
板の他の実施例を示す。 前記実施例では内蔵すべき回路部品として比較的大型の
ペアチップ６を用いた場合について説明したが、第４図
及び第５図に示す実施例では、内蔵部品としてチップ電
解コンデンサやチップ抵抗等のチップ部品７１．７２を
用いたものである。 第５図に示すように、基板２Ａ、２Ｂの対向面側に選択
的に配線導体２０１．２０２．２０３．２０４．２０５
．２０６が形成され、配線導体２０１．２０２０間には
第１のチップ部品７１が設置されてその電極７１１．７
１２が接続され、また、配線導体２０５．２０６の間に
は第２のチップ部品７２が設置されてその電極７２１．
７２２が接続されている。この実施例では、各チップ部
品７１．７２が互いに重ならないように配置されて、多
層基板の厚さ調整が回られている。 そして、各基板２Ａ、２Ｂの間には、異方性導電膜１０
が異方性導電接着剤１２によって形成され、基板２Ａ、
２Ｂの圧接により異方性導電膜１０に含まれている導電
フィラー１４によって導体回路が形成されている。即ち
、この実施例では、配線導体２０１と配線導体２０４、
配線導体２０２と配線導体２０５、配線導体２０３と配
線導体２０６がそれぞれ導電フィラー１４を以て電気的
に接続され、基板２Ａ、２Ｂの間に内蔵されたチップ部
品７１．７２が配線導体２０３と配線導体２０４との間
に直列接続されている。 このように、複数の内蔵部品を、基板２Ａ、２Ｂ間に挟
み込んだ異方性導電膜１０を以て電気的に接続すること
ができ、簡易な接続構造を持つ多層基板を容易に形成で
き、内蔵電子部品や多層基板に実装すべき部品の実装密
度の向上を図ることができる。 なお、実施例では、内蔵部品としてペアチップやチップ
部品を例に取って説明したが、この発明の部品内蔵多層
基板は、その他の内蔵電子部品の電気的接続により多層
基板を構成する場合にも適用できるものである。 また、実施例では、２枚の基板を用いた場合について説
明したが、この発明の部品内蔵多層基板は、３枚以上の
基板を積層する場合にも通用できるものである。
以上説明したように、この発明によれば、第１及び第２
の基板間に任意の回路部品とともに異方性導電膜を設置
し、その回路部品の電極と第１又は第２の基板に形成さ
れている配線導体との電気的な接続を異方性導電膜を通
して選択的に行うようにしたので、任意の回路部品を内
蔵し、異方性導電膜を以て必要な電気的な接続を行った
種々の回路形態を持つ多層基板を提供することができる
。
の基板間に任意の回路部品とともに異方性導電膜を設置
し、その回路部品の電極と第１又は第２の基板に形成さ
れている配線導体との電気的な接続を異方性導電膜を通
して選択的に行うようにしたので、任意の回路部品を内
蔵し、異方性導電膜を以て必要な電気的な接続を行った
種々の回路形態を持つ多層基板を提供することができる
。
第１図はこの発明の部品内蔵多層基板の一実施例を示す
断面図、 第２図は第１図に示した部品内蔵多層基板におけるペア
チップを示す斜視図、 第３図は第１図に示した部品内蔵多層基板の異方性導電
膜による導体回路の形成を示す図、第４図はこの発明の
部品内蔵多層基板の他の実施例を示す断面図、 第５図は第４図に示した部品内蔵多層基板の製造方法を
示す断面図である。 ２Ａ・・・第１の基板 ２Ｂ・・・第２の基板 ４・・・配線導体 ６・・・ペアチップ（回路部品） １０・・・異方性導電膜 １４・・・導電フィラー ２１．２：ｌ ＝２ｎ、２０ａ、２０ｂ、２０Ｌ ２０
２．２０３．２０４．２０５．２０６・・配線導体 ６１．６２・・・６ｎ、７１１．７１２．７２１．７２
２・・・電極 ７１．７２・・・チップ部品（回路部品）しＦ
断面図、 第２図は第１図に示した部品内蔵多層基板におけるペア
チップを示す斜視図、 第３図は第１図に示した部品内蔵多層基板の異方性導電
膜による導体回路の形成を示す図、第４図はこの発明の
部品内蔵多層基板の他の実施例を示す断面図、 第５図は第４図に示した部品内蔵多層基板の製造方法を
示す断面図である。 ２Ａ・・・第１の基板 ２Ｂ・・・第２の基板 ４・・・配線導体 ６・・・ペアチップ（回路部品） １０・・・異方性導電膜 １４・・・導電フィラー ２１．２：ｌ ＝２ｎ、２０ａ、２０ｂ、２０Ｌ ２０
２．２０３．２０４．２０５．２０６・・配線導体 ６１．６２・・・６ｎ、７１１．７１２．７２１．７２
２・・・電極 ７１．７２・・・チップ部品（回路部品）しＦ
Claims (1)
- 【特許請求の範囲】 対向して配置される第１及び第２の基板と、これら基
板の何れか一方又は双方に設置される回路部品と、 前記第１又は第２の基板に設置されて前記回路部品の電
極と接続すべき配線導体と、 前記第１の基板と前記第２の基板間に挟み込まれて前記
各基板間を接合するとともに、含有している導電フィラ
ーを以て前記回路部品の前記電極と前記配線導体との間
又は前記配線導体間を選択的に接続する異方性導電膜と
、 を備えてなる部品内蔵多層基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2183237A JPH0471297A (ja) | 1990-07-11 | 1990-07-11 | 部品内蔵多層基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2183237A JPH0471297A (ja) | 1990-07-11 | 1990-07-11 | 部品内蔵多層基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0471297A true JPH0471297A (ja) | 1992-03-05 |
Family
ID=16132177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2183237A Pending JPH0471297A (ja) | 1990-07-11 | 1990-07-11 | 部品内蔵多層基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0471297A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6625037B2 (en) | 1997-11-25 | 2003-09-23 | Matsushita Electric Industrial Co., Ltd. | Printed circuit board and method manufacturing the same |
| KR100406447B1 (ko) * | 1999-12-30 | 2003-11-20 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조방법 |
-
1990
- 1990-07-11 JP JP2183237A patent/JPH0471297A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6625037B2 (en) | 1997-11-25 | 2003-09-23 | Matsushita Electric Industrial Co., Ltd. | Printed circuit board and method manufacturing the same |
| US7068519B2 (en) | 1997-11-25 | 2006-06-27 | Matsushita Electric Industrial Co., Ltd. | Printed circuit board and method manufacturing the same |
| KR100406447B1 (ko) * | 1999-12-30 | 2003-11-20 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5440075A (en) | Two-sided printed circuit board a multi-layered printed circuit board | |
| JP2001119147A (ja) | 電子部品内蔵多層基板及びその製造方法 | |
| JPS583397B2 (ja) | コンセイビシヨウブヒン | |
| JP2715934B2 (ja) | 多層印刷配線基板装置及びその製造方法 | |
| EP0287681A1 (en) | Multi-layer printed circuit board and a method of fabricating the same | |
| JPH0471297A (ja) | 部品内蔵多層基板 | |
| JPH05327222A (ja) | セラミック多層配線基板 | |
| JP2000068149A (ja) | 積層電子部品及びその製造方法 | |
| JP3250390B2 (ja) | 多層プリント配線板 | |
| JP3063427B2 (ja) | 回路基板およびその形成方法 | |
| JP2002110901A (ja) | 積層型半導体装置及びその製造方法 | |
| JPS5998597A (ja) | 多層プリント配線板 | |
| JPS5857920B2 (ja) | 印刷回路板 | |
| JPH0380596A (ja) | 多層セラミック回路基板の製造方法 | |
| JPH0347341Y2 (ja) | ||
| JPS63160397A (ja) | 多層基板の製造方法 | |
| JPH0225088A (ja) | 多層厚膜混成集積回路装置 | |
| JP2551064B2 (ja) | セラミック多層基板の製造方法 | |
| JP2002016334A (ja) | プリント配線板およびその製造方法 | |
| JPH0231794Y2 (ja) | ||
| JPH02292891A (ja) | 薄型チップジャンパー線を有する回路基板 | |
| JPS6066497A (ja) | 多層プリント配線板 | |
| JPH01173693A (ja) | 積層型集積回路モジュールの製造方法 | |
| JPS5814760B2 (ja) | インサツカイロバン | |
| JPS6347158B2 (ja) |