JPH05327222A - セラミック多層配線基板 - Google Patents
セラミック多層配線基板Info
- Publication number
- JPH05327222A JPH05327222A JP15618692A JP15618692A JPH05327222A JP H05327222 A JPH05327222 A JP H05327222A JP 15618692 A JP15618692 A JP 15618692A JP 15618692 A JP15618692 A JP 15618692A JP H05327222 A JPH05327222 A JP H05327222A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- ceramic
- ceramic multilayer
- wiring board
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】電子回路モジュールに用いられるセラミック配
線基板の外部回路接続用電極端子の信頼性を向上し、モ
ジュールの小形化を図る。 【構成】多数のセラミックグリーンシートが積層焼成さ
れたセラミック多層基板12の上面に印刷配線導体パタ
ーン3を設けるとともに、セラミック多層基板12の周
縁部に貫通スルーホールに導体を充填し焼成した後中心
部分で分割した孔埋めスルーホール11を外部回路接続
用端子として設けた。
線基板の外部回路接続用電極端子の信頼性を向上し、モ
ジュールの小形化を図る。 【構成】多数のセラミックグリーンシートが積層焼成さ
れたセラミック多層基板12の上面に印刷配線導体パタ
ーン3を設けるとともに、セラミック多層基板12の周
縁部に貫通スルーホールに導体を充填し焼成した後中心
部分で分割した孔埋めスルーホール11を外部回路接続
用端子として設けた。
Description
【0001】
【産業上の利用分野】本発明は、通信機器等の電子回路
モジュールに用いられるセラミック多層配線基板に関す
るものである。
モジュールに用いられるセラミック多層配線基板に関す
るものである。
【0002】
【従来の技術】従来のセラミック配線基板の外部回路へ
の接続構造は、配線導体にリードピンを接続したセラミ
ックフラットパッケージ形、またはリードピンを付けな
い面実装用の貫通スルーホールをセンター分割して端子
とする形とがある。図3は従来の面実装形セラミック配
線基板の平面図であり、1は端子となるスルーホール
孔、2はスルーホールランド、3は回路パターン部(印
刷配線導体パターン)、4はセラミック基板である。図
4は従来技術によるスルーホール形成工程の断面図であ
り、(A)は孔加工したセラミック基板、(B),
(D)はスルーホール印刷を行った図であり、それぞれ
表面,裏面の印刷を示す。(C),(E)はスルーホー
ル印刷後の状態を示す図である。図において、5は導通
ペースト、6は印刷用スクリーン、7はスキージであ
る。
の接続構造は、配線導体にリードピンを接続したセラミ
ックフラットパッケージ形、またはリードピンを付けな
い面実装用の貫通スルーホールをセンター分割して端子
とする形とがある。図3は従来の面実装形セラミック配
線基板の平面図であり、1は端子となるスルーホール
孔、2はスルーホールランド、3は回路パターン部(印
刷配線導体パターン)、4はセラミック基板である。図
4は従来技術によるスルーホール形成工程の断面図であ
り、(A)は孔加工したセラミック基板、(B),
(D)はスルーホール印刷を行った図であり、それぞれ
表面,裏面の印刷を示す。(C),(E)はスルーホー
ル印刷後の状態を示す図である。図において、5は導通
ペースト、6は印刷用スクリーン、7はスキージであ
る。
【0003】
【発明が解決しようとする課題】しかし、このような従
来の構成では、次のような欠点がある。 (イ)リードピン接続形はピン接合部分が大きく、実装
面積が大きい。 (ロ)リードピン接続構造ではリフローはんだ付けがで
きない。 (ハ)貫通スルーホール形ではスルーホールの導通の信
頼性が良くない。 (ニ)スルーホール形は孔の周囲にランドが必要なため
小形化の障害になる。
来の構成では、次のような欠点がある。 (イ)リードピン接続形はピン接合部分が大きく、実装
面積が大きい。 (ロ)リードピン接続構造ではリフローはんだ付けがで
きない。 (ハ)貫通スルーホール形ではスルーホールの導通の信
頼性が良くない。 (ニ)スルーホール形は孔の周囲にランドが必要なため
小形化の障害になる。
【0004】本発明の目的は、スルーホールの導通信頼
性に優れ、さらに小形化できるセラミック多層配線基板
を提供することにある。
性に優れ、さらに小形化できるセラミック多層配線基板
を提供することにある。
【0005】
【課題を解決するための手段】本発明のセラミック多層
配線基板は、多数のセラミックグリーンシートが積層焼
成されたセラミック多層基板の上面に印刷導体配線パタ
ーンが設けられるとともに、前記セラミック多層基板の
周縁部に、前記印刷導体配線パターンからの導体に連続
して貫通スルーホールに導体ペーストが充填され焼成さ
れた後その貫通スルーホールの中心部分から分割された
外部回路接続用端子が設けられたことを特徴とするもの
である。
配線基板は、多数のセラミックグリーンシートが積層焼
成されたセラミック多層基板の上面に印刷導体配線パタ
ーンが設けられるとともに、前記セラミック多層基板の
周縁部に、前記印刷導体配線パターンからの導体に連続
して貫通スルーホールに導体ペーストが充填され焼成さ
れた後その貫通スルーホールの中心部分から分割された
外部回路接続用端子が設けられたことを特徴とするもの
である。
【0006】
【実施例】図1は本発明の実施例を示す斜視図(A)と
平面図(B)である。図において、12はセラミック多
層基板、13は回路パターン部(印刷配線導体パター
ン)、11は孔埋めスルーホール端子部である。
平面図(B)である。図において、12はセラミック多
層基板、13は回路パターン部(印刷配線導体パター
ン)、11は孔埋めスルーホール端子部である。
【0007】図2は、本発明による孔埋めスルーホール
端子部の形成工程を示す断面図であり、(A)はスルー
ホール孔加工したグリーンシートを示す図、(B)はス
ルーホール孔に印刷により導体ペーストを充填(孔埋
め)した図、(C)はそれらを積層した図、(D)は焼
成により一体化して一枚のセラミック基板として完成し
たものを示した図である。図において、11は孔埋めス
ルーホール、12はセラミック多層基板、13はセラミ
ックグリーンシート(焼成前のシート)、14は孔埋め
用スルーホール孔、15は導体ペースト、16は印刷用
スクリーン、17はスキージ、18はスルーホール充填
用平板、19は内層パターンである。
端子部の形成工程を示す断面図であり、(A)はスルー
ホール孔加工したグリーンシートを示す図、(B)はス
ルーホール孔に印刷により導体ペーストを充填(孔埋
め)した図、(C)はそれらを積層した図、(D)は焼
成により一体化して一枚のセラミック基板として完成し
たものを示した図である。図において、11は孔埋めス
ルーホール、12はセラミック多層基板、13はセラミ
ックグリーンシート(焼成前のシート)、14は孔埋め
用スルーホール孔、15は導体ペースト、16は印刷用
スクリーン、17はスキージ、18はスルーホール充填
用平板、19は内層パターンである。
【0008】次に図2に従って本発明の実施例の製造工
程を説明する。 (A) セラミックグリーンシート13に、内部導通用
ビアホール(VIA HOLE)孔と貫通スルーホール
孔14をあける。ビアホールはセラミックグリーンシー
ト13の各層間の内部導通のための小孔であり図示は省
略した。また、貫通スルーホール孔14は積層後の最上
層と最下層とを導通させる孔である。例えば、ビアホー
ル孔径:φ0.1〜0.3mm(グリーンシートの厚み等
で変わる)、スルーホール孔径:φ0.5〜0.8mmで
ある。 (B) ビアホールと同時にスルーホールにも導体ペー
ストを充填した後ペーストを乾燥させる。この充填から
乾燥までは、導体ペーストがスルーホールから落下する
のを防止するために、平滑な板18(セラミック,ガラ
ス等)を台としてグリーンシート13の下に敷く。 (C) 内層回路パターンの印刷を行い、導体ペースト
を乾燥させ、積層する。 (D) 850℃〜900℃で一定焼成した後、表面回
路パターン(表裏)を印刷・焼成する。この場合、内層
及び表面の回路パターン印刷は、スルーホールが孔埋め
されているので孔を気にせず平滑な基板として容易に行
うことができる。 (E) ダイヤモンドカッター等によるダイシングによ
り、面付けされたモジュールを個々に切断する(図1参
照)。この場合、モジュール毎の分割は、電極端子部の
充填導体を半分に切る必要があるので、従来のスクライ
ブラインによる折り曲げ分割はできない。
程を説明する。 (A) セラミックグリーンシート13に、内部導通用
ビアホール(VIA HOLE)孔と貫通スルーホール
孔14をあける。ビアホールはセラミックグリーンシー
ト13の各層間の内部導通のための小孔であり図示は省
略した。また、貫通スルーホール孔14は積層後の最上
層と最下層とを導通させる孔である。例えば、ビアホー
ル孔径:φ0.1〜0.3mm(グリーンシートの厚み等
で変わる)、スルーホール孔径:φ0.5〜0.8mmで
ある。 (B) ビアホールと同時にスルーホールにも導体ペー
ストを充填した後ペーストを乾燥させる。この充填から
乾燥までは、導体ペーストがスルーホールから落下する
のを防止するために、平滑な板18(セラミック,ガラ
ス等)を台としてグリーンシート13の下に敷く。 (C) 内層回路パターンの印刷を行い、導体ペースト
を乾燥させ、積層する。 (D) 850℃〜900℃で一定焼成した後、表面回
路パターン(表裏)を印刷・焼成する。この場合、内層
及び表面の回路パターン印刷は、スルーホールが孔埋め
されているので孔を気にせず平滑な基板として容易に行
うことができる。 (E) ダイヤモンドカッター等によるダイシングによ
り、面付けされたモジュールを個々に切断する(図1参
照)。この場合、モジュール毎の分割は、電極端子部の
充填導体を半分に切る必要があるので、従来のスクライ
ブラインによる折り曲げ分割はできない。
【0009】
【発明の効果】本発明を実施することにより、次のよう
な利点がある。 (イ) 孔埋め(充填)なので、スルーホールの断線の
恐れがない。 (ロ) 孔埋めのため、この外部電極端子が基板面に対
し平滑になるので本発明により作成したモジュールを主
基板への実装(はんだ付け)が容易になる。 (ハ) スルーホール周囲にランドが不用のため小形化
できる。 (ニ) 製造の最初の段階で孔埋めしてしまうので、そ
の後の内層回路パターン及び表面パターンの導体印刷が
容易になる。
な利点がある。 (イ) 孔埋め(充填)なので、スルーホールの断線の
恐れがない。 (ロ) 孔埋めのため、この外部電極端子が基板面に対
し平滑になるので本発明により作成したモジュールを主
基板への実装(はんだ付け)が容易になる。 (ハ) スルーホール周囲にランドが不用のため小形化
できる。 (ニ) 製造の最初の段階で孔埋めしてしまうので、そ
の後の内層回路パターン及び表面パターンの導体印刷が
容易になる。
【図1】本発明の実施例を示す斜視図と平面図である。
【図2】本発明の製作工程の説明図である。
【図3】従来のセラミック配線基板の平面図である。
【図4】従来の製作工程の説明図である。
1 スルーホール 2 スルーホールランド 3 回路パターン部 4 セラミック基板 5 導体ペースト 6 印刷用スクリーン 7 スキージ 11 孔埋めスルーホール 12 セラミック多層基板 13 セラミックグリーンシート 14 孔埋め用スルーホール孔 15 導体ペースト 16 印刷用スクリーン 17 スキージ 18 スルーホール充填用平板 19 内層パターン
Claims (1)
- 【請求項1】 多数のセラミックグリーンシートが積層
焼成されたセラミック多層基板の上面に印刷導体配線パ
ターンが設けられるとともに、前記セラミック多層基板
の周縁部に、前記印刷導体配線パターンからの導体に連
続して貫通スルーホールに導体ペーストが充填され焼成
された後その貫通スルーホールの中心部分から分割され
た外部回路接続用端子が設けられたセラミック多層配線
基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4156186A JP2873645B2 (ja) | 1992-05-25 | 1992-05-25 | セラミック多層配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4156186A JP2873645B2 (ja) | 1992-05-25 | 1992-05-25 | セラミック多層配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05327222A true JPH05327222A (ja) | 1993-12-10 |
JP2873645B2 JP2873645B2 (ja) | 1999-03-24 |
Family
ID=15622251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4156186A Expired - Lifetime JP2873645B2 (ja) | 1992-05-25 | 1992-05-25 | セラミック多層配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2873645B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0738217A (ja) * | 1993-07-22 | 1995-02-07 | Nec Corp | セラミック基板 |
KR20020065261A (ko) * | 2001-02-06 | 2002-08-13 | 전자부품연구원 | 세라믹 적층 부품 및 그 제조 방법 |
JP2003008239A (ja) * | 2001-06-21 | 2003-01-10 | Ibiden Co Ltd | 多層プリント配線板 |
KR20040023407A (ko) * | 2002-09-11 | 2004-03-18 | 현대모비스 주식회사 | 브로큰 타입 인쇄회로기판 |
GB2395605A (en) * | 2002-11-25 | 2004-05-26 | Samsung Electro Mech | Multilayer ceramic substrate with internal connection part wider than external terminal |
KR100489820B1 (ko) * | 2002-11-19 | 2005-05-16 | 삼성전기주식회사 | 세라믹 다층기판 및 그 제조방법 |
JP2013189356A (ja) * | 2012-03-15 | 2013-09-26 | Sumitomo Precision Prod Co Ltd | 放電セル及びオゾンガス発生装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4898362A (ja) * | 1972-03-29 | 1973-12-13 | ||
JPS6181131U (ja) * | 1984-11-02 | 1986-05-29 | ||
JPS63268293A (ja) * | 1987-04-27 | 1988-11-04 | Matsushita Electric Ind Co Ltd | 厚膜回路基板の製造方法 |
JPH01157468U (ja) * | 1988-11-24 | 1989-10-30 |
-
1992
- 1992-05-25 JP JP4156186A patent/JP2873645B2/ja not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4898362A (ja) * | 1972-03-29 | 1973-12-13 | ||
JPS6181131U (ja) * | 1984-11-02 | 1986-05-29 | ||
JPS63268293A (ja) * | 1987-04-27 | 1988-11-04 | Matsushita Electric Ind Co Ltd | 厚膜回路基板の製造方法 |
JPH01157468U (ja) * | 1988-11-24 | 1989-10-30 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0738217A (ja) * | 1993-07-22 | 1995-02-07 | Nec Corp | セラミック基板 |
KR20020065261A (ko) * | 2001-02-06 | 2002-08-13 | 전자부품연구원 | 세라믹 적층 부품 및 그 제조 방법 |
JP2003008239A (ja) * | 2001-06-21 | 2003-01-10 | Ibiden Co Ltd | 多層プリント配線板 |
KR20040023407A (ko) * | 2002-09-11 | 2004-03-18 | 현대모비스 주식회사 | 브로큰 타입 인쇄회로기판 |
KR100489820B1 (ko) * | 2002-11-19 | 2005-05-16 | 삼성전기주식회사 | 세라믹 다층기판 및 그 제조방법 |
US6965161B2 (en) | 2002-11-19 | 2005-11-15 | Samsung Electro-Mechanics Co., Ltd. | Ceramic multilayer substrate and method for manufacturing the same |
GB2395605A (en) * | 2002-11-25 | 2004-05-26 | Samsung Electro Mech | Multilayer ceramic substrate with internal connection part wider than external terminal |
GB2395605B (en) * | 2002-11-25 | 2005-11-16 | Samsung Electro Mech | Ceramic multilayer substrate and method for manufacturing the same |
US6987315B2 (en) | 2002-11-25 | 2006-01-17 | Samsung Electro-Mechanics Co., Ltd. | Ceramic multilayer substrate |
JP2013189356A (ja) * | 2012-03-15 | 2013-09-26 | Sumitomo Precision Prod Co Ltd | 放電セル及びオゾンガス発生装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2873645B2 (ja) | 1999-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6760227B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
JPH10270819A (ja) | 表面実装用電子部品とその製造方法 | |
JPH05327222A (ja) | セラミック多層配線基板 | |
JP3793547B2 (ja) | 積層セラミック回路基板の製造方法 | |
JP2007251192A (ja) | 電子部品実装基板 | |
JPH0685465A (ja) | Smdモジュール用基板及びその製造方法 | |
JP3493291B2 (ja) | 多層回路基板 | |
JP2000068149A (ja) | 積層電子部品及びその製造方法 | |
JPH03280496A (ja) | 多層基板の電子部品実装構造及びその実装方法 | |
JP3064751B2 (ja) | 多層型ジャンパーチップの製造方法 | |
JP2870351B2 (ja) | キャビティ付セラミック多層回路基板の製造方法 | |
JPH11163192A (ja) | セラミック多層同軸信号配線基板及びセラミック多層同軸信号配線基板の製造方法及び電子回路装置 | |
JP2008072151A (ja) | 回路基板 | |
JPH05267854A (ja) | セラミック多層配線基板及びその製造方法 | |
JPH0427155Y2 (ja) | ||
JP2002076629A (ja) | 複合多層配線基板 | |
JPS614267A (ja) | 三次元実装回路モジユ−ル | |
JPH01179389A (ja) | 回路配線基板の製造方法 | |
JP2002026527A (ja) | 積層配線基板及びその製造方法 | |
JPH0466403B2 (ja) | ||
KR20020065261A (ko) | 세라믹 적층 부품 및 그 제조 방법 | |
JP3001062U (ja) | 積層型回路部品 | |
JPH05327157A (ja) | セラミック基板 | |
JP2006148177A (ja) | 積層セラミック回路基板 | |
JP2005354093A (ja) | 電子部品実装基板およびその製造方法 |