JP2551064B2 - セラミック多層基板の製造方法 - Google Patents
セラミック多層基板の製造方法Info
- Publication number
- JP2551064B2 JP2551064B2 JP62321005A JP32100587A JP2551064B2 JP 2551064 B2 JP2551064 B2 JP 2551064B2 JP 62321005 A JP62321005 A JP 62321005A JP 32100587 A JP32100587 A JP 32100587A JP 2551064 B2 JP2551064 B2 JP 2551064B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- substrate
- layer
- multilayer substrate
- base material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、いわゆる厚膜法によるセラミック多層基
板の製造方法に関する。
板の製造方法に関する。
第2図は、従来の厚膜法によるセラミック多層基板の
一例を示す断面図である。
一例を示す断面図である。
このセラミック多層基板1は、例えばアルミナのよう
な焼結セラミック基板あるいはセラミックグリーンシー
ト等のセラミック基材2上に、導体層3と絶縁体層4を
交互に印刷して積層した後、全体を所定の雰囲気と温度
で焼成することによって製造したものである。そしてそ
の表面には、必要に応じて、例えばLSIチップ6の搭載
およびワイヤボンディング、チップコンデンサ7の搭載
および半田付け、抵抗体8の厚膜印刷等の加工が施され
る。
な焼結セラミック基板あるいはセラミックグリーンシー
ト等のセラミック基材2上に、導体層3と絶縁体層4を
交互に印刷して積層した後、全体を所定の雰囲気と温度
で焼成することによって製造したものである。そしてそ
の表面には、必要に応じて、例えばLSIチップ6の搭載
およびワイヤボンディング、チップコンデンサ7の搭載
および半田付け、抵抗体8の厚膜印刷等の加工が施され
る。
ところが上記のような従来の製造方法だと、セラミッ
ク基材2上に導体層3と絶縁体層4を次々に重ねて印刷
していくため、凹凸が徐々に拡大され、最上層が非常に
凹凸の大きいものとなる。このため、従来の方法では通
常、層数が5層程度のものしか作れなかった。
ク基材2上に導体層3と絶縁体層4を次々に重ねて印刷
していくため、凹凸が徐々に拡大され、最上層が非常に
凹凸の大きいものとなる。このため、従来の方法では通
常、層数が5層程度のものしか作れなかった。
また、セラミック基材2にセラミックグリーンシート
や、絶縁体層4が焼結する温度領域で軟化するセラミッ
ク基板を用いる場合、セラミック基材2と絶縁体層4の
収縮率の違いから、セラミック多層基板1に反りが発生
し易いという問題もある。
や、絶縁体層4が焼結する温度領域で軟化するセラミッ
ク基板を用いる場合、セラミック基材2と絶縁体層4の
収縮率の違いから、セラミック多層基板1に反りが発生
し易いという問題もある。
そこでこの発明は、これらの点を改善したセラミック
多層基板の製造方法を提供することを目的とする。
多層基板の製造方法を提供することを目的とする。
この発明の製造方法は、セラミック基材上に導体層お
よび絶縁体層を交互に印刷して積層する工程と、それに
よって得られたものの最上層に他のセラミック基材を重
ねて全体を圧着する工程と、それによって得られたもの
を焼成する工程とを備えることを特徴とする。
よび絶縁体層を交互に印刷して積層する工程と、それに
よって得られたものの最上層に他のセラミック基材を重
ねて全体を圧着する工程と、それによって得られたもの
を焼成する工程とを備えることを特徴とする。
導体層と絶縁体層を交互に印刷して積層したものを両
側からセラミック基材で挟んで圧着するため、厚さ方向
の対称性が高まり、これによってセラミック多層基板の
反りが減少する。また、セラミック基材が最外層となる
ため、表面の平坦性も良くなる。
側からセラミック基材で挟んで圧着するため、厚さ方向
の対称性が高まり、これによってセラミック多層基板の
反りが減少する。また、セラミック基材が最外層となる
ため、表面の平坦性も良くなる。
前述したセラミック基材としては、焼結セラミック基
板やセラミックグリーンシート等が採り得る。
板やセラミックグリーンシート等が採り得る。
まず前者を用いた例を第1図を参照して説明すると、
ここでは焼結セラミック基板として0.5mm厚のアルミナ
基板12を用いた(同図(A))。このアルミナ基板12に
は既に、所定のスルーホール12hが公知の手段であけら
れている。
ここでは焼結セラミック基板として0.5mm厚のアルミナ
基板12を用いた(同図(A))。このアルミナ基板12に
は既に、所定のスルーホール12hが公知の手段であけら
れている。
そして当該アルミナ基板12に、導体ペースト(例えば
Ag、Ag・Pd、Au、Cu、Ni、W、Mo等)13を用いて、スル
ーホール印刷と導体層を形成する表面印刷とを行った
(同図(B))。
Ag、Ag・Pd、Au、Cu、Ni、W、Mo等)13を用いて、スル
ーホール印刷と導体層を形成する表面印刷とを行った
(同図(B))。
次いでその上に、絶縁体ペースト(例えばアルミナペ
ースト等)14を印刷して絶縁体層を形成した(同図
(C))。14hはビアホール(Via Hole)である。な
お、絶縁体ペーストとしてアルミナペーストのように高
温で焼成するときは、導体ペーストとしてW、Moの各ペ
ーストを用いる。また、絶縁体ペーストとして800〜100
0℃で焼成可能なものを用いる場合は、導体ペーストと
してAg、Ag・Pd、Au、Cu、Ni等の各ペーストを用いる。
ースト等)14を印刷して絶縁体層を形成した(同図
(C))。14hはビアホール(Via Hole)である。な
お、絶縁体ペーストとしてアルミナペーストのように高
温で焼成するときは、導体ペーストとしてW、Moの各ペ
ーストを用いる。また、絶縁体ペーストとして800〜100
0℃で焼成可能なものを用いる場合は、導体ペーストと
してAg、Ag・Pd、Au、Cu、Ni等の各ペーストを用いる。
次いで更に、前記と同様の導体ペースト13の印刷工程
(同図(D))と絶縁体ペースト14の印刷工程を繰り返
して行い、10層の絶縁体層を形成した(同図(E)。但
し図には2層のみを示す。)。
(同図(D))と絶縁体ペースト14の印刷工程を繰り返
して行い、10層の絶縁体層を形成した(同図(E)。但
し図には2層のみを示す。)。
次いでその最上層に、前記アルミナ基板12と同様の所
定のスルーホール15hを設けたアルミナ基板15を乗せ、
全体を金型に入れ、150℃、20Kg/cm2にて熱圧着を行っ
た(同図(F))。
定のスルーホール15hを設けたアルミナ基板15を乗せ、
全体を金型に入れ、150℃、20Kg/cm2にて熱圧着を行っ
た(同図(F))。
次いで、導体ペースト13を用いてアルミナ基板15のス
ルーホール15hにスルーホール印刷を行うと共に表面印
刷を行った。またこの例ではアルミナ基板12側にも表面
印刷を行った(同図(G))。
ルーホール15hにスルーホール印刷を行うと共に表面印
刷を行った。またこの例ではアルミナ基板12側にも表面
印刷を行った(同図(G))。
そして最後に、使用した導体ペースト13に合わせて所
定の雰囲気で全体を焼成することにより、セラミック多
層基板を得た(同図(H))。
定の雰囲気で全体を焼成することにより、セラミック多
層基板を得た(同図(H))。
このセラミック多層基板は、導体層と絶縁体層を積層
したものを上下両側からアルミナ基板12、15で挟んで圧
着したものであるため、厚さ方向の対称性が高く、従っ
てその反りは通常のアルミナ基板と同等であった。
したものを上下両側からアルミナ基板12、15で挟んで圧
着したものであるため、厚さ方向の対称性が高く、従っ
てその反りは通常のアルミナ基板と同等であった。
また、最外層がアルミナ基板12、15であるため、従来
の場合のように大きな凹凸が生じることはなく、通常の
アルミナ基板と同等の平坦度であった。
の場合のように大きな凹凸が生じることはなく、通常の
アルミナ基板と同等の平坦度であった。
また、平坦性が高いため、前記(G)工程後の最上層
に対して、再び前記(C)〜(G)工程を繰り返すこと
も可能であることが分かった。
に対して、再び前記(C)〜(G)工程を繰り返すこと
も可能であることが分かった。
一方他の例として、前記アルミナ基板12、15の代わり
に、スルーホールを設けたセラミックグリーンシートを
用い、前記と同様の工程(B)〜(H)によりセラミッ
ク多層基板を得たところ、その反りおよび表面の平坦度
は通常のアルミナ基板と同等であった。
に、スルーホールを設けたセラミックグリーンシートを
用い、前記と同様の工程(B)〜(H)によりセラミッ
ク多層基板を得たところ、その反りおよび表面の平坦度
は通常のアルミナ基板と同等であった。
尚、導体層および絶縁体層を両側から挟み込むのに用
いるセラミック基材は、一方がアルミナのような焼結セ
ラミック基板で他方がセラミックグリーンシートであっ
ても良いのは勿論である。
いるセラミック基材は、一方がアルミナのような焼結セ
ラミック基板で他方がセラミックグリーンシートであっ
ても良いのは勿論である。
以上のようにこの発明によれば、厚膜法により製造さ
れるセラミック多層基板の欠点であった反りおよび表面
の平坦性を改善することができる。
れるセラミック多層基板の欠点であった反りおよび表面
の平坦性を改善することができる。
その結果、従来の厚膜法における印刷層数の上限(約
5層)を越える多層化が可能になる。
5層)を越える多層化が可能になる。
また、表面の平坦性が高まることから、LSIチップ、
チップコンデンサ等のチップ部品の搭載が容易になると
共に、それらと表面導体とのワイヤボンディングや半田
付け等の接続不良も減少する。
チップコンデンサ等のチップ部品の搭載が容易になると
共に、それらと表面導体とのワイヤボンディングや半田
付け等の接続不良も減少する。
また、表面層への抵抗体等の厚膜印刷が容易になると
共に、均一な膜厚が得られるようになるためその特性の
ばらつきも小さくなる。
共に、均一な膜厚が得られるようになるためその特性の
ばらつきも小さくなる。
第1図は、この発明の一実施例に係るセラミック多層基
板の製造方法を示す工程図である。第2図は、従来の厚
膜法によるセラミック多層基板の一例を示す断面図であ
る。 12,15……アルミナ基板、13……導体ペースト、14……
絶縁体ペースト。
板の製造方法を示す工程図である。第2図は、従来の厚
膜法によるセラミック多層基板の一例を示す断面図であ
る。 12,15……アルミナ基板、13……導体ペースト、14……
絶縁体ペースト。
Claims (1)
- 【請求項1】セラミック基材上に導体層および絶縁体層
を交互に印刷して積層する工程と、それによって得られ
たものの最上層に他のセラミック基材を重ねて全体を圧
着する工程と、それによって得られたものを焼成する工
程とを備えることを特徴とするセラミック多層基板の製
造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62321005A JP2551064B2 (ja) | 1987-12-18 | 1987-12-18 | セラミック多層基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62321005A JP2551064B2 (ja) | 1987-12-18 | 1987-12-18 | セラミック多層基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01161893A JPH01161893A (ja) | 1989-06-26 |
JP2551064B2 true JP2551064B2 (ja) | 1996-11-06 |
Family
ID=18127724
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62321005A Expired - Lifetime JP2551064B2 (ja) | 1987-12-18 | 1987-12-18 | セラミック多層基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2551064B2 (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5513438B2 (ja) * | 1973-12-19 | 1980-04-09 |
-
1987
- 1987-12-18 JP JP62321005A patent/JP2551064B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH01161893A (ja) | 1989-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3531573B2 (ja) | 積層型セラミック電子部品およびその製造方法ならびに電子装置 | |
JP3646587B2 (ja) | 多層セラミック基板およびその製造方法 | |
JP2857552B2 (ja) | 積層電子部品及びその製造方法 | |
JP2000340448A (ja) | 積層セラミックコンデンサ | |
JPH0786743A (ja) | 多層セラミック基板の製造方法 | |
JP2551064B2 (ja) | セラミック多層基板の製造方法 | |
JPS6221260B2 (ja) | ||
JPH05267854A (ja) | セラミック多層配線基板及びその製造方法 | |
JPH05347227A (ja) | 積層薄膜コンデンサ | |
JP3064751B2 (ja) | 多層型ジャンパーチップの製造方法 | |
JP2000196393A (ja) | 分布定数型ノイズフィルタとその製造方法 | |
JPH0786739A (ja) | 多層セラミック基板の製造方法 | |
JP2001160681A (ja) | 多層セラミック基板およびその製造方法 | |
JPH06326470A (ja) | 多層セラミック基板の製造方法 | |
JP3995294B2 (ja) | セラミック積層基板の製造方法 | |
JP2515165B2 (ja) | 多層配線基板の製造方法 | |
JP3289430B2 (ja) | セラミック多層基板及びその製造方法 | |
JPH1065341A (ja) | 多層セラミック基板の製造方法 | |
JP2002026527A (ja) | 積層配線基板及びその製造方法 | |
JPH05152133A (ja) | インダクタンス部品用グリーンシートおよびそれを用いたインダクタンス部品 | |
JP2002368426A (ja) | 積層型セラミック電子部品およびその製造方法ならびに電子装置 | |
JPS6350861B2 (ja) | ||
JPH022318B2 (ja) | ||
JP3956191B2 (ja) | 積層セラミック電子部品の製造方法 | |
JP3316944B2 (ja) | 多層セラミック基板の積層方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 12 |