JPH04179124A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04179124A JPH04179124A JP30426090A JP30426090A JPH04179124A JP H04179124 A JPH04179124 A JP H04179124A JP 30426090 A JP30426090 A JP 30426090A JP 30426090 A JP30426090 A JP 30426090A JP H04179124 A JPH04179124 A JP H04179124A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polyimide film
- bonding pad
- inorganic insulating
- polyimide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 229920001721 polyimide Polymers 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000000059 patterning Methods 0.000 claims description 2
- 230000000873 masking effect Effects 0.000 claims 1
- 239000004642 Polyimide Substances 0.000 abstract description 7
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 7
- 238000002161 passivation Methods 0.000 abstract description 5
- 239000012299 nitrogen atmosphere Substances 0.000 abstract 1
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 238000011109 contamination Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にパッシベー
ション膜の形成方法に関する。
ション膜の形成方法に関する。
従来、半導体装置の製造工程において、感光性ポリイミ
ド膜を半導体装置のパッシベーション膜として利用す、
る場合があるが、この場合は感光性ボリイミ１〜膜のイ
ミド化を完全に終えてから、感光性ポリイミド膜をマス
クにポンディングパッド上等を覆う下層の無機絶縁膜を
エツチングしていた。
ド膜を半導体装置のパッシベーション膜として利用す、
る場合があるが、この場合は感光性ボリイミ１〜膜のイ
ミド化を完全に終えてから、感光性ポリイミド膜をマス
クにポンディングパッド上等を覆う下層の無機絶縁膜を
エツチングしていた。
上述した従来の半導体装置の製造方法では、感光性ポリ
イミド膜の下層の無機絶縁膜がアンダーカットされ、ポ
リイミド膜のエツジ部にひさしが発生ずるなめ、裏面研
削時にウェーハ表面保護のためにテープを使用した場合
、テープの接着剤がひさし部分に入り込み、この入り込
んだ接着剤が、テープを剥離しても残ってしまうため、
ウェーハの汚染の原因となり、ひいては、ワイヤーボン
ディングの接続はがれといっな信頼性低下の原因となる
という問題点があった。
イミド膜の下層の無機絶縁膜がアンダーカットされ、ポ
リイミド膜のエツジ部にひさしが発生ずるなめ、裏面研
削時にウェーハ表面保護のためにテープを使用した場合
、テープの接着剤がひさし部分に入り込み、この入り込
んだ接着剤が、テープを剥離しても残ってしまうため、
ウェーハの汚染の原因となり、ひいては、ワイヤーボン
ディングの接続はがれといっな信頼性低下の原因となる
という問題点があった。
本発明の半導体装置の製造方法は、素子を形成した半導
体基板上にボンディングパッドを形成する工程と、この
ボンティングパッドを含む全面に無機絶縁膜とポリイミ
ド膜を順次形成したのちポリイミド膜をパターニングす
る工程と、このパターニングされたポリイミド族をマス
クとし前記無機絶縁膜をエツチングしたのら熱処理して
ポリイミド膜のイミド化を行う工程とを含んで構成され
る。
体基板上にボンディングパッドを形成する工程と、この
ボンティングパッドを含む全面に無機絶縁膜とポリイミ
ド膜を順次形成したのちポリイミド膜をパターニングす
る工程と、このパターニングされたポリイミド族をマス
クとし前記無機絶縁膜をエツチングしたのら熱処理して
ポリイミド膜のイミド化を行う工程とを含んで構成され
る。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を説明するための工程順に示
した半導体チップの断面図である。
した半導体チップの断面図である。
まず第１図（ａ）に示すように、素子や配線等が形成さ
れた半導体基板１上に常法に従ってポンディングパッド
１を形成する。尚３はスクライブ線である。次に第１図
（ｂ）に示すように、この半導体基板１にプラズマＣＶ
Ｄ法によりシリコン窒化膜４を０．２μｍの厚さζこ成
長させる。
れた半導体基板１上に常法に従ってポンディングパッド
１を形成する。尚３はスクライブ線である。次に第１図
（ｂ）に示すように、この半導体基板１にプラズマＣＶ
Ｄ法によりシリコン窒化膜４を０．２μｍの厚さζこ成
長させる。
次に第１図（ｃ）に示すように、全面に感光性ポリイミ
ドＭ５を膜厚６μｍになる条件で回転塗布し、その後８
５℃２分間プリベークする。次に第１図（ｄ）に示すよ
うに、ホンディングパッドとスクライブ線のネカ用めパ
ターンのマスク６を使用して、２００ ｍ Ｊ ／ ｃ
ｍ ２のエネルキーで露光する。
ドＭ５を膜厚６μｍになる条件で回転塗布し、その後８
５℃２分間プリベークする。次に第１図（ｄ）に示すよ
うに、ホンディングパッドとスクライブ線のネカ用めパ
ターンのマスク６を使用して、２００ ｍ Ｊ ／ ｃ
ｍ ２のエネルキーで露光する。
次に第１図（ｅ）に示すように、専用の現像液て感光性
ポリイミド族５を現像すると未露光部か現像され除去さ
れる。次に第１図（ｆ）に示すように、感光性ボリイミ
ｌ’ｌ摸５中の溶媒成分を除去するなめに］２０°ＣＮ
２雰囲気で３０分程度ベークする。
ポリイミド族５を現像すると未露光部か現像され除去さ
れる。次に第１図（ｆ）に示すように、感光性ボリイミ
ｌ’ｌ摸５中の溶媒成分を除去するなめに］２０°ＣＮ
２雰囲気で３０分程度ベークする。
次に第１図（ｇ）に示すように、感光性ポリイミド膜５
をエツチンクマスクにして、シリコン窒化膜４を、エツ
チングガス混合比ＣＦ４：０２＝４：１．圧力５０Ｐａ
、ＲＦ パワー２００Ｗの条件て１分間選択的にエツ
チングする。このエツチングによりシリコン窒化膜４は
アンダーカットされた構造になる。
をエツチンクマスクにして、シリコン窒化膜４を、エツ
チングガス混合比ＣＦ４：０２＝４：１．圧力５０Ｐａ
、ＲＦ パワー２００Ｗの条件て１分間選択的にエツ
チングする。このエツチングによりシリコン窒化膜４は
アンダーカットされた構造になる。
次に第１図（ｈ）に示すように、感光性ポリイミドＭ５
をイミド化させるなめに、Ｎ２雰囲気中で２５０℃３０
分その後４００℃３０分の熱処理を行う。この熱処理に
よるイミド化反応により、感光性ポリイミド膜５が体積
収縮し、感光性ポリイミドＪＩＵ５の開口部か後退する
ため、シリコン窒化Ｍ４のアンタ−カット部分が相殺さ
れ、ひさし部分の無い構造のパッシベーション膜として
のポリイミド膜を形成することかてきる。
をイミド化させるなめに、Ｎ２雰囲気中で２５０℃３０
分その後４００℃３０分の熱処理を行う。この熱処理に
よるイミド化反応により、感光性ポリイミド膜５が体積
収縮し、感光性ポリイミドＪＩＵ５の開口部か後退する
ため、シリコン窒化Ｍ４のアンタ−カット部分が相殺さ
れ、ひさし部分の無い構造のパッシベーション膜として
のポリイミド膜を形成することかてきる。
以上説明したように本発明は、感光性ポリイミド膜のイ
ミド化反応を下層の無機絶縁膜のエツチング工程より後
に実施することにより、感光性ポリイミド膜のイミド化
反応の体積収縮を利用して、無機絶縁膜のエツチング時
のアンターカットを相殺できるため、ひさし部分の無い
斯面梧造のパッシベーション膜を形成することができる
。これは、裏面研削時にウェーハ表面保誰めなめにテー
プを使用しても、接着剤がウェーハ上に残ることか無い
ため、接着剤残りによるウェーハ汚染の発生を抑制でき
、半導体装置の信頼性を向上させることができるという
効果を有する。
ミド化反応を下層の無機絶縁膜のエツチング工程より後
に実施することにより、感光性ポリイミド膜のイミド化
反応の体積収縮を利用して、無機絶縁膜のエツチング時
のアンターカットを相殺できるため、ひさし部分の無い
斯面梧造のパッシベーション膜を形成することができる
。これは、裏面研削時にウェーハ表面保誰めなめにテー
プを使用しても、接着剤がウェーハ上に残ることか無い
ため、接着剤残りによるウェーハ汚染の発生を抑制でき
、半導体装置の信頼性を向上させることができるという
効果を有する。
＝５−
第１図は本発明の一実施例を説明するだめの半導体チッ
プの断面図である。 １・・半導体基板、２・・・ホンディングパッド、３ス
クライフ線、４・・・シリコン窒化膜、５・・・感光性
ポリイミド膜、６・・・マスク。
プの断面図である。 １・・半導体基板、２・・・ホンディングパッド、３ス
クライフ線、４・・・シリコン窒化膜、５・・・感光性
ポリイミド膜、６・・・マスク。
Claims (1)
- 素子を形成した半導体基板上にボンディングパッドを
形成する工程と、このボンディングパッドを含む全面に
無機絶縁膜とポリイミド膜を順次形成したのちポリイミ
ド膜をパターニングする工程と、このパターニングされ
たポリイミド膜をマスクとし前記無機絶縁膜をエッチン
グしたのち熱処理してポリイミド膜のイミド化を行う工
程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30426090A JPH04179124A (ja) | 1990-11-09 | 1990-11-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30426090A JPH04179124A (ja) | 1990-11-09 | 1990-11-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04179124A true JPH04179124A (ja) | 1992-06-25 |
Family
ID=17930915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30426090A Pending JPH04179124A (ja) | 1990-11-09 | 1990-11-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04179124A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6287750B1 (en) | 1996-05-17 | 2001-09-11 | Nec Corporation | Method of manufacturing semiconductor device in which opening can be formed with high precision |
| US6759317B2 (en) | 2001-01-05 | 2004-07-06 | Renesas Technology Corp. | Method of manufacturing semiconductor device having passivation film and buffer coating film |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01199434A (ja) * | 1988-02-04 | 1989-08-10 | Matsushita Electron Corp | 半導体素子の製造方法 |
| JPH038334A (ja) * | 1989-06-06 | 1991-01-16 | Nec Corp | 半導体装置 |
-
1990
- 1990-11-09 JP JP30426090A patent/JPH04179124A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01199434A (ja) * | 1988-02-04 | 1989-08-10 | Matsushita Electron Corp | 半導体素子の製造方法 |
| JPH038334A (ja) * | 1989-06-06 | 1991-01-16 | Nec Corp | 半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6287750B1 (en) | 1996-05-17 | 2001-09-11 | Nec Corporation | Method of manufacturing semiconductor device in which opening can be formed with high precision |
| US6759317B2 (en) | 2001-01-05 | 2004-07-06 | Renesas Technology Corp. | Method of manufacturing semiconductor device having passivation film and buffer coating film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW546738B (en) | Method of manufacturing semiconductor device | |
| JPH04179124A (ja) | 半導体装置の製造方法 | |
| US6287750B1 (en) | Method of manufacturing semiconductor device in which opening can be formed with high precision | |
| JPH0428231A (ja) | 半導体装置の製造方法 | |
| JP2882065B2 (ja) | 半導体装置の製造方法 | |
| US20020164543A1 (en) | Bi-layer photolithographic process | |
| JPH0471233A (ja) | 半導体装置の製造方法 | |
| JPH03205846A (ja) | 半導体装置の製造方法 | |
| JPH0220043A (ja) | 半導体装置の製造方法 | |
| JP2950059B2 (ja) | 半導体装置の製造方法 | |
| JPH0497523A (ja) | 半導体装置の製造方法 | |
| JPH0453138A (ja) | 半導体装置およびその製造方法 | |
| JPH0237707A (ja) | 半導体装置の製造方法 | |
| JPH0831710A (ja) | 半導体装置の製造方法 | |
| JPH04257238A (ja) | 半導体装置の製造方法 | |
| JPS60261132A (ja) | 半導体装置の製造方法 | |
| JPH04257239A (ja) | 半導体装置の製造方法 | |
| JPS5932134A (ja) | 半導体装置の製造方法 | |
| JPH04356944A (ja) | 半導体装置およびその製造方法 | |
| JPH0469948A (ja) | 半導体装置の製造方法 | |
| JPS6124235A (ja) | 半導体装置の製造方法 | |
| JPS61161721A (ja) | 表面平坦化法 | |
| JP2001223210A (ja) | 半導体装置の製造方法 | |
| JPH0484430A (ja) | 半導体装置の製造方法 | |
| JPH08139069A (ja) | 半導体装置の製造方法 |