JPH046917A - モノリシツク集積化高分解能ａ／ｄコンバータ - Google Patents

モノリシツク集積化高分解能ａ／ｄコンバータ

Info

Publication number
JPH046917A
JPH046917A JP2215095A JP21509590A JPH046917A JP H046917 A JPH046917 A JP H046917A JP 2215095 A JP2215095 A JP 2215095A JP 21509590 A JP21509590 A JP 21509590A JP H046917 A JPH046917 A JP H046917A
Authority
JP
Japan
Prior art keywords
converter
charge
pulse width
signal
integrator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2215095A
Other languages
English (en)
Inventor
Hans Leopold
ハンス・レオポルト
Paul O'leary
ポール・オリーリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram AG
Original Assignee
Austria Mikro Systeme International GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=8206110&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH046917(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Austria Mikro Systeme International GmbH filed Critical Austria Mikro Systeme International GmbH
Publication of JPH046917A publication Critical patent/JPH046917A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H03M3/432—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one the quantiser being a pulse width modulation type analogue/digital converter, i.e. differential pulse width modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/456—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a first order loop filter in the feedforward path

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は電荷平衡方式によるモノリシック集積化高分解
能Ａ／Ｄフン・２−夕に関する。
従来技術 この種のアーキテクチュアとしては電荷平衡方式による
従来のＡ／Ｄコンノ々−夕がある。
この設計構成は、入力信号と信号変化の回数との非直線
的依存性を表わしている。この場合には次に述べるよう
な欠点が存する。すなわち時間離散的な２値信号の発生
の際に切換時間誤差が変換器の直線性誤差を引き起こし
ていることである。
Ａ／Ｄコンバータの高分解能を得るためには時間離散的
な信号が、非常に多くのクロック周期期間中評価されな
ければならずそのために変換ごとの待機さるべき信号変
化の回数がさらに一層高められなければならない。この
ことによって電荷平衡方式における最大限可能な精度の
限界が生ずる。
発明が解決しようとする課題 本発明の課題は上記の欠点を回避し従来の電荷平衡方式
によるコンバータよりも著しく精度の高い電荷平衡方式
によるモノリシック集積化高分解能Ａ／Ｄコンバータを
提供することである。
さらに本発明の目的は、例えばスタングー１０ＭＯ８等
のスタンダードプロセスにおいてＡ／Ｄフン、Ｓ−タを
モノリシックに集積化することでありこの場合内部コン
ポーネントのトリミング（半固定操作などの回路操作）
も外部精密コンポーネントも必要とはしないようにする
ものである。
さらに例えば２０ビツトの精度が、ｌ　Ｖｏｌｔよりも
小さい基準電圧に対しても得られるようにする必要があ
る。その際に例えば５又は１０Ｖｏｌｔ等の大きな基準
電圧も特性を損なうことなく適用可能にしようとするも
の〒ある。このＡ／Ｄコンバータの入力側は高い入力イ
ンピーダンスと小さな入力電流を有するようにするべき
である。それによって高抵抗のセンサも直接つなげるこ
とが可能であるようにするものである。
このＡ／Ｄコンバータはさらにサンプリング回路とサン
プルホールド回路なしで使用でき、電源のばらつきを抑
圧し得るものである。
課題を解決するだめの手段 上記課題は本発明により、電荷平衡形積分器ノ出力側に
パルス幅モジュレータの制御入力側全接続し、パルス幅
モジュレータの値離散的な出力信号によって、電荷平衡
形積分器にフィードバックされる信号の時間特性が規定
され、その際に電荷平衡形積分器にフィードパ？りされ
る信号又はパルス幅モジュレータの別の値離散的な出力
信号はデジタル評価回路に導びかれており、該評価回路
はＡ／Ｄコンバータの入力信号に応じたデジンル信号を
その出力側に送出しており、Ａ／Ｄコンバータの入力信
号は入力側にそしてフィードバック信号は電荷平衡形積
分器の別の入力側に導びかれるように構成して解決され
る。
この発明の利点は、電荷平衡形積分器にフィードバック
される時間離散的な例えば２値信号ヲ発生するパルス幅
モジュレータを適用するととによって、１つの評価間隔
の間の信号変化の回数を著しく低減させ、さらに正確に
前もって規定し得るようにした点にある。このことによ
って電荷平衡方式の精度を著しく高めることができる。
本発明の構成例によればパルス幅モジュレータがその入
力側電圧に対して離散的なパルス幅としての情報を形成
しこのパルス幅に応じた出力信号を発生している点であ
る。
この構成は次のような利点を有する。すなわちパルス幅
モジュレータの離散化と離散的なパルス幅の発生により
パルス幅の評価が、デジタル評価回路を介して誤差なし
にできることである。その際にＡ／Ｄコンバータの分解
能は、離散的なパルス幅の回数に制約されない。中間値
は、評価回路の中で複数のクロック周期に亘っての平均
値によって定められ得る。
本発明による別の構成例では、パルス幅モジュレータの
出力信号のエツジが１つのクロックによって制御され、
固定のタイムパターンにて配列される。
この場合比較的大きな系の他の部分との特に有利なスイ
ッチング信号の同期化が可能であり、これによって雑音
が著しく低減され得る。
本発明のさらに別の構成例ではオペアンプを含んだ電荷
平衡形積分器が設けられており、Ａ／／Ｄコンバータの
入力側が直接か又はアンチアリアシングフイルタを介し
て電荷平衡形積分器のオペアンプの非反転入力側に接続
されている。
この回路手段によって測定量に対して高抵抗の電圧入力
が得られ、これによって高抵抗のセンサを直接つなぐこ
とが可能になシそして給電電圧だけでのコンバータ全体
の作動が可能になる。なぜならば電荷平衡形積分器の機
能に対してただ１つの甑性の信号しか必要でないからで
ある。その他このことにより、場合によっては必要なア
ンチアリアシングフイルタが多大な追加費用をかけるこ
となく補充できる。
さらに本発明による別の構成例では電荷平衡形積分器が
オペアンプ、コンデンサ、抵抗から成っておシ、その際
にコンデンサと抵抗が場合によっては離散化技術により
特に外部構成素子として構成されている。
Ｒ−Ｃ生成特性（積）の変化によって電荷平衡形積分器
を異なったクロック周波数ないし平均化間隔に適合させ
る事が可能である。
さらに本発明による別の構成例では、電荷平衡形積分器
のオペアンプは自動零補償回路、例えばチョッパ安定化
回路を有している。
自動零補償回路を有するオペアンプの適用によｈ、ｙｏ
コンバータ全体の零点誤差が交換の際の切換時間誤差の
和によってだけで定められておシ、それに伴なって非常
に小さくすることが可能である。
さらに本発明による別の構成例では、電荷平衡形積分器
のオペアンプは入力段として電界効果トランジスタを有
している。
この回路手段によって、電荷平衡形積分器のオペアンプ
の入力電流により引き起こされる誤差が低減される。そ
の他にこのことによって電流帰還抵抗を大きくすること
ができ、それによりフイードバック信号を発生する源の
ソースインピーダンスの違いによって引き起こされる直
線性誤差を著しく低減することが達成される。
本発明による別の構成例ではＡ／Ｄコンバータは作動電
圧だけから供給されている。
このことは特に安価でしかし非常に高分解能の簡易Ａ／
Ｄコンバータを構成する利点をもたらしている。
さらに本発明による別の構成例では、デジタル評価回路
カウンタそして／又はデジタルフィルタを含むことが可
能である。
評価回路にカウンタそして／又はデジタルフィルタを適
用することにより、特に多数の変換周期に亘っての平均
化が可能となシ、これに伴い従来のＡ／Ｄコンバータと
較べて著しく分解能を高めることができる。
実施例 本発明のモノリシック集積化高分解能Ａ／Ｄコンバータ
およびその実施例を図面に基づき詳細に説明する。
第１図の電荷平衡方式によるＡ／Ｄコンバータは電荷平
衡形積分器を有しておシ、この積分器はオペアンプ１、
積分コンデンサ２、スケーリング抵抗３，４から成って
いる。電荷平衡形積分器の入力側は一方ではスケーリン
グ抵抗３を介し、入力電圧ｖ１の供給を受は他方ではス
ケーリング抵抗４を介して制御可能なスイッチ５によっ
て接続可能な基準電圧Ｖｒｅｆの供給を受ける。
電荷平衡形積分器の出力電圧はコンパレータ６によって
基準レベルと比較される。この比較によって２値付号が
、コンパレータ６の出力側に発生し、当該状態が、クロ
ック発生器Ｔのクロック時点において、コンパレータに
後ｔｔ＝ｉされているＤ形フリップ・フロップの中に転
送される。フリップ・７０ツブの出力電圧ＶＯはコンバ
ータの出力信号のみならず制御可能なスイッチ５に対す
る制御信号をも成す。
この回路の場合、フィードバック分岐において時間離散
的な２値付号、つ−１−、りＯとＶｒｅｆ／’Ｒ。
Ｏ値をとる電流が生じる。
時間の離散化は、クロック発生器τとＤ形フリップ・フ
ロップＦＦによって達成され、このＤ形フリップ・フロ
ップは有意のクロックエツジの時点においてだけその状
態変化を行々う。
オペアンプ１はコンデンサ２とコンパレータ６も含めて
一つの制御ループを閉成し、この制御ループによっては
、積分器の入力側に達する電荷の平均値が０になる。ｍ
のクロック期間中ｎだけカウントすると、（２値付号Ｖ
Ｏが高い方（ハイ）の値をとる。つまシスイッチ５が閉
じる）次の様な式が成シ立つ。
すなわち、Ｖｉ／Ｒ１＋　ｎ／ｍ　Ｘ　ｖＲ８，／Ｒｏ
　＝　Ｄｎ　＝　−ｍ　Ｘ　Ｖｉ／’Ｖｒｅｆ−Ｒｏ／
ＲＩＲ１＝抵抗３　；　Ｒｏ　＝抵抗４ この種のめコンバータの分解能は量ｍに依存している。
変換ごとの信号変化の回数（つまシスイッチ５のスイッ
チング頻度）は、非常に犬であって、非直線的にｎに依
存する。これらの事項現象には電荷平衡方式によるこの
種の、６１／Ｄコンバータの精度の限界の根拠が蔵され
ている。
一方から他方への値への離散的な信号の各状態変化ごと
にスイッチ５の切換時間誤差に基づいて誤差全体に対し
て所定の固定的な割合で関与している。そのために良好
な変換アルゴリズムにおいては信号変換の回数ができる
だけ小さく保持されていなければならず、さらにコンバ
ータの入力量に比例するか又は一定でなければならない
。この両方の処置によって切換時間誤差により引き起こ
される直線性誤差が回避される。
例えば２０ビツトの精度のＡ／Ｄコンバータは、変換に
対して約１００万の時間増分からなる時間離散的な２値
付号を発生しなければならない。
離散的信号の１つの所定平均値が形成されるように１０
０万から成る時間素子を配置することには非常に多くの
配置関係の可能性がある。玄旙わち離散的信号〜１づ鞄
所定平均値が形成さｔ％寸叉制御ループからは一元的な
調整量が得られるだけなので、設定量の制限によって信
号素子の配置関係の余剰の自由度は、全て取シ除かれな
ければならない。この規定的事項は、離散的信号を発生
する発生器において、考慮しなければならない。
第２図には、本発明によるＡ／Ｄコンバータの実施例が
示されている。入力信号■、は、選択的に設けられるべ
きアンチアリアシングフイルタ９を介し、オペアンプ１
０とコンデンサ２を備えた電荷平衡形積分器の入力側に
導かれている。アンチアリアシングフイルタ９は一番簡
単な場合−次のローパス・フィルタから成っている。電
荷平衡形積分器の出力側はパルス幅モジュレータ１１の
入力側に接続されており、このパルス幅モジュレータ１
１はパルス幅変調すした出力信号Ｖｏを発生し、そのパ
ルスの幅はパルス幅モジュレータ１１の入力電圧に依存
する。
パルス幅モジュレータ１１は有利にはクロック発生器７
において発生したクロックによって制御されている。
パルス幅モジュレータ１１は、例えばコンパレータによ
って構成する事が可能で、コンパレータは、クロック制
御された周期的なランプ信号を電荷平衡形積分器の出力
側の大きさと比較している。その際にランプ信号の直線
性に、大きな要求は課せられない。なぜなら非直線性に
よって引き起こされる直線性誤差が制御回路のループゲ
インだけに低減されているからである。
簡単なモノリシック集積化のだめにランプ信号として有
利にはＲ−Ｃ電荷信号が適用されている。
クロック制御されたパルス幅モジュレータ１１はおよそ
１０００μｓの周期でもって好適にパルスを発生する。
その幅は１μｓの時間増分で量子化されている。このパ
ルス幅モジュレータ１１は、電荷平衡形積分器からの調
整量をパルス幅の形で離散的に形成する。パルス幅変調
された信号ＶＯは一方ではデジタル評価回路１２に導び
かれ、他方では相互に相補的にスイッチ１３と１４を制
御している。このスイッチ１３と１４によって電荷平衡
形積分器のフィードバック入力側には抵抗１５を介して
二つの固定電圧、■ｒｅｆ＋とＶｒｅｆ−の接続路に交
互に加わる。
広コンバータの入力側電圧■１がオペアンプ１０の非反
転入力側に導かれると、この回路手段によっては、測定
量に対して高抵抗の電圧入力が得られそして給電電圧だ
けでのコンバータ全体の作動が可能になる。前記制御回
路は、順方向分岐で１０ピツトのＡ、’Ｄコンパータテ
例えば１キロヘルツのサンプリング周波数において全体
で１次のデルタ・シグマ・コンバータを成す。
この設計構成の理論的分解能Ｒは、Ｒ＝１，５ｘ１０ｇ
２　ＲＯ３＋Ｎの式で表わす事ができ、順方向分岐で１
０００のオーバーサンプリングＲＯＳ及び１０ピツトの
ん勺コンバータの分解能Ｎの場合約２５ビツトとなる。
次にループの機能作用を述べる。
オペアンプ１０の出力電圧が次の様な６値をとる。すな
わち考察された周期の中で一番良好な電荷平衡を積分コ
ンデンサ２で引き起こす各パルス幅となるような値であ
る。パルス幅は量子化されているので、完全な電荷平衡
は入力電圧の所定の値に対してだけ達成され得る。パル
ス幅モジュレータ１１の個々の周期のうちで補償されな
かった電荷の残シによっては、パルス幅モジュレータ１
１によって次のような時点（状態の生起）まで積分コン
デンサ２の充放電（電荷の積み替え）がなされる。すな
わち１周期中の次により大きなあるいは小さな（残余電
荷の方向に応じてよシ大きな又はより小さな）パルス幅
カパルス幅モジュレータ１１によって調整されるまで積
分供※ズ案繁ｌが充放電が鬼ＳＮ＆＼上記の電荷攪蓄え
がなされる。これによヴｊ記包電衛Ｓ替先か慈善れ思／
’ｈｋに１〜％残余電荷の方向は反転し、パルス幅モジ
ュレータ１１はもとのパルス幅に戻る。コンバータの入
力電圧■１が一定の場合パルス幅モジュレータ１１はパ
ルス幅の２つの隣シ合った値しか発生せず、この２つの
値のひん度からパルス幅モジュレータ１１の分解能を上
回るさらにそれ以上の情報を得ることができる。例えば
パルス幅モジュレータの１０００のステップが１０００
周期経過すると、規定による評価のために１００万の離
散的信号素子が用いられ得る（これは２０ピツトの分解
能にあたる）。この残余電荷の蓄積による１０００周期
の経過は、１０ピツトのＡ／Ｄコンバータにおける妨害
スペクトルの重心シフトによる量子化ノイズの相応の抑
圧（ノイズシェービング）を伴う１０００倍のオーバサ
ンプリングとも解され得る。
パルス幅モジュレータに対する制御クロックを供給電源
の周波数と結合することによって、供給電源のばらつき
が、変換さるべき信号の中で簡単に抑圧できる。
積分コンデンサ２における電圧は、入力電圧ｖ１が一定
の場合に大体一定に保持され、そのため２０ビツトの高
分解能にも拘らず誘電体吸収に関連してのコンデンサに
対する何らの特別の要求も課せられない。このことがコ
ンデンサのモノリシック集積化を可能にしている。
第２図に示したＡ／Ｄコンバータの零点誤差は、オペア
ンプ１０の零点誤差と、変換に対する切換時間誤差へ陥
塞い（１％＞ｏオペアンプ１０の関与の度合は自動零補
償回路によって０．５μＶ以下にすることができる。そ
のため有利にはチョッパ安定形オペアンプが適用される
。これはモノリンツク技術で調整操作なしに製造するこ
とができる。このオペアンプはアナログ部分回路のチッ
プ面積のほとんどの主要部分を必要とする。スイッチ１
３と１４のスイッチングサイクルに対する切換時間誤差
が１　ｎｓよシも小さい値であると仮定すれば、パルス
幅モジュレータ１１の１０００周期期間中、全ての切換
時間誤差は１μｓ以下に留まる。これは２０ビツトのＩ
　ＬＳＢに相応する。変換ごとのスイッチングサイクル
の回数はコンバータの入力電圧の大きさに依存しないの
で、切換時間誤差は問題となるような傾き（勾配）誤差
を引き起こす原因にならない。この傾き誤差はまず第１
にオペアンプ１０の同相電圧除去によって定められる。
スイッチ１３と１４の投入抵抗の相違は直線性誤差を引
き起こしておシ、この直線性誤差の大きさは抵抗１５の
大きさに対するこの差の比に依存している。そのため抵
抗１５を大きくできるようにするのと同時に測定される
べき電圧Ｖｉの小さな電流負荷を達成するために入力段
としてオペアンプ１０の中に電界効果トランジスタが使
用される。第２図に示しであるＡ／Ｄコンバタの比率比
的使用の場合には電圧電源Ｖｒｅｆ十とＶｒｅｆ−の内
部抵抗をスイッチ１３と１４の投入抵抗に加算するよう
に注意しなければならない。
そのため高抵抗電源の場合においては電圧追従が適用さ
れなければならない。２０ビツトの精度を確保するため
には１メガオームのフィードバック抵抗１５の場合に最
大４オームの抵抗不平衡性が許容される。これはモノリ
シック集積化に対してニーズの高いしかし解決可能な要
求である。
発明の効果 この発明によれば、電荷平衡形積分器にフィードバック
される時間離散的な例えば２値付号を発生するパルス幅
モジュレータの適用によって、１つの評価間隔の間の信
号変化の回数が著しく低減され、さらに前もって正確に
規定可能であるため、電荷平衡方式の精度が著しく高め
られる。
Ａ／Ｄコンバータのブロック回路図、第２図は、本発明
によるＡ／Ｄコンバータの実施例のブロック回路図であ
る。
１・・・オペアンプ、２・・・積分コンデンサ、３゜４
・・・スケーリング抵抗、５・・・スイッチ、６・・・
コンパレータ、７・・・クロック発生器、８・・・Ｄ形
フリップ・フロップ、９・・・アンチアリアシングフイ
ルタ、１０・・・オペアンプ、１１・・・パルス幅モジ
ュレータ、１２・・・評価回路、１３．１４・・・スイ
ッチ、１５・・・抵抗。

Claims (1)

  1. 【特許請求の範囲】 １、電荷平衡形積分器の出力側に、パルス幅モジュレー
    タの制御入力側が接続されており、パルス幅モジュレー
    タの値離散的な出力信号によつて電荷平衡形積分器にフ
    ィードバックされる信号の時間特性経過が規定され、そ
    の際に電荷平衡形積分器にフィードバックされる信号又
    はパルス幅モジュレータの別の値離散的な出力信号がデ
    ジタル評価回路に導びかれるように構成されており、該
    評価回路は Ａ／Ｄコンバータの入力信号に応じたデジタル信号をそ
    の出力側に送出するように構成されており、Ａ／Ｄコン
    バータの入力信号は入力側にそしてフィードバック信号
    は電荷平衡形積分器の別の入力側に導びかれるように構
    成されていることを特徴とする電荷平衡方式によるモノ
    リシック集積化高分解能Ａ／Ｄコンバータ。 ２、パルス幅モジュレータはその入力側電圧に対して離
    散的なパルス幅としての情報を形成し、このパルス幅に
    応じた出力信号を発生している請求項１記載のモノリシ
    ック集積化高分解能Ａ／Ｄコンバータ。 ３、パルス幅モジュレータの出力信号のエッジが１つの
    クロックによつて制御されて、固定のタイムパターンに
    配列されている請求項１又は２記載のモノリシック集積
    化高分解能Ａ／Ｄコンバータ。 ４、Ａ／Ｄコンバータの入力側が直接か又はアンチアリ
    アシングフイルタを介して電荷平衡形積分器のオペアン
    プの非反転入力側に接続されている請求項１から３いず
    れか１記載のオペアンプを含んだ電荷平衡形積分器を有
    するモノリシック集積化高分解能Ａ／Ｄコンバータ。 ５、電荷平衡形積分器が、オペアンプ、コンデンサ、抵
    抗から成つており、その際にコンデンサと抵抗が場合に
    よつては離散化技術により例えば外部構成素子として実
    現されている請求項１から４いずれか１記載のモノリシ
    ック集積化高分解能Ａ／Ｄコンバータ。 ６、電荷平衡形積分器のオペアンプは自動零補償回路、
    例えばチョッパ安定化回路を有している請求項１から５
    いずれか１記載のモノリシック集積化高分解能Ａ／Ｄコ
    ンバータ。７、電荷平衡形積分器のオペアンプは、入力
    段として電界効果トランジスタを有している請求項１か
    ら６いずれか１記載のモノリシック集積化高分解能Ａ／
    Ｄコンバータ。 ８、Ａ／Ｄコンバータは、作動電圧だけから供給されて
    いる請求項１から７いずれか１記載のモノリシック集積
    化高分解能Ａ／Ｄコンバータ。 ９、デジタル評価回路カウンタおよび／又はデジタルフ
    ィルタを有する請求項１から８いずれか１記載のモノリ
    シック集積化高分解能 Ａ／Ｄコンバータ。
JP2215095A 1990-04-19 1990-08-16 モノリシツク集積化高分解能ａ／ｄコンバータ Pending JPH046917A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP90890123A EP0452609B1 (de) 1990-04-19 1990-04-19 Monolithisch integrierter hochauflösender Analog-Digital-Umsetzer
EP90890123.4 1990-04-19

Publications (1)

Publication Number Publication Date
JPH046917A true JPH046917A (ja) 1992-01-10

Family

ID=8206110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2215095A Pending JPH046917A (ja) 1990-04-19 1990-08-16 モノリシツク集積化高分解能ａ／ｄコンバータ

Country Status (5)

Country Link
US (1) US5148170A (ja)
EP (2) EP0452609B1 (ja)
JP (1) JPH046917A (ja)
AT (2) ATE133017T1 (ja)
DE (2) DE59010051D1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2469392C1 (ru) * 2011-10-19 2012-12-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Уральский государственный университет" (национальный исследовательский университет) (ФГБОУ ВПО "ЮУрГУ" (НИУ)) Устройство для потенциального разделения цепей постоянного тока
JP2015023544A (ja) * 2013-07-23 2015-02-02 横河電機株式会社 信号変換装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT411416B (de) * 1993-02-26 2003-12-29 Austria Mikrosysteme Int Schaltungsanordnung zur bestimmung des teilerverhältnisses zweier messwiderstände mit einem a/d-umsetzer
US5376892A (en) * 1993-07-26 1994-12-27 Texas Instruments Incorporated Sigma delta saturation detector and soft resetting circuit
US5457458A (en) * 1993-12-21 1995-10-10 Honeywell Inc. High resolution analog current-to-frequency converter
US5410310A (en) * 1994-04-04 1995-04-25 Elsag International N.V. Method and apparatus for extending the resolution of a sigma-delta type analog to digital converter
US5561426A (en) * 1994-09-26 1996-10-01 Delco Electronics Corporation Analog-to-digital converter
JP3456041B2 (ja) * 1995-01-12 2003-10-14 株式会社デンソー センサ信号処理装置
US5614904A (en) * 1995-03-09 1997-03-25 Ericsson Inc. Balance companded delta conversion for homodyne receiver
US6118331A (en) * 1997-06-20 2000-09-12 Texas Instruments Incorporated Method and system for a digital filter having improved settling time
DE19734222A1 (de) * 1997-08-07 1999-02-18 Siemens Audiologische Technik Schaltung und Verfahren zur Digitalwandlung einer analogen Stellgröße in einem digitalen Hörgerät
CN1221082C (zh) * 2001-07-30 2005-09-28 杉田忠雄 降噪装置
US20030174005A1 (en) * 2002-03-14 2003-09-18 Latham Paul W. Cmos digital pulse width modulation controller
US6775164B2 (en) 2002-03-14 2004-08-10 Tyco Electronics Corporation Three-terminal, low voltage pulse width modulation controller IC
GB2389251B (en) * 2002-05-31 2005-09-07 Hitachi Ltd A communication semiconductor integrated circuit, a wireless communication apparatus, and a loop gain calibration method
GB2389255B (en) 2002-05-31 2005-08-31 Hitachi Ltd Apparatus for radio telecommunication system and method of building up output power
GB2389256B (en) 2002-05-31 2005-12-21 Hitachi Ltd Semiconductor integrated circuit device for communication radio-communications apparatus and transmission starting method
GB2389253B (en) 2002-05-31 2005-09-21 Hitachi Ltd Transmitter and semiconductor integrated circuit for communication
WO2008042230A2 (en) * 2006-09-28 2008-04-10 Holosonic Research Labs. Inc. Capacitive load driving device
US7528760B2 (en) * 2007-01-26 2009-05-05 Texas Insturments Incorporated Class D analog-to-digital converter
GB2469620A (en) 2009-04-16 2010-10-27 St Microelectronics An integrating PWM to analogue voltage converter with low offset and low component sensitivity
JP6195543B2 (ja) * 2014-06-27 2017-09-13 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB367522A (en) * 1930-01-17 1932-02-25 Gabriel Tricau Improvements in parachutes
US3500109A (en) * 1966-09-12 1970-03-10 Yokogawa Electric Works Ltd Integrating analog-to-digital converter usable in digital voltmeters
US3566283A (en) * 1968-08-19 1971-02-23 Nus Corp Signal converter
GB1273790A (en) * 1969-09-25 1972-05-10 Solartron Electronic Group Improvements in mark-space analogue to digital converters
GB1434414A (en) 1973-06-29 1976-05-05 Solartron Electronic Group Analogue to digital converters
FR2262807A1 (en) 1974-02-28 1975-09-26 Fayolle Aime Electrical voltage integration method - uses count of switching of voltage from constant current source
US3918050A (en) * 1974-11-18 1975-11-04 Rockwell International Corp Analog-to-digital conversion apparatus
US4083044A (en) * 1976-03-10 1978-04-04 Mdh Industries Inc. Unipolar wide-range current-to-frequency converter
US4118696A (en) * 1976-11-24 1978-10-03 Hughes Aircraft Company Precision voltage to frequency converter for use in A/D converter
GB2118001B (en) * 1982-03-17 1986-03-12 Rosemount Eng Co Ltd Clock controlled dual slope voltage to frequency converter
US4695742A (en) * 1983-05-09 1987-09-22 Sangamo Weston, Inc. Charge balance voltage-to-frequency converter utilizing CMOS circuitry
US4588984A (en) * 1983-12-12 1986-05-13 Rockwell International Corporation Clocked precision integrating analog-to-digital converter system
DE3424052A1 (de) * 1984-06-29 1986-01-09 Siemens AG, 1000 Berlin und 8000 München Signalumformer
US4598270A (en) * 1984-10-04 1986-07-01 Rockwell International Corporation Precision integrating analog-to-digital converter system
US4775841A (en) * 1986-06-03 1988-10-04 Trofimenkoff F N Voltage to frequency conversion circuit with a pulse width to period ratio proportional to input voltage
US4827261A (en) * 1987-11-04 1989-05-02 Trofimenkoff Frederick N Clock-controlled pulse width modulator
US4847620A (en) * 1987-11-04 1989-07-11 Trofimenkoff Frederick N Clock-controlled voltage-to-frequency converter
EP0367522A3 (en) * 1988-11-02 1992-08-05 Hewlett-Packard Company Closed loop pulse width analog-to-digital converter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2469392C1 (ru) * 2011-10-19 2012-12-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Уральский государственный университет" (национальный исследовательский университет) (ФГБОУ ВПО "ЮУрГУ" (НИУ)) Устройство для потенциального разделения цепей постоянного тока
JP2015023544A (ja) * 2013-07-23 2015-02-02 横河電機株式会社 信号変換装置

Also Published As

Publication number Publication date
ATE133017T1 (de) 1996-01-15
DE59010051D1 (de) 1996-02-22
DE59108849D1 (de) 1997-10-16
EP0457749B1 (de) 1997-09-10
EP0452609B1 (de) 1996-01-10
US5148170A (en) 1992-09-15
EP0452609A1 (de) 1991-10-23
ATE158122T1 (de) 1997-09-15
EP0457749A1 (de) 1991-11-21

Similar Documents

Publication Publication Date Title
JPH046917A (ja) モノリシツク集積化高分解能ａ／ｄコンバータ
US6008685A (en) Solid state temperature measurement
US7176819B1 (en) Precision low noise-delta-sigma ADC with AC feed forward and merged coarse and fine results
US6373334B1 (en) Real time correction of a digital PWM amplifier
JP4668324B2 (ja) アナログ・ディジタル変換器のためのデルタ・シグマ変調器
US6342817B1 (en) Precision oscillator circuits and methods with switched capacitor frequency control and frequency-setting resistor
AU729574B2 (en) Hearing aid device
JPS6323687B2 (ja)
US4926178A (en) Delta modulator with integrator having positive feedback
US20120200440A1 (en) A/d converter and semiconductor device
KR20050039722A (ko) 증분-델타 아날로그-대-디지털 변환
US7453381B2 (en) Power-saving multibit delta-sigma converter
JP5502242B2 (ja) 連続時間デルタ−シグマコンバータの時定数の較正
US9419643B2 (en) Delta sigma modulator
US7319424B2 (en) Measuring and correcting non-linearity of an internal multi-bit analog-to-digital converter in a delta-sigma analog-to-digital converter
EP3783798A1 (en) Current to digital converter circuit, optical front end circuit, computed tomography apparatus and method
US6927718B2 (en) Circuit arrangement and method for reducing an alignment error in a Σ-Δ modulator
US5323156A (en) Delta-sigma analog-to-digital converter
JP7135097B2 (ja) 電流積分器における増幅器の負荷電流キャンセル方法、及び、増幅器の負荷電流がキャンセルされた電流積分器
EP0738439B1 (en) Low resolution, high linearity digital-to-analog converter without trim
CN107218956B (zh) 电容传感器的读出电路与其操作方法
US20220173724A1 (en) Time constant calibration circuit and method
JP6371646B2 (ja) 帰還型パルス幅変調器
JP3092340B2 (ja) Ｐｄｍ変換装置
JP2778634B2 (ja) 減算器