<Desc/Clms Page number 1>
Die Erfindung betrifft eine Schaltungsanordnung zur Bestimmung des Teilerverhältnisses eines aus zwei Messwiderständen gebildeten Spannungsteilers mit einem A/D-Umsetzer nach dem Ladungsausgleichsverfahren, welcher das Teilerverhältnis der Messwiderstände auf das Tasterhältnis eines an seinem Ausgang abgreifbaren Rechtecksignals abbildet.
Aus der Literatur, z. B. aus der US-PS 5 148 170, sind Koder bzw. A/D-Umsetzer bekannt, die das Verhältnis zweier Spannungen Vm und Vr durch das Tastverhältnis eines Rechteckssignals abbilden. Ist dieses Rechtecksignal an einen Takt gebunden, kann durch numerische Verfahren das Verhältnis der Spannungen digital dargestellt werden.
Dieses Messprinzip kann auch zur genauen Spannungsmessung benutzt werden, wie es in der EP 457 749 B1 angegeben ist, wobei abwechselnd die zu messende Spannung und eine Referenzspannung an den Eingang eines Ladungsausgleichsintegrators gelegt wird und eine über einen Pulsbreiten-Modulator und einen gesteuerten Schalter gebildete Regelschleife den Mittelwert der in den Ladungsausgleichsintegrator fliessenden Ladung auf dem Wert Null hält. Die Pulsdauer des Pulsbreiten-Modulators ist dabei als ein ganzzahliges Vielfaches der Periodendauer eines Übertaktes gewählt.
Die eingangs genannten Schaltungsanordnungen zur Bestimmung eines Widerstands-Teilerverhältnisses erzeugen ein Rechtecksignal mit veränderbarem Tastverhältnis und meist fester Amplitude, vergleichen den zeitlichen Mittelwert des Rechtecksignals mit einer der Spannungen Vm und verändern in einer Regelschleife das Tastverhältnis so, dass diese Spannung und der Mittelwert gleich gross werden.
In vielen Anwendungsfällen ist diese eine Spannung die Ausgangsspannung eines Spannungsteilers, der die andere Spannung Vr teilt, so dass auch das Teilerverhältnis eines Spannungsteilers oder daraus abgeleitete Grössen gemessen werden können. Diese bekannten Schaltungsanordnungen sind daher hervorragend zur Temperaturmessung geeignet. Bei der Messung kleiner Widerstände bzw. bei der Temperaturmessung mit niederohmigen Platinwiderstandsthermometern stört jedoch der ohmsche Widerstand der Verbindung zwischen den Widerständen des Spannungsteilers bis zur Unbrauchbarkeit des Messverfahrens, weil bei dieser bekannten Schaltungsanordnung der notwendige Vierleiteranschluss der Widerstände nicht möglich ist.
Aufgabe der Erfindung ist es daher, unter Wahrung aller Vorteile diese bekannte Schaltunganordnung derart weiterzubilden, dass trotz des nicht vermeidbaren Widerstands der Verbindung zwischen den Spannungsteilerwiderständen nur die genauen Widerstandswerte in die Messung eingehen.
Ausgehend von einer Schaltungsanordnung der eingangs genannten Art wird dieses Ziel hier erfindungsgemäss dadurch erreicht, dass die Messwiderstände an ihren miteinander verbundenen Enden jeweils einen Potentialabgriffspunkt aufweisen, die über je einen gesteuerten Schalter miteinander verbunden und an einen Messeingang des A/D-Umsetzers geführt sind, und dass der Steuereingang des einen gesteuerten Schalters direkt und der des anderen gesteuerten Schalters über einen Inverter mit dem Rechtecksignal-Ausgang des A/D-Umsetzers verbunden sind.
Hiedurch wird erreicht, dass der durch diese gesteuerten Schalter gebildete Schaltspannungsteiler für den Spannungsabfall am parasitären Verbindungswiderstand zwischen den beiden Spannungsteilerwiderständen dessen Spannungsabfall genau im Verhältnis der beiden Widerstände teilt, wodurch die gemessene Spannung unabhängig vom Wert des parasitären Widerstands der Verbindungsleitung der beiden Spannungsteiierwiderstände ist. Ausserdem ist zufolge der Konfiguration der erfindungsgemässen Schaltungsanordnung Vierleiteranschluss beider Widerstände möglich.
Eine Weiterbildung der Erfindung kann darin bestehen, dass die über die gesteuerten Schalter verbundenen Potentialabgriffspunkte über einen Tiefpass an den Messeingang des A/D-Umsetzers geführt sind.
Dadurch wird die dynamische Gleichtaktaussteuerung des Differenzintegrators durch ein schaltfrequentes Rechtecksignal wesentlich verkleinert.
Nachstehend ist die Erfindung anhand der Zeichnungen beispielsweise erläutert. Es zeigt die Fig. 1 eine Prinzipdarstellung eines herkömmlichen A/D-Umsetzers nach dem Ladungsausgleichsverfahren, und Fig. 2 eine Ausgestaltung der erfindungsgemässen Schaltungsanordunung eines solchen Wandlers.
Der in Fig. 1 gezeigte bekannte A/D-Umsetzer nach dem Ladungsausgleichsverfahren weist
<Desc/Clms Page number 2>
einen Differenzintegrator bestehend aus einem Operationsverstärker 1, einem Integrierkondensator 2 und einem Integrierwiderstand 3 auf, welcher von der am Messeingang anliegenden Spannung Vm das Zeitintegral eines Rechtecksignals Vs subtrahiert, welches aus einem Referenzsignal Vr einer Referenzspannungsquelle 10 mit Hilfe von zwei in Serie geschalteten steuerbaren Schaltern 6 bzw. 7 erzeugt wird. Das im Differenzintegrator gebildete Ausgangssignal Int steuert einen Rechteckgenerator 4, welcher an seinem Ausgang ein Signal Vo mit einem Tastve rhältnis d liefert, von dem der eine der beiden gesteuerten Schalter 6 direkt, der zweite Schalter 7 nach Invertierung in einem Inverter 5 komplementär angesteuert wird.
Auf diese Weise wird durch den so geschlossenen Regelkreis der Zeitmittelwert der Rechteckspannung Vs gleich der Messspannung Vm gehalten.
Falls, wie in der Fig. 1 weiters angedeutet, die Messspannung Vm über einen Spannungsteiler bestehend aus den Widerständen 8 und 9 aus derselben Referenzspannung Vr wie auch die Rechteckspannung Vs abgeleitet wird, so stellt das Tastverhältnis der Rechteckspannung Vs und damit auch das digital auswertbare Tastverhältnis d des Signals Vo genau das Verhältnis von Vm zu Vr dar.
Falls die eigentliche Messgrösse nicht die Messspannung Vm, sondern das Verhältnis der Widerstände 8 und 9 ist, so stört der ohmsche Widerstand der Verbindung von 8 und 9 die Genauigkeit der Messung, weil der notwendige Vierleiteranschluss der Widerstände in dieser Anordnung nicht möglich ist.
Fig. zeigt eine erfindungsgemässe Schaltungsanordnung, wobei die mit Fig. 1 übereinstimmenden Schaltelemente mit denselben Bezugszeichen versehen sind. Die von der Referenzspannungsquelle 10 gelieferte Referenzspannung Vr wird über Stromklemmen der Serienschaltung der in Vierleitertechnik ausgeführten Spannungsteilerwiderstände 8 und 9 zugeführt. Die an den zugehörigen Potentialklemmen Vr+ bzw Vr- auftretende Gesamtspannung liegt an den Schaltern 6 bzw. 7 an und wird-wie anhand der Fig. 1 bereits beschrieben - in gleichartiger Weise zur Bildung des Rechtecksignals Vs verwendet. Der Differenzintegrator 1, 2, 3 subtrahiert von der Messspannung Vm das Zeitintegral von Vs und steuert über den Rechteckgenerator 4 das Tastverhältnis d des Ausgangs Vo wiederum direkt bzw. werden über einen Inverter 5 die Schalter 6 bzw. 7 angesteuert.
Die Potentialabgriffe Vm'bzw. Vm"der Verbindung der beiden Spannungsteilerwiderstände 8 und 9 sind über die Schalterstrecke je eines weiteren Schalters 11, welcher dem Schalter 6 entspricht, des weiteren Schalters 12, welcher dem Schalter 7 entspricht, miteinander verbunden und liegen entweder drekt oder über ein zwischengeschaltetes Glättungsglied 13,14 am Messeingang des A/D-Umsetzers an. Die Ansteuerung der Schalter 11 bzw. 12 erfolgt mit jeweils demselben Tastverhältnis wie dem des entsprechenden Schalters 6 bzw. 7. Im einfachsten Fall können die Schalter 11 bzw. 12 mit denselben Steuersignalen wie die entsprechenden Schalter 6 bzw. 7 angesteuert werden, wodurch jeweils 6 und 11 bzw. 7 und 14 gleichzeitig schalten.
Wesentlich ist dabei, dass die Differenzspannung zwischen Vm'und Vm", also der Spannungsabfall am parasitären Widerstand der Verbindungsleitung der beiden Spannungsteiierwiderstände 8 und 9 immer im Verhältnis 8 zu 9 geteilt wird. Dies wird durch den Schaltspannungsteiler bestehend aus den Schaltern 11 und 12 erreicht. Auch wenn sich das Widerstandsverhältnis im Betrieb ändert, so folgt das Teilerverhältnis des Schaltspannungsteilers iterativ in den folgenden Arbeitstakten des Generators 4.
Das Ausgangssignal des Schaltspannungsteilers 11, 12 ist ein Rechtecksignal mit den beiden Werten Vm'und Vm"und einem Tastverhältnis d. Der aus dem Widerstand 13 und dem Kondensator 14 gebildete Tiefpass glättet dieses Rechtecksignal und vermeidet dadurch eine dynamische Gleichtaktaussteuerung des Operationsverstärkers 1. Bei den meisten Operationsverstärkertypen kann der Tiefpass unter der Bedingung, dass Vm'-Vm" Vr gilt, entfallen.
**WARNUNG** Ende DESC Feld kannt Anfang CLMS uberlappen**.