JPH04528A - Ｆｄｄ装置のインタフェース出力回路 - Google Patents
Ｆｄｄ装置のインタフェース出力回路Info
- Publication number
- JPH04528A JPH04528A JP10218890A JP10218890A JPH04528A JP H04528 A JPH04528 A JP H04528A JP 10218890 A JP10218890 A JP 10218890A JP 10218890 A JP10218890 A JP 10218890A JP H04528 A JPH04528 A JP H04528A
- Authority
- JP
- Japan
- Prior art keywords
- fdd
- signal
- driver
- output circuit
- host
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008054 signal transmission Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 7
- 230000006378 damage Effects 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 3
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、ＦＤＤ装置をインタフェースケーブル等の
信号伝達手段によりホスト装置に接続するためのＦＤＤ
装置のインタフェース出力回路に関するものである。
信号伝達手段によりホスト装置に接続するためのＦＤＤ
装置のインタフェース出力回路に関するものである。
［従来の技術］
従来、ＦＤＤ装置とホスト装置とを接続するための信号
伝達手段としては、インタフェースケーブルを用いて、
第２図のように接続するものが一般的であった。第２図
は、このような従来のＦＤＤ装置のインタフェース出力
回路とホスト装置入力回路との接続状態を示す回路図で
あり、（１）はＦＤＤ装置、（２）はホスト装置、（３
）はＦＤＤ装置（１）とホスト装置（２）とを接続する
ためのインタフェースケーブルである。ＦＤＤ装置（１
）はＦＤＤドライバ（４）を含み、その出力端子はイン
タフェースケーブル（３）の一方の信号ライン（３ａ）
に接続されている。ホスト装置（２）はホストレシーバ
（５）を含み、その入力側は前記信号ライン（３ａ）に
接続され、かつ、終端抵抗（６）を介して電源（７）に
接続されている。インタフェースケーブル（３）の他方
のラインはアース（８）、（８）に接続されている。
伝達手段としては、インタフェースケーブルを用いて、
第２図のように接続するものが一般的であった。第２図
は、このような従来のＦＤＤ装置のインタフェース出力
回路とホスト装置入力回路との接続状態を示す回路図で
あり、（１）はＦＤＤ装置、（２）はホスト装置、（３
）はＦＤＤ装置（１）とホスト装置（２）とを接続する
ためのインタフェースケーブルである。ＦＤＤ装置（１
）はＦＤＤドライバ（４）を含み、その出力端子はイン
タフェースケーブル（３）の一方の信号ライン（３ａ）
に接続されている。ホスト装置（２）はホストレシーバ
（５）を含み、その入力側は前記信号ライン（３ａ）に
接続され、かつ、終端抵抗（６）を介して電源（７）に
接続されている。インタフェースケーブル（３）の他方
のラインはアース（８）、（８）に接続されている。
（ａ）、 （ｂ）はその位置における信号名を示す。
次に、上記構成の動作について説明する。
ＦＤＤ装置（１）のＦＤＤドライバ（４）に第４図に示
す信号（ａ）が入力されると、ＦＤＤドライバ（４）は
それを反転した信号（ｂ）をインタフェースケーブル（
３）を通じてホスト装置（２）のホストレシーバ（５）
に出力する。このとき終端抵抗（６）はホスト装置（２
）の入力インピーダンスとして働き、インタフェースケ
ーブル（３）の特性インピーダンスとの整合をとるとと
もに、信号ラインのプルアップ用としての働きもするも
のである。
す信号（ａ）が入力されると、ＦＤＤドライバ（４）は
それを反転した信号（ｂ）をインタフェースケーブル（
３）を通じてホスト装置（２）のホストレシーバ（５）
に出力する。このとき終端抵抗（６）はホスト装置（２
）の入力インピーダンスとして働き、インタフェースケ
ーブル（３）の特性インピーダンスとの整合をとるとと
もに、信号ラインのプルアップ用としての働きもするも
のである。
［発明が解決しようとする課題］
従来のＦＤＤ装置のインタフェース出力回路は以上のよ
うに構成されているので、ホスト装置の終端抵抗（６）
とインタフェースケーブル（３）の特性インピーダンス
との整合がとれていない場合、第３図（ｂ）および第４
図（ｂ）に示すように、信号パルスのグラウンドや電源
電圧からの行き過ぎ現象であるアンダーシュートやオー
バシュートが発生しやすく、信号パルスを歪ませ、ノイ
ズ源となって、ＦＤＤ装置のＦＤＤドライバやホスト装
置のホストレシーバの誤動作や破壊を招く恐れがあるな
どの問題点かあった。従って、上記問題点を解消しなけ
ればならないという課題がある。
うに構成されているので、ホスト装置の終端抵抗（６）
とインタフェースケーブル（３）の特性インピーダンス
との整合がとれていない場合、第３図（ｂ）および第４
図（ｂ）に示すように、信号パルスのグラウンドや電源
電圧からの行き過ぎ現象であるアンダーシュートやオー
バシュートが発生しやすく、信号パルスを歪ませ、ノイ
ズ源となって、ＦＤＤ装置のＦＤＤドライバやホスト装
置のホストレシーバの誤動作や破壊を招く恐れがあるな
どの問題点かあった。従って、上記問題点を解消しなけ
ればならないという課題がある。
この発明は、上記課題を解決するためになされたもので
、ホスト装置の終端抵抗（６）とインタフェースケーブ
ルの特性インピーダンスが整合していない場合でも信号
のアンダーシュートやオーバシュートの発生を抑え、Ｆ
ＤＤドライバとホストレシーバの誤動作と破壊を防止す
ることができるＦＤＤ装置のインタフェース出力回路を
得ることを目的とする。
、ホスト装置の終端抵抗（６）とインタフェースケーブ
ルの特性インピーダンスが整合していない場合でも信号
のアンダーシュートやオーバシュートの発生を抑え、Ｆ
ＤＤドライバとホストレシーバの誤動作と破壊を防止す
ることができるＦＤＤ装置のインタフェース出力回路を
得ることを目的とする。
［課題を解決するための手段］
この発明に係るＦＤＤ装置のインタフェース出力回路は
、ＦＤＤ装置をインタフェースケーブル等の信号伝達手
段によりホスト装置に接続するためのものであって、前
記ホスト装置側は信号を受信するためのホストレシーバ
を備え、その電源と信号ラインとの間に終端抵抗が接続
されており、かつ、ＦＤＤ装置側はオープンコレクタま
たはスリーステートで信号を送信するＦＤＤドライバを
備え、このＦＤＤドライバと信号ラインとの間に直列に
インダクタを接続したしたものである。
、ＦＤＤ装置をインタフェースケーブル等の信号伝達手
段によりホスト装置に接続するためのものであって、前
記ホスト装置側は信号を受信するためのホストレシーバ
を備え、その電源と信号ラインとの間に終端抵抗が接続
されており、かつ、ＦＤＤ装置側はオープンコレクタま
たはスリーステートで信号を送信するＦＤＤドライバを
備え、このＦＤＤドライバと信号ラインとの間に直列に
インダクタを接続したしたものである。
［作用〕
この発明におけるＦＤＤ装置のインタフェース出力回路
は、ＦＤＤ装置のＦＤＤドライバと信号ラインとの間に
インダクタを挿入することにより、信号のアンダーシュ
ートやオーバーシュートの発生を抑え、ＦＤＤドライバ
とホストレシーバの誤動作や破壊を防止することができ
る。
は、ＦＤＤ装置のＦＤＤドライバと信号ラインとの間に
インダクタを挿入することにより、信号のアンダーシュ
ートやオーバーシュートの発生を抑え、ＦＤＤドライバ
とホストレシーバの誤動作や破壊を防止することができ
る。
［実施例コ
以下、この発明の一実施例を図について説明する。第１
図は、この発明によるＦＤＤ装置のインタフェース出力
回路とホスト装置入力回路との接続状態を示す回路図で
あり、（１１）はＦＤＤ装置、（１２）はホスト装置、
（１３）はＦＤＤ装置（１１）とホスト装置（１２）と
を接続するためのインタフェースケーブルである。ＦＤ
Ｄ装置（１１）はＦＤＤドライバ（１４）を含み、その
出力端子はインダクタ（１９）を介してインタフェース
ケーブル（１３）の１つの信号ライン（１３ａ）に接続
されている。ホスト装置（１２）はホストレシーバ（１
５）を含み、その入力側は前記信号ライン（１３ａ）に
接続され、かつ、終端抵抗（１６）を介して電源（１７
）に接続されている。インタフェースケーブル（１３）
の他方のラインはアース（１８）、（１８）に接続され
ている。（ａ）、 （Ｃ）はその位置における信号名
を示す。
図は、この発明によるＦＤＤ装置のインタフェース出力
回路とホスト装置入力回路との接続状態を示す回路図で
あり、（１１）はＦＤＤ装置、（１２）はホスト装置、
（１３）はＦＤＤ装置（１１）とホスト装置（１２）と
を接続するためのインタフェースケーブルである。ＦＤ
Ｄ装置（１１）はＦＤＤドライバ（１４）を含み、その
出力端子はインダクタ（１９）を介してインタフェース
ケーブル（１３）の１つの信号ライン（１３ａ）に接続
されている。ホスト装置（１２）はホストレシーバ（１
５）を含み、その入力側は前記信号ライン（１３ａ）に
接続され、かつ、終端抵抗（１６）を介して電源（１７
）に接続されている。インタフェースケーブル（１３）
の他方のラインはアース（１８）、（１８）に接続され
ている。（ａ）、 （Ｃ）はその位置における信号名
を示す。
次に、上記構成の動作について説明する。
第３図はＦＤＤドライバ（１４）がオープンコレクタの
時の、また、Ｎ４図はＦＤＤドライバ（１４）かスリー
スティトの時の各部の信号波形を示す波形図であり、（
ａ）はＦＤＤドライバ（１４）への入力信号、（ｂ）は
従来の構成によるインタフェースケーブル（３）中の信
号波形、（Ｃ）はこの発明の実施例におけるインタフェ
ースケーブル（１３）中の信号波形を示したものである
。
時の、また、Ｎ４図はＦＤＤドライバ（１４）かスリー
スティトの時の各部の信号波形を示す波形図であり、（
ａ）はＦＤＤドライバ（１４）への入力信号、（ｂ）は
従来の構成によるインタフェースケーブル（３）中の信
号波形、（Ｃ）はこの発明の実施例におけるインタフェ
ースケーブル（１３）中の信号波形を示したものである
。
ＦＤＤ装置（１１）のＦＤＤドライバ（１４）に信号（
ａ）が入力されると、ＦＤＤドライバ（１４）はそれを
反転した信号（Ｃ）をインタフェースケーブル（１３）
を通じてホスト装置（１２）のホストレシーバ（１５）
に出力する。このとき終端抵抗（１６）とインタフェー
スケーブル（１３）の特性インピーダンスが整合してい
ない場合、信号（Ｃ）はアンダーシュートまたはオーバ
シュートを生じる条件を備えていることになるが、信号
ラインに挿入されたインダクタ（１９）の作用により信
号電流の急激な変化を抑え、アンダーシュートやオーバ
ーシュートが抑制される。
ａ）が入力されると、ＦＤＤドライバ（１４）はそれを
反転した信号（Ｃ）をインタフェースケーブル（１３）
を通じてホスト装置（１２）のホストレシーバ（１５）
に出力する。このとき終端抵抗（１６）とインタフェー
スケーブル（１３）の特性インピーダンスが整合してい
ない場合、信号（Ｃ）はアンダーシュートまたはオーバ
シュートを生じる条件を備えていることになるが、信号
ラインに挿入されたインダクタ（１９）の作用により信
号電流の急激な変化を抑え、アンダーシュートやオーバ
ーシュートが抑制される。
ＦＤＤドライバ（１４）がオープンコレクタ出力の場合
、第３図に示すように、従来の構成による波形（ｂ）に
はアンダーシュートが出やすいか、この発明による波形
（Ｃ）によればアンダーシュドが皆無となっている。ま
た、ＦＤＤドライバ（１４）がスリーステート出力の場
合、第４図に示すように、従来の構成による時は波形（
ｂ）にアンダーシュートおよびオーバーシュートが出や
すいか、この発明による時はこれを抑えることかできる
。また、インタフェースケーブルに乗ってくる外来ノイ
ズやサージをカットし、ＦＤＤドライバを保護すること
ができる。
、第３図に示すように、従来の構成による波形（ｂ）に
はアンダーシュートが出やすいか、この発明による波形
（Ｃ）によればアンダーシュドが皆無となっている。ま
た、ＦＤＤドライバ（１４）がスリーステート出力の場
合、第４図に示すように、従来の構成による時は波形（
ｂ）にアンダーシュートおよびオーバーシュートが出や
すいか、この発明による時はこれを抑えることかできる
。また、インタフェースケーブルに乗ってくる外来ノイ
ズやサージをカットし、ＦＤＤドライバを保護すること
ができる。
［発明の効果コ
この発明は、以上説明したとおり、ＦＤＤ装置のＦＤＤ
ドライバと信号ラインとの間に直列にインダクタを挿入
した構成により、インタフェースケーブルとホスト装置
の終端抵抗とのインピーダンスの不整合によるアンダー
シュートやオーバシュートを抑制することかでき、同時
に、インタフェースケーブルに乗ってくる外来ノイズや
サージからＦＤＤドライバを保護するなどの顕著な効果
を有する。
ドライバと信号ラインとの間に直列にインダクタを挿入
した構成により、インタフェースケーブルとホスト装置
の終端抵抗とのインピーダンスの不整合によるアンダー
シュートやオーバシュートを抑制することかでき、同時
に、インタフェースケーブルに乗ってくる外来ノイズや
サージからＦＤＤドライバを保護するなどの顕著な効果
を有する。
第１図は、この発明によるＦＤＤ装置のインタフェース
出力回路の１実施例を採用したＦＤＤ装置のインタフェ
ース出力回路とホスト装置入力回路との接続状態を示す
回路図、第２図は、従来のＦＤＤ装置のインタフェース
出力回路とホスト装置入力回路との接続状態を示す回路
図、第３図は、ＦＤＤドライバがオープンコレクタ出力
の時の各部の信号波形を、また、第４図は、ＦＤＤドラ
イバがスリースティト出力の時の各部の信号波形を示す
波形図であり、（ａ）はＦＤＤドライバの入力信号、（
ｂ）は従来の構成におけるインタフェースケーブル中の
信号ラインの信号波形、（Ｃ）はこの発明におけるイン
タフェースケーブル中の信号ラインの信号波形である。 図中、（１１）はＦＤＤ装置、（１２）はホスト装置、
（１３）はインタフェースケーブル、（１４）はＦＤＤ
ドライバ、（１５）はホストレシーバ、（１６）は終端
抵抗、（１９）はインダクタである。 なお、各図中同一符号は同一または相当部分を示す。 第 図 ・１ １６：）−ｊＪ拾抗 １９ イ／り°クク 代理人 弁理士 吉 １）研 二 （外２名） 第３図 第４図
出力回路の１実施例を採用したＦＤＤ装置のインタフェ
ース出力回路とホスト装置入力回路との接続状態を示す
回路図、第２図は、従来のＦＤＤ装置のインタフェース
出力回路とホスト装置入力回路との接続状態を示す回路
図、第３図は、ＦＤＤドライバがオープンコレクタ出力
の時の各部の信号波形を、また、第４図は、ＦＤＤドラ
イバがスリースティト出力の時の各部の信号波形を示す
波形図であり、（ａ）はＦＤＤドライバの入力信号、（
ｂ）は従来の構成におけるインタフェースケーブル中の
信号ラインの信号波形、（Ｃ）はこの発明におけるイン
タフェースケーブル中の信号ラインの信号波形である。 図中、（１１）はＦＤＤ装置、（１２）はホスト装置、
（１３）はインタフェースケーブル、（１４）はＦＤＤ
ドライバ、（１５）はホストレシーバ、（１６）は終端
抵抗、（１９）はインダクタである。 なお、各図中同一符号は同一または相当部分を示す。 第 図 ・１ １６：）−ｊＪ拾抗 １９ イ／り°クク 代理人 弁理士 吉 １）研 二 （外２名） 第３図 第４図
Claims (1)
- ＦＤＤ装置をインタフェースケーブル等の信号伝達手段
によりホスト装置に接続するためのＦＤＤ装置のインタ
フェース出力回路において、前記ホスト装置側は信号を
受信するためのホストレシーバを備え、その電源と信号
ラインとの間に終端抵抗が接続されており、かつ、ＦＤ
Ｄ装置側はオープンコレクタまたはスリーステートで信
号を送信するＦＤＤドライバを備え、このＦＤＤドライ
バと信号ラインとの間に直列にインダクタを接続したこ
とを特徴とするＦＤＤ装置のインタフェース出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10218890A JPH04528A (ja) | 1990-04-17 | 1990-04-17 | Ｆｄｄ装置のインタフェース出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10218890A JPH04528A (ja) | 1990-04-17 | 1990-04-17 | Ｆｄｄ装置のインタフェース出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04528A true JPH04528A (ja) | 1992-01-06 |
Family
ID=14320693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10218890A Pending JPH04528A (ja) | 1990-04-17 | 1990-04-17 | Ｆｄｄ装置のインタフェース出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04528A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007201697A (ja) * | 2006-01-25 | 2007-08-09 | Auto Network Gijutsu Kenkyusho:Kk | 分岐コネクタ |
-
1990
- 1990-04-17 JP JP10218890A patent/JPH04528A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007201697A (ja) * | 2006-01-25 | 2007-08-09 | Auto Network Gijutsu Kenkyusho:Kk | 分岐コネクタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1492287B1 (en) | Receiver for eliminating common mode noise in a differential signal | |
| US3983323A (en) | Full-duplex digital transmission line system | |
| JPH04528A (ja) | Ｆｄｄ装置のインタフェース出力回路 | |
| EP0884859A2 (en) | Extended feedback circuit for impedance matching and voltage isolation | |
| JPH0514240A (ja) | 信号伝送回路 | |
| US6531901B2 (en) | High-speed bus capable of effectively suppressing a noise on a bus line | |
| JP2001320267A (ja) | Ｅｃｌ終端回路 | |
| JPS6361816B2 (ja) | ||
| JPS6380613A (ja) | 簡易型ト−ン信号発生装置 | |
| JPH04367139A (ja) | 出力保護回路付き信号送信回路 | |
| JP2644287B2 (ja) | バスインタフェース受信回路 | |
| JPH0697967A (ja) | データ伝送方式 | |
| JP3350476B2 (ja) | 通信システムの受信回路 | |
| JP2516333B2 (ja) | ドライバ回路 | |
| JPS62180643A (ja) | パルス伝送方式 | |
| JP3959048B2 (ja) | 超音波診断装置 | |
| JP2735661B2 (ja) | インタフェース回路の波形整形回路 | |
| JP3419359B2 (ja) | クロック伝送回路 | |
| JP2000357772A (ja) | 入力保護回路の活線挿抜システム及び方法 | |
| JPH0575551A (ja) | クロツク信号伝送回路 | |
| JPH03208369A (ja) | 半導体入力回路 | |
| SU1152081A1 (ru) | Устройство согласовани логических элементов с линией задержки | |
| JPH01255311A (ja) | 定電流源を用いたレベル変換回路 | |
| JPS62202697A (ja) | ダイヤルパルス送出回路 | |
| JPH03201642A (ja) | 受信回路 |