JPH0449662A - マスタースライス方式集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマスタースライス方式集積回路装置における電
源の給電方式に関する。

［発明の概要〕 本発明はマスタースライス方式集積回路装置に於いて、
第１層の電源配線をその電源のサブストレイト（基盤）
に接続する事に依って、ＬＳＩ全体の電源の電位の安定
をはかるものである。

〔従来の技術〕

マスタースライス方式集積回路装置においては、第１図
に示す様に、１０１なるチップに対して、その中心部に
１０２なる基本セルをマトリクス状に配置し、チップ周
囲に対しては１０５なる入出力セルを配置するのが一般
的である。

そして、この基本セル・マトリクスの上に、複数個の能
動素子に依って構成された基本セルを、横方向または縦
方向に複数個使用して、その上に、配線を施し、論理機
能を有するマクロセルを形成して、これらを配置してい
る。一方チツブの周囲には各々の大田カセル上に配線を
施し、論理機能を有する入出力の為のマクロセルを形成
して、これらを配置している。１０４は入出力セルと内
部のマクロセルを結び付ける配線専用領域である。

第４図および第２図は従来の、第１層の電源配線をその
電源のサブストレイト（基盤）に接続する事に依って内
部基本セルの電源の電位をより安定にする方法であるが
、この場合、ＶＤＤおよびＶＳＳについて、各サブスト
レイトへの接続は、２０３および２０４なる形で、マス
タースライス方式における機能セル２１０の内部につい
てのみ行われていた。

〔発明が解決しようとする課題〕

しかし、前述の従来技術では、機能セルの内部でのみ、
ＶＤＤおよびｖＳＳからサブストレイトへの接続をおこ
なっているため、第２図に示すように、横方向の行当り
の機能セルの利用率が低下すると、電源ラインのサブス
トレイトへの接続が、極めて貧弱となるという問題点を
有する。

これは、チップの中心部についてのみ、機能セルを集中
して配置した場合、チップの周囲と、チップの中心部以
外では、サブストレイトへの接続ができないため、十分
に電源の電位を均一にすることはできない。

本発明はこのような問題点を解決するもので、その目的
とするところはマスタースライス方式で、第−層電源配
線のサブストレイトへの接続をより均一に行う事が出来
るようにする方法を提供するところにある。

〔課題を解決するための手段〕

本発明のマスタースライス方式集積回路装置は横方向の
配線に使用する第一層金属配線による電源配線と、基本
セルの中のトランジスターを分離する高濃度のストッパ
ー領域を接線する複数のコンタクトを、電源配線の方向
に基本セルの横方向の間隔で配置したセルを使用するこ
とを特徴とする。

〔作　用〕

この様にすると、横方向の行当りの機能セルの利用率が
低下しても、電源ラインのサブストレイトへの接続が、
このセルに依って極めて完全に近い形で行うことができ
る。

本発明の上記の構成によれば、マスタースライス方式の
ＬＳＩの中で、機能セルを配置する場合に、そのチップ
内での機能セルの利用率を、全く配慮することなしに、
横方向電源の電位をより均一にすることが出来る。

また、このサブストレイトと電源ラインを接続するコン
タクトは、横方向の配線トラックを、以後の自動配線の
段階で、減少させる事もない。

〔実　施　例〕

本発明は以上の問題点を解決するために、第５図および
第３図に示すごとく、横方向に長い２１１なるセルを使
用する。このセルは、横方向に使用される、第一層金属
配線による電源ラインを、第１図におけるチップ上にマ
トリクス状に配置された基本セルのうちの、横方向の一
列を全て、第５図に示すように第一層金属配線によるＶ
ＤＤ電源ラインとＮ型の高濃度ストッパーを接続するコ
ンタクト（２０３）および第一層金属配線にょるｖＳＳ
電源ラインと、Ｐ型の高濃度ストッパーを接続するコン
タクト（２０４）で各々の高濃度ストッパーに接続する
ものである。

第３図および第４図に示す機能セル領域（２１０）につ
いては、第一層金属配線による電源ラインと高濃度スト
ッパーを接続する複数のコンタクトで構成された専用セ
ル領域（２１１）があらがじめこれらのコンタクト（２
０３，２ｏ４）を含んでいるので２１０の中でこのコン
タクトを持つ必要がなくなり、この分だけセル（２１０
）が持つべきデータの量が少なくなる。このことはゲー
トアレイ等で機能セルをライブラリーデータとして定義
する際に、より多くの基本セルを使用する機能セルであ
ればある程この機能セルが持つべきデータの量を削減す
ることができる。

さらに従来の技術によると第２図に示すごとく機能セル
領域を占有する機能セルが、横方向に配置された基本セ
ル列あたり、疎らに配置されると高濃度ストッパーとの
接続を行なうコンタクトが機能セル領域内にしか定義さ
れていないため、チップの周辺から電源を電源ライン２
０１．２０２によって供給しようとすると、基本セル列
の中心部において、第３図の様に基本セル列内の全ての
基本セルについてコンタクト２０３．２０４を接続した
ものより電源電位の上昇または下降を生ずる。このこと
はチップ内部の同一機能セルの特性の変化として、雑音
余裕度の低下、供給される電源電圧の低下、さらに伝播
遅延時間の増加を招くことになる。

また高濃度ストッパー２０５．２０６については電源ラ
イン２０１．２０２に流れる電流の分流用の抵抗でもあ
り、コンタクト２０３．２０４でできる限り多くの場所
をチップの基板に接続する事できわめて、機能セル領域
内の素子が消費する電流を効率良く基板（サブストレイ
ト）に吸収させることができる。第５図の２１１なる専
用セルはこれらの目的の為に極めて有効である。

〔発明の効果〕

以上述べたように本発明によれば、横に長い２１１なる
、電源とサブストレイトの接続専用のセルを作成し、こ
れを１０３の基本セルマトリクスで、機能セルを配置す
べき基本セル行に各１セル配置する事により、横方向の
行当りの機能セルの利用率が低下しても、電源ラインの
サブストレイトへの接続を、極めて完全に近い形で行う
ことができるという効果を有する。

【図面の簡単な説明】

第１図はマスタースライス方式の大規模集積回路チップ
の全体的な概略図。 第２図、第４図は従来の横方向の第−層電源配線と基盤
との接続用コンタクトの落し方を示す図。 第３図、第５図は本発明に依る横方向の第−層電源配線
と基盤との接続用コンタクトの落゛し方を示す図。 １０１　・ １０２　・ １０３　φ １０４　・ １０５　φ ２０１　＠ ・・チップ外形 会・基本セル ・・基本セルマトリクス ・・配線専用領域 ・・入出力セル ・・第一層金属配線によるＶＤＤ電源う２０２　・　・ ２０３・　Φ ２０４Φ　・ ２０５・　・ ２０６命　舎 ２０７・ ２０８・ ２０９・ ２１１　・ イン ・第一層金属配線によるｖＳＳ電源ラ イン ・第一層金属配線によるＶＤＤ電源ラ インと、Ｎ型の高濃度ストッパーを 接続するコンタクト ・第一層金属配線によるｖＳＳ電源ラ インと、Ｐ型の高濃度ストッパーを 接続するコンタクト ・Ｐ型トランジスターを分離するＮ型 高濃度ストッパー ・Ｎ型トランジスターを分離するＰ型 窩濃度ストッパー Ｐ型拡散領域 Ｎ型拡散領域 ポリシリコン領域 機能セル領域 第一層金属配線による電源ラインと 高濃度ストッパーを接続する複数の コンタクトで構成された専用セル領 ２１２・・・機能セル内の第一層金属配線と拡散領域ま
たはポリシリコン領域を接続 するコンタクト ２１３・・・機能セル内の第一層金属配線以上 出願人　セイコーエプソン株式会社 代理人　弁理士　鈴　木　喜三部（他１名）菓 ■ 佑 〕 ■ ヒ〆／″′＼０〆′＋−５＋＋２、

Claims (1)

1. 【特許請求の範囲】 　複数個の能動素子に依って構成された基本セルをマト
   リクス状に配置し、前記能動素子を横方向または縦方向
   に複数個使用して、その上に配線を施し、論理機能を有
   するマクロセルを形成し、このマクロセルを複数使用し
   て、これらを相互に配線してなる集積回路装置に於いて
   、 横方向の配線に使用する第一層金属配線による電源配線
   と、基本セルの中のトランジスターを分離する高濃度の
   ストッパー領域を接続する複数のコンタクトを、電源配
   線の方向に基本セルの横方向の間隔で配置したセルを使
   用することを特徴とするマスタースライス方式集積回路
   装置。