JPS59155145A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS59155145A JPS59155145A JP2851883A JP2851883A JPS59155145A JP S59155145 A JPS59155145 A JP S59155145A JP 2851883 A JP2851883 A JP 2851883A JP 2851883 A JP2851883 A JP 2851883A JP S59155145 A JPS59155145 A JP S59155145A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- integrated circuit
- circuit device
- wiring
- element region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野“〕
本発明は半導体集積回路装置゛に係り、特にマスタース
ライス方式を採用した装置に関わるものである。
ライス方式を採用した装置に関わるものである。
マスタースライス方式の半導体集積回路装置は、予め複
数の素子からなる基本セル！半導体基板に多数作り込ん
でおき、配線層並びに接続穴を変更することにより所望
の回路動作を得ようとするもので、新たな機能の回路の
要望に対し、比較的簡単に対処出来る特徴を有している
。
数の素子からなる基本セル！半導体基板に多数作り込ん
でおき、配線層並びに接続穴を変更することにより所望
の回路動作を得ようとするもので、新たな機能の回路の
要望に対し、比較的簡単に対処出来る特徴を有している
。
すなわち、金属配線を形成する以前の工程により作成さ
れる半導体チップは、全ての機能回路に共通であるため
、上記方式を採用すると、開発期間の短縮、製造コスト
の低減が図れ、多品種少量・生産を可能とする。
れる半導体チップは、全ての機能回路に共通であるため
、上記方式を採用すると、開発期間の短縮、製造コスト
の低減が図れ、多品種少量・生産を可能とする。
マスタースライス方式によるゲートアレイ型大規模集積
回路装置の一般的な例を弟′１図に示す。
回路装置の一般的な例を弟′１図に示す。
すなわち、この半導体集積回路装置は半導体チップ上が
、素子領域１、配線領域２、入出力端子並びに入出力回
路領域３に分けられている。また、配線は通常２層金属
配線で行なわれ、横方向（水平方向）と縦方向（垂直方
向）の配線に、各々別の層が割り当てられる。さらに、
素子領域は、基本セルを縦方向に並べたものを単位とし
て、それを何列か横方向に等間隔（二装置して構成され
ている。
、素子領域１、配線領域２、入出力端子並びに入出力回
路領域３に分けられている。また、配線は通常２層金属
配線で行なわれ、横方向（水平方向）と縦方向（垂直方
向）の配線に、各々別の層が割り当てられる。さらに、
素子領域は、基本セルを縦方向に並べたものを単位とし
て、それを何列か横方向に等間隔（二装置して構成され
ている。
しかし、この方式では大規模化に伴って、素子領域と入
出力端子との配線本数が多くなると、配線領域の面積が
増大し、チップの集積度の低下を招く不都合があった。
出力端子との配線本数が多くなると、配線領域の面積が
増大し、チップの集積度の低下を招く不都合があった。
特に、素子領域とチップの上辺および下辺の入出力端子
との配線を実施する時に、配線領域は上記の配線にも、
また素子領域間の配線にも使用されるため、必然的に配
線領域の面積は増大し、同時に配線の混雑度も上昇する
。
との配線を実施する時に、配線領域は上記の配線にも、
また素子領域間の配線にも使用されるため、必然的に配
線領域の面積は増大し、同時に配線の混雑度も上昇する
。
さらに、第２図に示すようにチップを幾つかの矩形ブロ
ックに分割して、いわゆる階層的な配置、配線を実施す
る際に、上下に隣接する矩形ブロックの横方向の境界で
は、配線領域は上下の矩形ブロック間の配線に使用され
るので、その縦方向のトラック数が増大する難点があっ
た。
ックに分割して、いわゆる階層的な配置、配線を実施す
る際に、上下に隣接する矩形ブロックの横方向の境界で
は、配線領域は上下の矩形ブロック間の配線に使用され
るので、その縦方向のトラック数が増大する難点があっ
た。
本発明は、上記事情を考慮してなされたもので、マスタ
ースライス方式によるゲートアレイ型入規模Ｖ！積回路
装置を提供することを目的としてし）る。
ースライス方式によるゲートアレイ型入規模Ｖ！積回路
装置を提供することを目的としてし）る。
本発明の骨子は、基本セルを縦方向（＝並べたものを直
角に回転させた基本セル列を設け、それを第１図に示す
ゲートアレイ型大規模集積回路の素子領域の上部と下部
に各１つずつ配置して、素子領域を配置構成することで
ある。
角に回転させた基本セル列を設け、それを第１図に示す
ゲートアレイ型大規模集積回路の素子領域の上部と下部
に各１つずつ配置して、素子領域を配置構成することで
ある。
本発明によれば、従来の素子領域の配置構成（二比べ、
下記の効果が得られる。すなわち、基本セル薔縦方向に
並べたものを直角１；回転させた基本セル列を、素子領
域の上下に各１つずつ配置することにより、チップの上
辺およびＦ辺の入出力端子と素子領域との配線が、縦方
向のトラックを効果的に使用して実施出来る。
下記の効果が得られる。すなわち、基本セル薔縦方向に
並べたものを直角１；回転させた基本セル列を、素子領
域の上下に各１つずつ配置することにより、チップの上
辺およびＦ辺の入出力端子と素子領域との配線が、縦方
向のトラックを効果的に使用して実施出来る。
例えば、第３図に示すような、入出力端子と素子領域と
の配線は、本発明によれば、第４図のように実施されて
、横方向の配線は無くなり、また縦方向の配線の混雑度
も減少する。その結果、配線領域の面積が減少し、チッ
プの集積度の上昇を可能にする。さらに、チップを幾つ
かの矩形ブロックに分割した時（−１上下に隣接する矩
ＪＴ６ブロツクの境界に、前記の基本セル列を回かｌ、
ｓ合わせて配置することにより、矩形ブロック間の配線
（二おいて、縦方向のトラック数を大幅Ｃ二減少させる
ことが可能となり、その結果、配線領域の面積、混雑度
が共に減少する。
の配線は、本発明によれば、第４図のように実施されて
、横方向の配線は無くなり、また縦方向の配線の混雑度
も減少する。その結果、配線領域の面積が減少し、チッ
プの集積度の上昇を可能にする。さらに、チップを幾つ
かの矩形ブロックに分割した時（−１上下に隣接する矩
ＪＴ６ブロツクの境界に、前記の基本セル列を回かｌ、
ｓ合わせて配置することにより、矩形ブロック間の配線
（二おいて、縦方向のトラック数を大幅Ｃ二減少させる
ことが可能となり、その結果、配線領域の面積、混雑度
が共に減少する。
第５図および第６図に本発明を適用したゲートアレイ型
大規模集積回路の例を示す。基本上ノーは例えば複数個
の能動素子からなる０ＭＯ８型とする。
大規模集積回路の例を示す。基本上ノーは例えば複数個
の能動素子からなる０ＭＯ８型とする。
第５図では、基本セルを縦方向に並べたものを直角に回
転させた基本セル列１ ａ ＊ １ ｂを素子領域の上
辺と下辺に設けてあり、チップの上辺および下辺の入出
力端子（パッド）と素子領域との配線をｌａ、ｌｂを中
心に実施する。すなわち、チップの上辺および下辺の入
出力端子Ｃ二接続する基本セルを、可能な限り１ ａ
ｔ １ ｂに配置する。それ以外は図示する如く基本セ
ル列ｌは等間隔（二横方向に並べられている。このよう
に、素子領域を配置構成することにより、第１図のそれ
と比べて、チップの上辺、下辺と素子領域の間の配線領
域の面積は減少する。
転させた基本セル列１ ａ ＊ １ ｂを素子領域の上
辺と下辺に設けてあり、チップの上辺および下辺の入出
力端子（パッド）と素子領域との配線をｌａ、ｌｂを中
心に実施する。すなわち、チップの上辺および下辺の入
出力端子Ｃ二接続する基本セルを、可能な限り１ ａ
ｔ １ ｂに配置する。それ以外は図示する如く基本セ
ル列ｌは等間隔（二横方向に並べられている。このよう
に、素子領域を配置構成することにより、第１図のそれ
と比べて、チップの上辺、下辺と素子領域の間の配線領
域の面積は減少する。
また、第６図はテップＡ、Ｂ、Ｃ，Ｄの４つの矩形ブロ
ックに分割し、各ブロックの上辺および下辺に前記の基
本セル列Ａｉ、Ｂｉ、Ｃｉ、Ｄｉ （ｉ ＝ １．２）
を設けた素子領域の配置構成を示している。ここで、Ａ
とＣの間の配線は、接続関係にある基本セルを、可能な
限りＡ２とＣＩに配置して、Ａ２と０１の間の配線領域
を使用して実施する。ＢとＤの間の配線も同様に実施す
る。これによって各ブロックの縦方向のトラック数の減
少が可能となり、配線領域の面積、混雑度が共Ｃ二減少
する。
ックに分割し、各ブロックの上辺および下辺に前記の基
本セル列Ａｉ、Ｂｉ、Ｃｉ、Ｄｉ （ｉ ＝ １．２）
を設けた素子領域の配置構成を示している。ここで、Ａ
とＣの間の配線は、接続関係にある基本セルを、可能な
限りＡ２とＣＩに配置して、Ａ２と０１の間の配線領域
を使用して実施する。ＢとＤの間の配線も同様に実施す
る。これによって各ブロックの縦方向のトラック数の減
少が可能となり、配線領域の面積、混雑度が共Ｃ二減少
する。
第１図は従来のマスタースライス方式によるゲ−ドアレ
イ型大規模集積回路装置の構成例を示す平面図、第２図
は同じ〈従来のゲートアレイ型大規模集積回路装置を幾
つかの矩形ブロックに分割したものの構成例を示す平面
図、第３図および第４図は、本発明の詳細な説明する平
面図、第５図および８８６図は本発明の実施例に係る半
導体集積回路装置の構成を示す平面図である。 代理人 弁理士 則 近 憲 佑 （ほか１名） 第１図 々 第２図 第３図 第４図
イ型大規模集積回路装置の構成例を示す平面図、第２図
は同じ〈従来のゲートアレイ型大規模集積回路装置を幾
つかの矩形ブロックに分割したものの構成例を示す平面
図、第３図および第４図は、本発明の詳細な説明する平
面図、第５図および８８６図は本発明の実施例に係る半
導体集積回路装置の構成を示す平面図である。 代理人 弁理士 則 近 憲 佑 （ほか１名） 第１図 々 第２図 第３図 第４図
Claims (2)
- （１）半導体基板に基本セルを複数個配列し集積してな
るチップに必要に応じた配線パターンを施して所望の回
路動作を実現するマスタースライス方式の半導体集積回
路装置において、基本セルを縦に並べたセル列、および
それを、直角に回転させたセル列を設け、後者のセル列
を少なくともチップの素子領域の上部、下部に各１つず
つ配置すると共に前者のセル列をそれ以外の素子領域に
横方向に配置して素子領域を構成したことを特徴とする
半導体集積回路装置。 - （２） チップ内を矩形ブロックに分割し、階層的な
配置、配線を実施する際に、各上下のブロックの隣接領
域にも回転セル列を設けたことを特徴とする特許 回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2851883A JPS59155145A (ja) | 1983-02-24 | 1983-02-24 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2851883A JPS59155145A (ja) | 1983-02-24 | 1983-02-24 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59155145A true JPS59155145A (ja) | 1984-09-04 |
Family
ID=12250900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2851883A Pending JPS59155145A (ja) | 1983-02-24 | 1983-02-24 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59155145A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6167318A (ja) * | 1984-09-11 | 1986-04-07 | Fujitsu Ltd | マトリクス・スイツチの集積回路 |
-
1983
- 1983-02-24 JP JP2851883A patent/JPS59155145A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6167318A (ja) * | 1984-09-11 | 1986-04-07 | Fujitsu Ltd | マトリクス・スイツチの集積回路 |
| JPH0515324B2 (ja) * | 1984-09-11 | 1993-03-01 | Fujitsu Ltd |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900003832B1 (ko) | 반도체 집적회로장치의 배선방법 | |
| JP2580301B2 (ja) | 半導体集積回路装置 | |
| JP3466064B2 (ja) | 半導体集積回路装置 | |
| JPS59155145A (ja) | 半導体集積回路装置 | |
| JPH0348669B2 (ja) | ||
| JPS58197747A (ja) | マスタスライスｌｓｉ | |
| JPS60247943A (ja) | 半導体集積回路装置 | |
| JPH0475665B2 (ja) | ||
| JPS61139044A (ja) | 半導体集積回路装置 | |
| JPS61240652A (ja) | 半導体集積回路装置 | |
| JPH0534833B2 (ja) | ||
| JP2555774B2 (ja) | 半導体集積回路 | |
| JPS6074548A (ja) | 半導体集積回路 | |
| JPH03116868A (ja) | 半導体集積回路装置 | |
| JPH02187050A (ja) | 半導体集積回路装置 | |
| JPH04280471A (ja) | マスタースライス方式の半導体集積回路装置 | |
| JPS5824950B2 (ja) | 半導体論理回路装置 | |
| JPS63150934A (ja) | 半導体集積回路装置 | |
| JPS6329544A (ja) | 半導体集積回路装置 | |
| JPS6260235A (ja) | 半導体集積回路装置 | |
| JPH03255665A (ja) | 半導体集積回路装置 | |
| JPS6115346A (ja) | 半導体論理集積回路装置 | |
| JPH03185730A (ja) | 半導体装置 | |
| JPS62266850A (ja) | マスタスライスｌｓｉ | |
| JPH04147645A (ja) | 半導体集積回路装置 |