JPH0449459A - Ｄｍａ転送方法 - Google Patents
Ｄｍａ転送方法Info
- Publication number
- JPH0449459A JPH0449459A JP15881090A JP15881090A JPH0449459A JP H0449459 A JPH0449459 A JP H0449459A JP 15881090 A JP15881090 A JP 15881090A JP 15881090 A JP15881090 A JP 15881090A JP H0449459 A JPH0449459 A JP H0449459A
- Authority
- JP
- Japan
- Prior art keywords
- data
- register
- dma controller
- ram
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 13
- 238000010586 diagram Methods 0.000 description 6
- 101150065817 ROM2 gene Proteins 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000011423 initialization method Methods 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
概要
Ｄ Ｍ Ａ （Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅ
ｓｓ） ：］ントローラによって、ＲＡ Ｍ（Ｒａｎｄ
ｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）にデータをアクセ
スし、ＲＡＭの初期化等を行うＤＭＡ転送方法に関し、 ＤＭＡコントローラによるＲＡＭへのデータの書き込み
を高速に行うことができるＤＭＡ転送方法を提供するこ
とを目的とし、 ＤＭＡコントローラによってメモリにデータを転送する
ＤＭＡ転送方法において、前記ＤＭＡコントローラに、
データを記憶保持するレジスタを設けて、該レジスタに
ＣＰＵの制御によってデータを記憶させ、該レジスタに
記憶されたデータをメモリに書き込む命令を、該ＣＰＵ
から該ＤＭＡコントローラにアクセスし、該書き込み命
令がアクセスされた該ＤＭＡコントローラの制御によっ
て、前記レジスタに記憶されたデータを前記メモリに連
続的に書き込んで記憶させる。
ｓｓ） ：］ントローラによって、ＲＡ Ｍ（Ｒａｎｄ
ｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）にデータをアクセ
スし、ＲＡＭの初期化等を行うＤＭＡ転送方法に関し、 ＤＭＡコントローラによるＲＡＭへのデータの書き込み
を高速に行うことができるＤＭＡ転送方法を提供するこ
とを目的とし、 ＤＭＡコントローラによってメモリにデータを転送する
ＤＭＡ転送方法において、前記ＤＭＡコントローラに、
データを記憶保持するレジスタを設けて、該レジスタに
ＣＰＵの制御によってデータを記憶させ、該レジスタに
記憶されたデータをメモリに書き込む命令を、該ＣＰＵ
から該ＤＭＡコントローラにアクセスし、該書き込み命
令がアクセスされた該ＤＭＡコントローラの制御によっ
て、前記レジスタに記憶されたデータを前記メモリに連
続的に書き込んで記憶させる。
産業上の利用分野
本発明は、Ｄ Ｍ Ａ （Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ
Ａｃｃｅｓｓ） ｍｌ ７トローラによって、ＲＡ
Ｍ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）にデ
ータをアクセスし、ＲＡＭの初期化等を行うＤＭＡ転送
方式に関する。
Ａｃｃｅｓｓ） ｍｌ ７トローラによって、ＲＡ
Ｍ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）にデ
ータをアクセスし、ＲＡＭの初期化等を行うＤＭＡ転送
方式に関する。
近年、コンピュータシステムの著しい発展に伴い、膨大
な量のデータを取り扱う端末機が増えてきている。この
ように膨大な量のデータを取り扱う端末機においては、
その端末機のＲＡＭ等のメモリ領域が大きいので、ＤＭ
Ａ転送によって、メモリにデータを転送したとしても、
その転送にかなりの時間を要する。例えばデータをメモ
リに転送して行うＲＡＭの初期化等にかなりの時間を要
することになる。従って、その転送時間を短縮すること
が要望されている。
な量のデータを取り扱う端末機が増えてきている。この
ように膨大な量のデータを取り扱う端末機においては、
その端末機のＲＡＭ等のメモリ領域が大きいので、ＤＭ
Ａ転送によって、メモリにデータを転送したとしても、
その転送にかなりの時間を要する。例えばデータをメモ
リに転送して行うＲＡＭの初期化等にかなりの時間を要
することになる。従って、その転送時間を短縮すること
が要望されている。
従来の技術
第３図は従来のＤＭＡ転送方法を説明するための図であ
り、この図を参照して、ＤＭＡコントローラによるＲＡ
Ｍの初期化方法を説明する。
り、この図を参照して、ＤＭＡコントローラによるＲＡ
Ｍの初期化方法を説明する。
この図において、１はＣＰ Ｕ（Ｃｅｎｔｒａｌ Ｐｒ
ｏｃｅｓｓｒＢ ［Ｊｎｉｔ） 、２はＲＯＭ（Ｒｅ
ａｄ ０ｎｌｙ Ｍｅｍｏｒｙ）、３はＲＡＭ、４はバ
ッファレジスタ４ａを有するＤＭＡコントローラ、５は
データが伝送されるパスラインであり、このパスライン
５によって、ＣＰＵｌＳＲＯＭ２、ＲＡＭ３、ＤＭＡコ
ントローラ４がそれぞれ接続されている。
ｏｃｅｓｓｒＢ ［Ｊｎｉｔ） 、２はＲＯＭ（Ｒｅ
ａｄ ０ｎｌｙ Ｍｅｍｏｒｙ）、３はＲＡＭ、４はバ
ッファレジスタ４ａを有するＤＭＡコントローラ、５は
データが伝送されるパスラインであり、このパスライン
５によって、ＣＰＵｌＳＲＯＭ２、ＲＡＭ３、ＤＭＡコ
ントローラ４がそれぞれ接続されている。
このような構成において、ＲＡＭの初期化を行う場合を
、その実行のステップ毎に説明する。
、その実行のステップ毎に説明する。
■ＣＰＵＩがＲＯＭ２にアクセスして、ＲＯＭ２に記憶
された初期化実行の命令コードを読み取る。
された初期化実行の命令コードを読み取る。
■命令コードを読み取ったＣＰＵ １が、ＲＡＭ３にア
クセスして、ＲＡＭ３のｎ番目のアドレスｎのメモリ領
域に初期データを書き込んで記憶させる。
クセスして、ＲＡＭ３のｎ番目のアドレスｎのメモリ領
域に初期データを書き込んで記憶させる。
■ＣＰＵ １がＤＭＡコントローラ４に、リード／ライ
ト命令をアクセスする。
ト命令をアクセスする。
このリード／ライト命令は、ＤＭＡコントローラ４が、
ＲＡＭ３のアドレスのメモリ領域に記憶された初期デー
タを読み取ってバッファレジスタ４ａに一旦記憶させ、
更に、このバッファレジスタ４ａに記憶された初期デー
タを、ＲＡＭ３の他のアドレスのメモリ領域に書き込ん
で記憶させる制御を実行させるもである。
ＲＡＭ３のアドレスのメモリ領域に記憶された初期デー
タを読み取ってバッファレジスタ４ａに一旦記憶させ、
更に、このバッファレジスタ４ａに記憶された初期デー
タを、ＲＡＭ３の他のアドレスのメモリ領域に書き込ん
で記憶させる制御を実行させるもである。
■リード／ライト命令がアクセスされたＤＭＡコントロ
ーラ４は、ＲＡＭ３のｎ番目のアドレスのメモリ領域に
記憶された初期データを読み取り、バッファレジスタ４
ａに一旦記憶させ、更に、このバッファレジスタ４ａに
記憶された初期データを、ＲＡＭ３のｎ＋１番目のアド
レスのメモリ領域に書き込んで記憶させる。
ーラ４は、ＲＡＭ３のｎ番目のアドレスのメモリ領域に
記憶された初期データを読み取り、バッファレジスタ４
ａに一旦記憶させ、更に、このバッファレジスタ４ａに
記憶された初期データを、ＲＡＭ３のｎ＋１番目のアド
レスのメモリ領域に書き込んで記憶させる。
以降、■と■の動作が繰り返され、これによって、ＲＡ
Ｍ３の全てのアドレスのメモリ領域に、初期データが記
憶されると、ＲＡＭ３の初期化が完了する。
Ｍ３の全てのアドレスのメモリ領域に、初期データが記
憶されると、ＲＡＭ３の初期化が完了する。
発明が解決しようとする課題
ところで、上述したように、ＤＭＡコントローラによっ
てＲＡＭの初期化を行う場合、ＤＭＡコントローラ４に
設けられたバッファレジスタ４ａが、−時的にしかデー
タを記憶することができないため、ＤＭＡコントローラ
４は、バッファレジスタ４ａから初期データをＲＡＭ３
に転送した後、再びＣＰＵＩのリード／ライト命令によ
って、ＲＡＭ３から初期データを読み込んでバッファレ
ジスタ４ａに記憶させなければならない。このため、Ｒ
ＡＭ３に初期データを書き込む都度、ＣＰＵ１の命令を
必要すると共に、ＲＡＭ３からバッファレジスタ４ａに
初期データを読み込んで記憶させなければならないので
、その分、ＲＡＭ３の初期化が遅くなる。つまり、ＲＡ
Ｍ３に初期データを書き込む速度が遅くなる問題があっ
た。
てＲＡＭの初期化を行う場合、ＤＭＡコントローラ４に
設けられたバッファレジスタ４ａが、−時的にしかデー
タを記憶することができないため、ＤＭＡコントローラ
４は、バッファレジスタ４ａから初期データをＲＡＭ３
に転送した後、再びＣＰＵＩのリード／ライト命令によ
って、ＲＡＭ３から初期データを読み込んでバッファレ
ジスタ４ａに記憶させなければならない。このため、Ｒ
ＡＭ３に初期データを書き込む都度、ＣＰＵ１の命令を
必要すると共に、ＲＡＭ３からバッファレジスタ４ａに
初期データを読み込んで記憶させなければならないので
、その分、ＲＡＭ３の初期化が遅くなる。つまり、ＲＡ
Ｍ３に初期データを書き込む速度が遅くなる問題があっ
た。
本発明は、このような点に鑑みてなされたものであり、
ＤＭＡコントローラによるＲＡＭへのデータの書き込み
を高速に行うことができるＤＭＡ転送方法を提供するこ
とを目的としている。
ＤＭＡコントローラによるＲＡＭへのデータの書き込み
を高速に行うことができるＤＭＡ転送方法を提供するこ
とを目的としている。
本発明によれば、まず、ＤＭＡコントローラ４に、デー
タを記憶保持するレジスタ４ｂを設けて、該レジスタ４
ｂにＣＰＵ １の制御によってデータを記憶させる。
タを記憶保持するレジスタ４ｂを設けて、該レジスタ４
ｂにＣＰＵ １の制御によってデータを記憶させる。
そして、該レジスタ４ｂに記憶されたデータをメモリ３
に書き込む命令を、該ＣＰＵ １から該ＤＭＡコントロ
ーラ４にアクセスして、そのライト命令がアクセスされ
た該ＤＭＡコントローラ４の制御によって、該レジスタ
４ｂに記憶されたデータを該メモリ３に連続的に書き込
んで記憶させる。
に書き込む命令を、該ＣＰＵ １から該ＤＭＡコントロ
ーラ４にアクセスして、そのライト命令がアクセスされ
た該ＤＭＡコントローラ４の制御によって、該レジスタ
４ｂに記憶されたデータを該メモリ３に連続的に書き込
んで記憶させる。
作 用
上述したように、ＤＭＡコントローラ４の制御によって
、そのレジスタ４ｂに記憶されたデータを、メモリ３に
連続的に書き込んで記憶させるので、ＤＭＡコントロー
ラ４のレジスタ４ｂからメモリ３にデータを高速転送す
ることができる。
、そのレジスタ４ｂに記憶されたデータを、メモリ３に
連続的に書き込んで記憶させるので、ＤＭＡコントロー
ラ４のレジスタ４ｂからメモリ３にデータを高速転送す
ることができる。
実 施 例
以下、図面を参照して本発明の一実施例について説明す
る。
る。
第２図は本発明の一実施例によるＤＭＡ転送方法を説明
するた必の図であり、この図において第３図に示す従来
例の各部に対応する部分には同一の符号を付し、その説
明を省略する。
するた必の図であり、この図において第３図に示す従来
例の各部に対応する部分には同一の符号を付し、その説
明を省略する。
本発明の実施例の構成が、第３図に示す従来例の構成と
異なる点は、ＤＭＡコントローラ４に、データを記憶保
持することのできるレジスタ４ｂを設けたことである。
異なる点は、ＤＭＡコントローラ４に、データを記憶保
持することのできるレジスタ４ｂを設けたことである。
このような構成において、ＲＡＭの初期化を行う場合を
、その実行のステップ毎に説明する。
、その実行のステップ毎に説明する。
■ＣＰＵ １がＲＯＭ２にアクセスして、ＲＯＭ２に記
憶された初期化実行の命令コードを読み取る。
憶された初期化実行の命令コードを読み取る。
■命令コードを読み取ったＣＰＵ １が、ＤＭＡコント
ローラ４のレジスタ４ｂに初期データ「０」又は「１」
を書き込むと共に、ライト命令を行う。
ローラ４のレジスタ４ｂに初期データ「０」又は「１」
を書き込むと共に、ライト命令を行う。
このライト命令は、ＤＭＡコントローラ４が、そのレジ
スタ４ｂに記憶された初期データを、ＲＡＭ３のメモリ
領域に書き込んで記憶させる制御を実行させるもである
。
スタ４ｂに記憶された初期データを、ＲＡＭ３のメモリ
領域に書き込んで記憶させる制御を実行させるもである
。
■ライト命令が行われたＤＭＡコントローラ４は、ＲＡ
Ｍ３のｎ番目のアドレスのメモリ領域から順番に、かつ
連続的に初期データを書き込んで記憶させる。ここで、
ＲＡＭ３の全てのアドレスのメモリ領域に、初期データ
が記憶されると、ＲＡＭ３の初期化が完了する。
Ｍ３のｎ番目のアドレスのメモリ領域から順番に、かつ
連続的に初期データを書き込んで記憶させる。ここで、
ＲＡＭ３の全てのアドレスのメモリ領域に、初期データ
が記憶されると、ＲＡＭ３の初期化が完了する。
■ＲΔＭ３の初期化が完了すると、ＲＡＭ３はＤ ）、
４ Ａコントローラ４に、その完了を知らせるデータを
送り、このデータを受けたＤＭＡコントローラ４は、Ｃ
ＰＵ １に初期化完了を知らせ、これによって、ＲＡＭ
３の初期化が終了する。
４ Ａコントローラ４に、その完了を知らせるデータを
送り、このデータを受けたＤＭＡコントローラ４は、Ｃ
ＰＵ １に初期化完了を知らせ、これによって、ＲＡＭ
３の初期化が終了する。
以上説明したように、本発明の実施例によれば、ＣＰＵ
１からＤＭＡコントローラ４にライト命令を行うだけで
、レジスタ４ｂの初期データをＲＡＭ３に一方的に書き
込んで初期化を行うことができる。
１からＤＭＡコントローラ４にライト命令を行うだけで
、レジスタ４ｂの初期データをＲＡＭ３に一方的に書き
込んで初期化を行うことができる。
これは、従来のＤＭＡ転送方法では、ＲＡＭ３に初期デ
ータを書き込む都度、ＣＰＵ １の命令を必要すると共
に、ＲＡＭ３からバッファレジスタ４ａに初期データを
読み込んで記憶させなければならなかったのに対して、
初期データを書き込む都度行われるＣＰＵＩの命令動作
と、バッファレジスタ４ａに初期データを読み込む動作
とが無くなったことである。従って、それらの動作が無
くなった分、ＲＡＭ３に初期データを書き込む速度が速
くなり、ＲＡＭ３の初期化を速く行うことができる。
ータを書き込む都度、ＣＰＵ １の命令を必要すると共
に、ＲＡＭ３からバッファレジスタ４ａに初期データを
読み込んで記憶させなければならなかったのに対して、
初期データを書き込む都度行われるＣＰＵＩの命令動作
と、バッファレジスタ４ａに初期データを読み込む動作
とが無くなったことである。従って、それらの動作が無
くなった分、ＲＡＭ３に初期データを書き込む速度が速
くなり、ＲＡＭ３の初期化を速く行うことができる。
また、ＣＰＵＩからＤＭＡコントローラ４にライト命令
を行った後は、初期化をＤＭＡコントローラ４が行うの
で、その間、ｃｐｕ ｉを他の用途に用いることができ
る。
を行った後は、初期化をＤＭＡコントローラ４が行うの
で、その間、ｃｐｕ ｉを他の用途に用いることができ
る。
また、このＤＭＡコントローラ４によるデータの転送は
、初期化以外に、同一のデータ「０」・・・「Ｏ」或い
は「１」・・・「１」を書き込む場合に適用することが
できる。
、初期化以外に、同一のデータ「０」・・・「Ｏ」或い
は「１」・・・「１」を書き込む場合に適用することが
できる。
発明の詳細
な説明したように、本発明によれば、ＤＭＡコントロー
ラによるＲＡＭへのデータの書き込み（データの転送）
を高速に行うことができる効果がある。
ラによるＲＡＭへのデータの書き込み（データの転送）
を高速に行うことができる効果がある。
また、ＤＭＡコントローラによりＲＡＭにデータの書き
込みを行っている時に、ＣＰＵを他の用途に用いること
ができる効果がある。
込みを行っている時に、ＣＰＵを他の用途に用いること
ができる効果がある。
第１図は本発明の原理図、
第２図は本発明の一実施例によるＤＭＡ転送方法を説明
するための図、 第３図は従来のＤＭＡ転送方法を説明するための図であ
る。 １・・・ＣＰＵ。 ３・・・メモリ、 ４・・・ＤＭＡコントローラ、 ４ｂ・・・レジスタ。 ４派 裟
するための図、 第３図は従来のＤＭＡ転送方法を説明するための図であ
る。 １・・・ＣＰＵ。 ３・・・メモリ、 ４・・・ＤＭＡコントローラ、 ４ｂ・・・レジスタ。 ４派 裟
Claims (1)
- 【特許請求の範囲】 ＤＭＡコントローラ（４）によってメモリ（３）にデー
タを転送するＤＭＡ転送方法において、前記ＤＭＡコン
トローラ（４）に、データを記憶保持するレジスタ（４
ｂ）を設けて、該レジスタ（４ｂ）にＣＰＵ（１）の制
御によってデータを記憶させ、該レジスタ（４ｂ）に記
憶されたデータをメモリ（３）に書き込む命令を、該Ｃ
ＰＵ（１）から該ＤＭＡコントローラ（４）にアクセス
し、 該書き込み命令がアクセスされた該ＤＭＡコントローラ
（４）の制御によって、前記レジスタ（４ｂ）に記憶さ
れたデータを前記メモリ（１）に連続的に書き込んで記
憶させることを特徴とするＤＭＡ転送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15881090A JPH0449459A (ja) | 1990-06-19 | 1990-06-19 | Ｄｍａ転送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15881090A JPH0449459A (ja) | 1990-06-19 | 1990-06-19 | Ｄｍａ転送方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0449459A true JPH0449459A (ja) | 1992-02-18 |
Family
ID=15679857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15881090A Pending JPH0449459A (ja) | 1990-06-19 | 1990-06-19 | Ｄｍａ転送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0449459A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008299793A (ja) * | 2007-06-04 | 2008-12-11 | Ricoh Co Ltd | 情報処理装置及び画像処理装置 |
-
1990
- 1990-06-19 JP JP15881090A patent/JPH0449459A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008299793A (ja) * | 2007-06-04 | 2008-12-11 | Ricoh Co Ltd | 情報処理装置及び画像処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5581720A (en) | Apparatus and method for updating information in a microcode instruction | |
| JPH0449459A (ja) | Ｄｍａ転送方法 | |
| JPH06103225A (ja) | チェーン式ｄｍａ方式及びそのためのｄｍａコントローラ | |
| KR900005306A (ko) | 회복시간을 설정하기 위한 방법 및 컴퓨터 시스템 | |
| JPH1091593A (ja) | マイクロプロセッサと付加的計算ユニットとを含むデータ処理装置 | |
| JPH01261758A (ja) | コンピュータ装置 | |
| JPH05242009A (ja) | 直接メモリアクセス装置 | |
| JPH05257698A (ja) | 電子計算機 | |
| JPS62219399A (ja) | リ−ドオンリメモリ読み出し方式 | |
| JPH0355646A (ja) | データ保存回路 | |
| JPH02205949A (ja) | メモリイニシヤライズ方式 | |
| JPH01102664A (ja) | 初期プログラムロード方式 | |
| JPH06161945A (ja) | メモリデータ転送装置 | |
| JPH03259491A (ja) | メモリ制御装置 | |
| JPH0385626A (ja) | ビットブロック転送制御装置 | |
| JPH01219930A (ja) | 間接アドレス方式の割り込み制御回路装置 | |
| JPS63198141A (ja) | メモリバンク制御方式 | |
| JPH0261749A (ja) | データ転送装置 | |
| JPH0353318A (ja) | ２ポートメモリ | |
| JPS63178320A (ja) | マルチウインドウ表示装置 | |
| JPS62168246A (ja) | メモリ書込み制御方式 | |
| JPS6170651A (ja) | デ−タアレイの移動方式 | |
| JPS61128342A (ja) | シリアルスキヤン制御方式 | |
| JPH03276344A (ja) | メモリヘのデータ書き込み方式 | |
| JPH02288919A (ja) | メモリー装置 |