JPH06349947A - 半導体集積回路装置のマスクパターン設計方法および設計装置 - Google Patents

半導体集積回路装置のマスクパターン設計方法および設計装置

Info

Publication number
JPH06349947A
JPH06349947A JP14234793A JP14234793A JPH06349947A JP H06349947 A JPH06349947 A JP H06349947A JP 14234793 A JP14234793 A JP 14234793A JP 14234793 A JP14234793 A JP 14234793A JP H06349947 A JPH06349947 A JP H06349947A
Authority
JP
Japan
Prior art keywords
wiring
net
point
pattern
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP14234793A
Other languages
English (en)
Inventor
Takako Murakami
隆子 村上
Teruhisa Tsuyuki
輝久 露木
Kazunori Kawazoe
和則 川添
Takeshi Shimazaki
剛 島崎
Yukimi Nishiwaki
雪美 西脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP14234793A priority Critical patent/JPH06349947A/ja
Priority to US08/124,702 priority patent/US5618744A/en
Publication of JPH06349947A publication Critical patent/JPH06349947A/ja
Priority to US08/748,534 priority patent/US6035111A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

(57)【要約】 【目的】マスクパターン設計の設計工数を少なくして各
設計工程を簡略化する。 【構成】自動配置処理回路部52は論理データに基づい
て各セルを配置する。自動配線処理回路部53は、実配
線の配線長差を規定値以下にしたい所定の各ネットにつ
いて、配線開始ポイントと終了ポイントとを設定し、仮
想ポイントに複数のネットを引き込む手法を利用して、
前記各ネットを配線開始ポイントに収束させ、配線開始
ポイントから終了ポイントまでを、前記各ネットにおけ
る実配線に流れる電流と予め定めた各配線の配線間隔と
によって決定した配線幅および配線パターンを有する1
本の太幅配線で自動配線する。マスクデータ生成処理回
路部54は、自動配線された太幅配線を前記各ネット毎
の配線パターンに変換し、太幅配線のコーナー部分にお
ける各ネット毎の配線パターンを、予め定めたビアコン
タクトを含む配線パターンに置き換えてマスクデータを
生成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体集積回路装置のマ
スクパターン設計方法および設計装置に係り、詳しく
は、マスタ・スライス法やユニット・セル法(ビルディ
ング・ブロック法)によるマスクパターン設計方法に関
するものである。
【0002】近年、半導体集積回路装置においては大規
模化・高集積化に伴い、開発期間の短縮化が求められて
いる。そのため、マスクパターン設計においても、設計
工数を少なくすると共に1つ1つの設計工程を簡略化す
ることにより、開発期間の短縮化に対応する必要があ
る。また、マスタ・スライス法やユニット・セル法によ
るマスクパターン設計においては、スキュを防ぐため
に、所定の各ネットにおける実配線の配線長差を規定値
以下にしなければならない場合がある。その場合には、
各配線に流れる電流に応じて配線幅を適宜に設定可能な
こと、所定の各ネットにおける実配線の配線間容量が少
なくなるように配線間隔を適宜に設定可能なこと、設計
に要するデータ量を少なくして設計ツール(CADシス
テム)を簡素化すること、等が求められている。
【0003】
【従来の技術】通常、差動配線(差動増幅器の入出力配
線等の差動相補信号を扱う配線)やクロック分配および
ラッチ等においては、信号の遅延時間のずれを規定値以
下にしてスキュを防ぐ必要がある。そのためには、所定
の各ネットにおける実配線の配線長差を規定値以下にし
なければならない。
【0004】また、各配線の配線幅は流れる電流に対応
したものでなければならない。さらに(特に、差動配線
においては)、所定の各ネットにおける実配線の配線間
容量が大きいと各配線間のクロストークが悪化して誤動
作を引き起こすため、配線間容量が少なくなるように配
線間隔を一定幅以上にしなければならない。
【0005】図46は、マスタ・スライス法またはユニ
ット・セル法による、従来のマスクパターン設計方法の
処理手順を示すフローチャートである。まず、ステップ
(以下、Sとする)1において、論理データを入力す
る。
【0006】この論理データは論理設計によって求めら
れたものである。論理設計とは、望みの論理仕様を満た
すように論理構成を具体化することである。具体的に
は、予め設計してセルライブラリに格納しておいたセル
(論理回路を構成する各基本回路のまとまり。単純ゲー
ト,フリップフロップ,レジスタ等の集まり)を用い
て、論理仕様を実現するための論理回路図を作成するこ
とである。すなわち、論理データとは論理回路図のデー
タであり、使用するセルのデータと、各セルの接続関係
を表すネットデータとから構成されている。
【0007】次に、S2において、各セルを自動配置す
る。ここで、セル配置可能領域およびセル間の配線領域
が固定であるマスタ・スライス法では、電気的制約によ
る特定のセルの初期配置を行った後で全セルの自動配置
を行い、配置の良し悪しを評価する。配置の評価は、引
き続き行われる配線と合わせて行うべきであるが、問題
が複雑になり過ぎるため、近似的な評価基準を設け、配
線とは切り離して処理するのが一般的である。具体的な
評価条件としては、仮想的な配線経路を定めて各配線経
路の配線長の総和を小さくすることや、半導体集積回路
チップ図にカットラインを仮定しそれを横切る配線の本
数を少なくすること等が用いられている。
【0008】また、セル配置可能領域およびセル間の配
線領域が可変であるユニット・セル法でも、マスタ・ス
ライス法と同様の手法により、配置および配置の評価を
行っている。但し、ユニット・セル法では配置の評価と
して、マスタ・スライス法であげた評価条件(仮想的な
配線経路を定めて各配線経路の配線長の総和を小さくす
ることや、半導体集積回路チップ図にカットラインを仮
定しそれを横切る配線の本数を少なくすること)の他
に、配線領域を減少させることが考慮される。
【0009】続いて、S3において、各セル間を自動配
線する。ここで、マスタ・スライス法では、各セルの自
動配置の結果から半導体集積回路チップ上の配線可能領
域および禁止領域の設定を行う。そして、配線長の短い
接続点ペアを作成し、その接続点ペアに対して配線の順
序を決定する。次に、ラインサーチ法,メイズ法,チャ
ネル割当法,発見的手法によって自動配線を行うが、こ
のとき、配線幅は各配線に流れる電流に応じたものにす
る。
【0010】また、ユニット・セル法では、各セル列間
にまたがる配線用に貫通位置を決定し、配線制約グラフ
を作成して配線の順序づけを行う。そして、必要最小限
の配線領域を確保しながら幹線法によって自動配線を行
うが、このとき、配線幅は各配線に流れる電流に応じた
ものにする。。
【0011】次に、S4において、所定の各ネットにお
ける実配線の配線長差が規定値以下であるかどうかにつ
いて検証すると共に、(特に、差動配線においては)所
定の各ネットにおける実配線の配線間隔が一定幅以上あ
るかどうかについても検証する。そして、両方共違反し
ていなければS5へ移行し、いずれか一方でも違反して
いればS6へ移行する。
【0012】S5において、マスクデータを作成する。
すなわち、各セルの自動配置の結果と各セル間の自動配
線の結果とから、マスクパターン図形を求める。そし
て、求めたマスクパターン図形を露光装置の入力に適し
たデータであるマスクデータに変換する。具体的には、
マスクパターン図形に矩形分解処理や台形分解処理を施
した後、偏向歪や近接効果に対する補正を行う。
【0013】一方、S6において、所定のセルの配置条
件を変更する。すなわち、S4における違反内容に対応
して違反しているセルの配置条件を変更し、S2におけ
る特定のセルの初期配置に優先して、違反しているセル
の初期配置を行う。
【0014】そして、S2に戻り、再度、各セルを自動
配置した後、S3において、再度、各セル間を自動配線
する。このS2からS6までのルーチンを、S4におい
て違反が検出されなくなるまで繰り返す。これにより、
所定の各ネットにおける実配線の配線長差を規定値以下
にすると共に、所定の各ネットにおける配線間隔を一定
幅以上にすることができる。
【0015】図47は、図46に示した従来のマスクパ
ターン設計方法の別例の処理手順を示すフローチャート
である。尚、図47において、図46と同じ処理につい
てはステップ番号を等しくしてある。
【0016】ここで、図47と図46との相違点は、S
4において違反が検出された場合の処理方法についてだ
けである。すなわち、図47では、S4において違反が
検出された場合、S7へ移行する。そして、S7におい
て、マニュアル(手作業)で各セルの配置および各セル
間の配線を修正する。尚、マニュアルによる修正作業
は、グラフィックシステムを利用して会話形式で実行さ
れる。
【0017】これにより、S46と同様に、所定の各ネ
ットにおける実配線の配線長差を規定値以下にすると共
に、所定の各ネットにおける配線間隔を一定幅以上にす
ることができる。
【0018】
【発明が解決しようとする課題】しかしながら、図46
に示す設計方法では、S4において違反が検出されなく
なるまでS2からS6までのルーチンを繰り返すため、
工数が非常に多くなる。また、図46に示す設計方法で
は、S7においてマニュアルによる修正作業を行うが、
この作業は極めて複雑であるため大変な時間は要するこ
とになる。すなわち、図46または図47に示す従来の
設計方法では、マスクパターン設計に要する時間を短く
することが難しい。その結果、半導体集積回路装置の開
発期間の短縮化を阻害するというという問題があった。
【0019】また、S3における各セル間の自動配線で
は、各ネット毎に実配線を行うため、ネット数分だけの
配線データを保持しておく必要がある。そのため、設計
ツールの記憶装置を大容量にしなければならないという
問題があった。
【0020】本発明は上記問題点を解決するためになさ
れたものであって、その目的は、マスクパターン設計の
設計工数を少なくして各設計工程を簡略化した上で、所
定の各ネットにおける実配線の配線長差を規定値以下に
することと、所定の各ネットにおける実配線の配線間隔
を適宜に設定することと、設計に要するデータ量を少な
くすることとが可能なマスクパターン設計方法および設
計装置を提供することにある。
【0021】
【課題を解決するための手段】第1の設計工程は、実配
線の配線長差を規定値以下にしたい所定の各ネットにつ
いて、配線を開始したいポイントと終了したいポイント
とを設定し、仮想ポイントに複数のネットを引き込む手
法を利用して、前記各ネットを配線を開始したいポイン
トに収束させる。
【0022】第2の設計工程は、配線を開始したいポイ
ントから終了したいポイントまでを、前記各ネットにお
ける実配線に流れる電流と予め定めた各配線の配線間隔
とによって決定した配線幅および配線パターンを有する
1本の太幅配線で自動配線する。
【0023】第3の設計工程と、自動配線された太幅配
線を、前記各ネット毎の配線パターンに変換する。第4
の設計工程は、太幅配線のコーナー部分における各ネッ
ト毎の配線パターンを、予め定めたビアコンタクトを含
む配線パターンに置き換える。
【0024】
【作用】従って、本発明によれば、第3の設計工程にお
ける配線パターンの変換処理と、第4の設計工程におけ
るビアコンタクトを含む配線パターンに置き換える処理
とにより、所定の各ネットにおける実配線の配線長差を
規定値以下にすることができる。その結果、各ネットに
おける実配線の信号の遅延時間のずれを規定値以下にす
ることができるため、スキュを防止することができる。
【0025】また、第2の設計工程において予め定めた
各配線の配線間隔によって太幅配線の配線幅を決定する
ため、所定の各ネットにおける実配線の配線間隔を適宜
に設定することができる。
【0026】さらに、第2〜4の設計工程においては、
1本の太幅配線の配線データだけを保持すればよい。
【0027】
【実施例】以下、本発明を具体化した一実施例を図面に
従って説明する。図1は、マスタ・スライス法またはユ
ニット・セル法による、本実施例のマスクパターン設計
方法の処理手順を示すフローチャートである。尚、図1
において、図46および図47に示した従来例と同じ処
理についてはステップ番号を等しくしてある。
【0028】まず、S1において、論理データを入力す
る。この論理データは論理設計によって求められたもの
である。論理設計とは、望みの論理仕様を満たすように
論理構成を具体化することである。具体的には、予め設
計してセルライブラリに格納しておいたセル(論理回路
を構成する各基本回路のまとまり。単純ゲート,フリッ
プフロップ,レジスタ等の集まり)を用いて、論理仕様
を実現するための論理回路図を作成することである。す
なわち、論理データとは論理回路図のデータであり、使
用するセルのデータと、各セルの接続関係を表すネット
データとから構成されている。
【0029】次に、S2において、各セルを自動配置す
る。ここで、セル配置可能領域およびセル間の配線領域
が固定であるマスタ・スライス法では、電気的制約によ
る特定のセルの初期配置を行った後で全セルの自動配置
を行い、配置の良し悪しを評価する。配置の評価は、引
き続き行われる配線と合わせて行うべきであるが、問題
が複雑になり過ぎるため、近似的な評価基準を設け、配
線とは切り離して処理するのが一般的である。具体的な
評価条件としては、仮想的な配線経路を定めて各配線経
路の配線長の総和を小さくすることや、半導体集積回路
チップ図にカットラインを仮定しそれを横切る配線の本
数を少なくすること等が用いられている。
【0030】また、セル配置可能領域およびセル間の配
線領域が可変であるユニット・セル法でも、マスタ・ス
ライス法と同様の手法により、配置および配置の評価を
行っている。但し、ユニット・セル法では配置の評価と
して、マスタ・スライス法であげた評価条件(仮想的な
配線経路を定めて各配線経路の配線長の総和を小さくす
ることや、半導体集積回路チップ図にカットラインを仮
定しそれを横切る配線の本数を少なくすること)の他
に、配線領域を減少させることが考慮される。
【0031】続いて、S11において、各セル間を1本
の太幅配線で自動配線する。以下、その手順について説
明する。 S11−1〕実配線の配線長差を規定値以下にしたい所
定の各ネットについて、配線を開始したいポイント(以
下、配線開始ポイントという)と終了したいポイント
(以下、配線終了ポイントという)とを設定する。尚、
配線開始ポイントおよび配線終了ポイントは、それぞれ
複数でもかまわない。
【0032】S11−2〕仮想ポイントに複数のネット
を引き込む手法を利用して、実配線の配線長差を規定値
以下にしたい所定の各ネットを、配線開始ポイントに収
束させる。この仮想ポイントに複数のネットを引き込む
手法は、マスタ・スライス法で従来から行われているも
のである。例えば、前記S3において、各セルの自動配
置の結果から半導体集積回路チップ上の禁止領域の設定
を行う際などに用いられている。
【0033】S11−3〕配線開始ポイントから配線終
了ポイントまでを1本の太幅配線で自動配線する。ここ
で、マスタ・スライス法では、各セルの自動配置の結果
から半導体集積回路チップ上の配線可能領域および禁止
領域の設定を行う。そして、ラインサーチ法,メイズ
法,チャネル割当法,発見的手法によって太幅配線の自
動配線を行う。
【0034】また、ユニット・セル法では、各セル列間
にまたがる配線用に貫通位置を決定し、配線制約グラフ
を作成して配線の順序づけを行う。そして、必要最小限
の配線領域を確保しながら幹線法によって太幅配線の自
動配線を行う。
【0035】但し、太幅配線の配線幅および配線パター
ンは、各ネットにおける実配線に流れる電流と、予め定
めた各配線の配線間隔とによって決定する。例えば、各
配線間のクロストークを良好にするためには、配線間容
量が少なくなるように配線間隔を一定幅以上にする必要
がある。
【0036】次に、S12において、マスクデータを作
成する。以下、その手順について説明する。 S12−1〕自動配線された太幅配線を、実配線の配線
長差を規定値以下にしたい所定の各ネット毎の配線パタ
ーンに変換する。
【0037】S12−2〕太幅配線のコーナー部分にお
ける各ネット毎の配線パターンを、予め定めたビアコン
タクトを含む配線パターンに置き換える。すなわち、太
幅配線のコーナー部分のタイプの分類に基づき、ビアコ
ンタクトを含む配線パターンを予め定めてテーブル化し
ておく。そして、実際の太幅配線のコーナー部分のタイ
プを判定し、そのタイプに対応するビアコンタクトを含
む配線パターンをテーブルから検索して置き換える。
【0038】S12−3〕S2における各セルの自動配
置の結果と、上記S12−2〕にて配線パターンを置き
換えた配線の結果とから、マスクパターン図形を求め
る。そして、求めたマスクパターン図形を露光装置の入
力に適したデータであるマスクデータに変換する。具体
的には、マスクパターン図形に矩形分解処理や台形分解
処理を施した後、偏向歪や近接効果に対する補正を行
う。
【0039】これにより、所定の各ネットにおける実配
線の配線長差を規定値以下にすると共に、所定の各ネッ
トにおける配線間隔を一定幅以上にすることができる。
次に、差動配線を例にとって、マスクパターン設計の実
際を図2〜図44に従って説明する。
【0040】尚、本例では、差動相補信号を伝送する2
つのネットにおける各実配線21,22の配線長差を零
にしなければならないものとし、各実配線21,22の
配線幅をそれぞれ1グリッドに設定すると共に、配線間
隔を1グリッドに設定している。また、配線レイアウト
図においては、垂直方向のグリッドと水平方向のグリッ
ドとの各交点だけを「・g」で表している。
【0041】図2は、太幅配線23の自動配線の結果を
示す配線レイアウト図である(S11参照)。配線開始
ポイントαと配線終了ポイントβとを1点ずつ設定し、
仮想ポイントに複数のネットを引き込む手法を利用し
て、差動相補信号を伝送する2つのネットを配線開始ポ
イントαに収束させる。そして、配線開始ポイントαか
ら配線終了ポイントβまでを、1本の太幅配線23とし
て自動配線する。
【0042】ここで、太幅配線23の配線幅および配線
パターンは、各ネットにおける実配線21,22に流れ
る電流と、予め定めた各配線21,22の配線間隔とに
よって決定する。本例では、各実配線21,22の配線
幅をそれぞれ1グリッドに設定し、配線間隔を1グリッ
ドに設定している。そのため、太幅配線23の配線幅は
3グリッドになる。また、太幅配線23の配線パターン
は、太幅配線23を2分割する中央線分24の一辺が、
両端の各辺を除いて4グリッド以上になるようにする。
【0043】すなわち、図3に示すように、中央線分2
4の一辺を2グリッドとすると、各実配線21,22が
重複する箇所が生じてしまう。また、図4に示すよう
に、中央線分24の一辺を3グリッドとすると、各実配
線21,22が隣接する箇所が生じてしまい、配線間隔
を1グリッド分とることができなくなる。差動配線にお
いては、各実配線21,22の配線間容量が大きいと各
配線21,22間のクロストークが悪化して誤動作を引
き起こすため、配線間容量が少なくなるように配線間隔
を一定幅以上にしなければならない。そのため、本例で
は、配線間隔を1グリッドに設定しているわけである。
【0044】図5は、太幅配線23を、差動相補信号を
伝送する2つのネット毎の配線パターンに変換した結果
を示す配線レイアウト図である(S12−1〕参照)。
本例では、中央線分24に沿って、配線間隔を1グリッ
ドとした2つの実配線(配線幅は1グリッド)の配線パ
ターンを配置する。
【0045】図6は、太幅配線23のコーナー部分のタ
イプ分類を説明するための説明図である。本例の太幅配
線23のコーナー部分は必ず、X方向の中央線分24と
Y方向の中央線分24とが交わる点(すなわち、中央線
分24が折れ曲がる点)を中心とする周囲1グリッドず
つの正方形(一辺は3グリッド)になる。
【0046】そこで、図6(a)の位置判断図に示すよ
うに、X方向(横方向)の中央線分24とY方向(縦方
向)の中央線分24とが交わる点を位置「E」として、
周囲のグリッドに位置「A」〜「I」を割り振る。
【0047】次に、図6(b)に示す太幅配線23のコ
ーナー部分の配線レイアウト図に対して、図6(c)に
示すように、1層配線を持つグリッドをコード「1」、
2層配線を持つグリッドをコード「2」、1層配線と2
層配線の両方を持つグリッドをコード「3」、全く配線
を持たないグリッドをコード「0」として、コードを設
定する。
【0048】そして、コード「3」がどの位置「A」〜
「I」に設定されているかを判定して、太幅配線23の
コーナー部分のタイプを分類する。この図6(b)に示
す太幅配線23のコーナー部分の例では、位置「G」に
コード「3」が設定されていることになる。
【0049】図6(b)と同様に、コード「3」が設定
されている位置「A」〜「I」を分類すると、本例の太
幅配線23のコーナー部分のタイプは、図7のタイプ1
から図15のタイプ9の9パターンに分類される。
【0050】すなわち、コード「3」が設定されている
位置は、タイプ1;位置「G」、タイプ2;位置
「A」、タイプ3;位置「I」、タイプ4;位置
「C」、タイプ5;位置「G」と「I」、タイプ6;位
置「C」と「I」、タイプ7;位置「A」と「C」、タ
イプ7;位置「A」と「G」、タイプ7;位置「A」と
「C」と「G」と「I」、である。
【0051】次に、図16〜図23に示すように、図7
のタイプ1から図14のタイプ8のそれぞれについて、
配線パターンの一部を削除する。すなわち、配線パター
ンを削除する位置は、タイプ1;位置「A−B」と「F
−I」、タイプ2;位置「G−H」と「C−F」、タイ
プ3;位置「B−C」と「D−G」、タイプ4;位置
「A−D」と「H−I」、タイプ5;位置「F−I」、
タイプ6;位置「B−C」、タイプ7;位置「A−
D」、タイプ8;位置「G−H」、タイプ9;配線パタ
ーンの削除は行わない、である。
【0052】続いて、図24〜図31に示すように、図
16のタイプ1から図23のタイプ8のそれぞれについ
て、配線パターンを追加する。すなわち、配線パターン
を追加する位置は、タイプ1;位置「A−D」と「H−
I」、タイプ2;位置「D−G」と「B−C」、タイプ
3;位置「C−F」と「G−H」、タイプ4;位置「A
−B」と「F−I」、タイプ5;位置「A−D」、タイ
プ6;位置「G−H」、タイプ7;位置「F−I」、タ
イプ8;位置「B−C」、タイプ9;配線パターンの追
加は行わない、である。
【0053】そして、図32〜図39に示すように、図
24のタイプ1から図31のタイプ8のそれぞれについ
て、ビアコンタクトのパターンを生成する。すなわち、
ビアコンタクトのパターンを生成する位置は、タイプ
1;位置「A」と「I」、タイプ2;位置「C」と
「G」、タイプ3;位置「C」と「G」、タイプ4;位
置「A」と「I」、タイプ5;位置「A」と「I」、タ
イプ6;位置「C」と「G」、タイプ7;位置「I」と
「A」、タイプ8;位置「C」と「G」、である。ま
た、タイプ9については、図40または図41に示すよ
うに、図15のタイプ9の対角線上の2つの位置(すな
わち、図40;位置「A」と「I」または図41;位置
「C」と「G」)にビアコンタクトのパターンを生成す
る。
【0054】以上、説明したように、図7〜図15に従
って、図5に示す配線レイアウト図の太幅配線23のコ
ーナー部分のタイプを分類すると、図42に示すように
なる。そして、図24〜図39に従って、図42にビア
コンタクトのパターンを生成すると、図43の配線レイ
アウト図に示すようになる。
【0055】すなわち、太幅配線23のコーナー部分の
タイプの分類(図7〜図15)に基づいて、ビアコンタ
クトを含む実配線21,22の配線パターン(図24〜
図39)を予めテーブル化しておく。そうすれば、太幅
配線23のコーナー部分における各ネット毎の実配線2
1,22を、予め定めたビアコンタクトを含む配線パタ
ーンに置き換えることができる(S12−2〕参照)。
【0056】これにより、差動配線を行う本例において
は、差動相補信号を伝送する2つのネットにおける各実
配線21,22の配線長差を零にすると共に、各実配線
21,22の配線間隔を1グリッドにすることができ
る。
【0057】このように本実施例においては、所定の各
ネットにおける実配線の配線長差を規定値以下にするこ
とができる。そのため、信号の遅延時間のずれを規定値
以下にしてスキュを防ぐことができる。
【0058】また、本実施例においては、所定の各ネッ
トにおける実配線の配線間隔を適宜に設定することがで
きる。そのため、特に、差動配線において、所定の各ネ
ットにおける実配線の配線間容量を小さくして各配線間
のクロストークを良好にすることにより、誤動作を防ぐ
ことができる。
【0059】さらに、本実施例では、図46および図4
7に示す従来例のS3におけるような各ネット毎の実配
線を行わず、S11において各セル間を1本の太幅配線
で自動配線するだけである。従って、本実施例では、ネ
ット数分だけの配線データを保持しておく必要がなく、
1本の太幅配線の配線データだけを保持すればよいた
め、設計ツールの記憶装置を大容量にしなくてもよい。
【0060】そして、本実施例では、図46および図4
7に示す従来例のS4におけるような検証処理を行わ
ず、自動配置と自動配線とを繰り返したり、マニュアル
による修正作業を行ったりしない。そのため、本実施例
では、マスクパターン設計の設計工数を少なくして各設
計工程を簡略化することができる。
【0061】尚、本発明は上記実施例および実際例に限
定されるものではなく、以下のように実施してもよい。 1)S11−1〕においても触れたが、配線開始ポイン
トおよび配線終了ポイントは、それぞれ複数でもかまわ
ない。例えば、図44に示すように、1つの配線開始ポ
イントγに対して2つの配線終了ポイントδ,σを設定
するようにしてもよい。この場合は、配線開始ポイント
γから配線終了ポイントσまでを結ぶ2組の実配線(4
1,43と31,33)の配線長は等しくなるが、配線
開始ポイントγから配線終了ポイントδまでを結ぶ2組
の実配線(41,42と31,32)の配線長は等しく
ならない。しかしながら、2組の実配線(41,42と
31,32)の配線長差が規定値以下であれば、スキュ
を防ぐことができる。見方を変えれば、配線長を等しく
したい場合には、図44に示すようなT字交差を配線パ
ターン内に設けなければよいことになる。
【0062】2)上記差動配線の例では、2ネットの差
動配線を例にとったが、信号の遅延時間のずれを規定値
以下にしてスキュを防ぐ配線であれば、3ネット以上の
クロック分配やラッチ等の、どのような配線パターンの
設計処理に利用してもよい。
【0063】3)上記差動配線の例では、2層配線を例
にとったが、3層以上の多層配線においても同様に実施
することができる。 4)差動配線の例では、マスクパターン設計方法の各処
理を設計ツール内のコンピュータのソフトウェアによる
ものとして説明したが、ハードウェアによる構成で具体
化し、マスクパターン設計装置としてもよい。すなわ
ち、図45に示すように、論理データ入力処理回路部5
1と自動配置処理回路部52と自動配線処理回路部53
とマスクデータ作成処理回路部54とから構成されるマ
スクパターン設計装置において、上記実施例と同様な処
理を行うようにしてもよい。尚、各処理回路部51〜5
4の処理動作は、それぞれ図1に示すフローチャートの
S1,S2,S11,S12に対応しているため、ここ
では説明を省略する。
【0064】
【発明の効果】以上詳述したように本発明によれば、マ
スクパターン設計の設計工数を少なくして各設計工程を
簡略化した上で、所定の各ネットにおける実配線の配線
長差を規定値以下にすることと、所定の各ネットにおけ
る実配線の配線間隔を適宜に設定することと、設計に要
するデータ量を少なくすることとができるという優れた
効果がある。
【図面の簡単な説明】
【図1】本発明を具体化した一実施例のマスクパターン
設計方法の処理手順を示すフローチャートである。
【図2】差動配線の一例のマスクパターン設計方法を説
明するための配線レイアウト図である。
【図3】差動配線の一例のマスクパターン設計方法を説
明するための配線レイアウト図である。
【図4】差動配線の一例のマスクパターン設計方法を説
明するための配線レイアウト図である。
【図5】差動配線の一例のマスクパターン設計方法を説
明するための配線レイアウト図である。
【図6】差動配線の一例の太幅配線23のコーナー部分
のタイプ分類を説明するための説明図である。
【図7】差動配線の一例の太幅配線23のコーナー部分
のタイプを示す配線レイアウト図である。
【図8】差動配線の一例の太幅配線23のコーナー部分
のタイプを示す配線レイアウト図である。
【図9】差動配線の一例の太幅配線23のコーナー部分
のタイプを示す配線レイアウト図である。
【図10】差動配線の一例の太幅配線23のコーナー部
分のタイプを示す配線レイアウト図である。
【図11】差動配線の一例の太幅配線23のコーナー部
分のタイプを示す配線レイアウト図である。
【図12】差動配線の一例の太幅配線23のコーナー部
分のタイプを示す配線レイアウト図である。
【図13】差動配線の一例の太幅配線23のコーナー部
分のタイプを示す配線レイアウト図である。
【図14】差動配線の一例の太幅配線23のコーナー部
分のタイプを示す配線レイアウト図である。
【図15】差動配線の一例の太幅配線23のコーナー部
分のタイプを示す配線レイアウト図である。
【図16】差動配線の一例の太幅配線23のコーナー部
分の配線パターンの一部削除を示す配線レイアウト図で
ある。
【図17】差動配線の一例の太幅配線23のコーナー部
分の配線パターンの一部削除を示す配線レイアウト図で
ある。
【図18】差動配線の一例の太幅配線23のコーナー部
分の配線パターンの一部削除を示す配線レイアウト図で
ある。
【図19】差動配線の一例の太幅配線23のコーナー部
分の配線パターンの一部削除を示す配線レイアウト図で
ある。
【図20】差動配線の一例の太幅配線23のコーナー部
分の配線パターンの一部削除を示す配線レイアウト図で
ある。
【図21】差動配線の一例の太幅配線23のコーナー部
分の配線パターンの一部削除を示す配線レイアウト図で
ある。
【図22】差動配線の一例の太幅配線23のコーナー部
分の配線パターンの一部削除を示す配線レイアウト図で
ある。
【図23】差動配線の一例の太幅配線23のコーナー部
分の配線パターンの一部削除を示す配線レイアウト図で
ある。
【図24】差動配線の一例の太幅配線23のコーナー部
分の配線パターンの追加を示す配線レイアウト図であ
る。
【図25】差動配線の一例の太幅配線23のコーナー部
分の配線パターンの追加を示す配線レイアウト図であ
る。
【図26】差動配線の一例の太幅配線23のコーナー部
分の配線パターンの追加を示す配線レイアウト図であ
る。
【図27】差動配線の一例の太幅配線23のコーナー部
分の配線パターンの追加を示す配線レイアウト図であ
る。
【図28】差動配線の一例の太幅配線23のコーナー部
分の配線パターンの追加を示す配線レイアウト図であ
る。
【図29】差動配線の一例の太幅配線23のコーナー部
分の配線パターンの追加を示す配線レイアウト図であ
る。
【図30】差動配線の一例の太幅配線23のコーナー部
分の配線パターンの追加を示す配線レイアウト図であ
る。
【図31】差動配線の一例の太幅配線23のコーナー部
分の配線パターンの追加を示す配線レイアウト図であ
る。
【図32】差動配線の一例の太幅配線23のコーナー部
分のビアコンタクトのパターンを示す配線レイアウト図
である。
【図33】差動配線の一例の太幅配線23のコーナー部
分のビアコンタクトのパターンを示す配線レイアウト図
である。
【図34】差動配線の一例の太幅配線23のコーナー部
分のビアコンタクトのパターンを示す配線レイアウト図
である。
【図35】差動配線の一例の太幅配線23のコーナー部
分のビアコンタクトのパターンを示す配線レイアウト図
である。
【図36】差動配線の一例の太幅配線23のコーナー部
分のビアコンタクトのパターンを示す配線レイアウト図
である。
【図37】差動配線の一例の太幅配線23のコーナー部
分のビアコンタクトのパターンを示す配線レイアウト図
である。
【図38】差動配線の一例の太幅配線23のコーナー部
分のビアコンタクトのパターンを示す配線レイアウト図
である。
【図39】差動配線の一例の太幅配線23のコーナー部
分のビアコンタクトのパターンを示す配線レイアウト図
である。
【図40】差動配線の一例の太幅配線23のコーナー部
分のビアコンタクトのパターンを示す配線レイアウト図
である。
【図41】差動配線の一例の太幅配線23のコーナー部
分のビアコンタクトのパターンを示す配線レイアウト図
である。
【図42】差動配線の一例のマスクパターン設計方法を
説明するための配線レイアウト図である。
【図43】差動配線の一例のマスクパターン設計方法を
説明するための配線レイアウト図である。
【図44】T字交差を設けた配線パターンを説明するた
めの配線レイアウト図である。
【図45】マスクパターン設計装置のブロック回路図で
ある。
【図46】従来例のマスクパターン設計方法の処理手順
を示すフローチャートである。
【図47】従来例のマスクパターン設計方法の処理手順
を示すフローチャートである。
【符号の説明】
51 論理データ入力処理回路部 52 自動配置処理回路部 53 自動配線処理回路部 54 マスクデータ作成処理回路部54
───────────────────────────────────────────────────── フロントページの続き (72)発明者 川添 和則 愛知県春日井市高蔵寺町2丁目1844番2 富士通ヴィエルエスアイ株式会社内 (72)発明者 島崎 剛 愛知県春日井市高蔵寺町2丁目1844番2 富士通ヴィエルエスアイ株式会社内 (72)発明者 西脇 雪美 愛知県春日井市高蔵寺町2丁目1844番2 富士通ヴィエルエスアイ株式会社内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 実配線の配線長差を規定値以下にしたい
    所定の各ネットについて、配線を開始したいポイントと
    終了したいポイントとを設定し、仮想ポイントに複数の
    ネットを引き込む手法を利用して、前記各ネットを配線
    を開始したいポイントに収束させる第1の設計工程と、 配線を開始したいポイントから終了したいポイントまで
    を、前記各ネットにおける実配線に流れる電流と予め定
    めた各配線の配線間隔とによって決定した配線幅および
    配線パターンを有する1本の太幅配線で自動配線する第
    2の設計工程と、 自動配線された太幅配線を、前記各ネット毎の配線パタ
    ーンに変換する第3の設計工程と、 太幅配線のコーナー部分における各ネット毎の配線パタ
    ーンを、予め定めたビアコンタクトを含む配線パターン
    に置き換える第4の設計工程とを備えたことを特徴とす
    る半導体集積回路装置のマスクパターン設計方法。
  2. 【請求項2】 論理データを入力する論理データ入力処
    理回路部(51)と、 前記論理データに基づいて各セルを配置する自動配置処
    理回路部(52)と、 実配線の配線長差を規定値以下にしたい所定の各ネット
    について、配線を開始したいポイントと終了したいポイ
    ントとを設定し、仮想ポイントに複数のネットを引き込
    む手法を利用して、前記各ネットを配線を開始したいポ
    イントに収束させ、配線を開始したいポイントから終了
    したいポイントまでを、前記各ネットにおける実配線に
    流れる電流と予め定めた各配線の配線間隔とによって決
    定した配線幅および配線パターンを有する1本の太幅配
    線で自動配線する自動配線処理回路部(53)と、 自動配線された太幅配線を前記各ネット毎の配線パター
    ンに変換し、太幅配線のコーナー部分における各ネット
    毎の配線パターンを、予め定めたビアコンタクトを含む
    配線パターンに置き換えてマスクデータを生成するマス
    クデータ生成処理回路部(54)とを備えたことを特徴
    とする半導体集積回路装置のマスクパターン設計装置。
JP14234793A 1992-09-22 1993-06-14 半導体集積回路装置のマスクパターン設計方法および設計装置 Withdrawn JPH06349947A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP14234793A JPH06349947A (ja) 1993-06-14 1993-06-14 半導体集積回路装置のマスクパターン設計方法および設計装置
US08/124,702 US5618744A (en) 1992-09-22 1993-09-22 Manufacturing method and apparatus of a semiconductor integrated circuit device
US08/748,534 US6035111A (en) 1992-09-22 1996-11-13 Manufacturing method and apparatus of a semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14234793A JPH06349947A (ja) 1993-06-14 1993-06-14 半導体集積回路装置のマスクパターン設計方法および設計装置

Publications (1)

Publication Number Publication Date
JPH06349947A true JPH06349947A (ja) 1994-12-22

Family

ID=15313258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14234793A Withdrawn JPH06349947A (ja) 1992-09-22 1993-06-14 半導体集積回路装置のマスクパターン設計方法および設計装置

Country Status (1)

Country Link
JP (1) JPH06349947A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009015678A (ja) * 2007-07-06 2009-01-22 Nec Corp 差動線路emi解析システム、差動線路emi解析方法およびプログラム
JP2009282976A (ja) * 2008-05-19 2009-12-03 Arm Ltd 相互接続回路内のデータ経路のルーティングを求める方法、システム、およびコンピュータプログラム製品
JP2012209564A (ja) * 2012-06-04 2012-10-25 Fujitsu Ltd 設計支援プログラム、該プログラムを記録した記録媒体、設計支援方法、および設計支援装置
US8732643B2 (en) 2006-06-09 2014-05-20 Fujitsu Limited Support method, design support apparatus, computer product using combination pattern is prepared in advance

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8732643B2 (en) 2006-06-09 2014-05-20 Fujitsu Limited Support method, design support apparatus, computer product using combination pattern is prepared in advance
JP2009015678A (ja) * 2007-07-06 2009-01-22 Nec Corp 差動線路emi解析システム、差動線路emi解析方法およびプログラム
JP2009282976A (ja) * 2008-05-19 2009-12-03 Arm Ltd 相互接続回路内のデータ経路のルーティングを求める方法、システム、およびコンピュータプログラム製品
JP2012209564A (ja) * 2012-06-04 2012-10-25 Fujitsu Ltd 設計支援プログラム、該プログラムを記録した記録媒体、設計支援方法、および設計支援装置

Similar Documents

Publication Publication Date Title
US7183659B2 (en) Semiconductor integrated circuit device having diagonal direction wiring and layout method therefor
JP3891599B2 (ja) 集積回路レイアウト内への標準セルの自動挿入装置
US6209123B1 (en) Methods of placing transistors in a circuit layout and semiconductor device with automatically placed transistors
US6006024A (en) Method of routing an integrated circuit
US6598206B2 (en) Method and system of modifying integrated circuit power rails
JP3219500B2 (ja) 自動配線方法
JP3024593B2 (ja) レイアウト設計方法およびレイアウト設計装置
Zhou et al. Optimal river routing with crosstalk constraints
US8015529B1 (en) Methods and apparatus for diagonal route shielding
JP3256597B2 (ja) 自動配置設計方法および自動配置設計装置
US7003750B2 (en) Topology based wire shielding generation
JPH06349947A (ja) 半導体集積回路装置のマスクパターン設計方法および設計装置
US6880143B1 (en) Method for eliminating via blocking in an IC design
US6931610B1 (en) Method for rapid estimation of wire delays and capacitances based on placement of cells
JP2004220132A (ja) 配線図形検証方法、プログラム及び装置
US6615401B1 (en) Blocked net buffer insertion
JP3193167B2 (ja) 論理合成システム
JP2004039933A (ja) マスク設計システム、マスク設計方法、およびマスク設計処理またはレイアウト設計処理をコンピュータに実行させるためのプログラム
JP2933605B1 (ja) レイアウトデータの作成方法
JP3498674B2 (ja) 半導体集積回路装置及びクロック配線方法並びに記録媒体
JP2003332437A (ja) 半導体回路設計方法
US7519926B2 (en) Semiconductor device and method for designing the same
Hathaway et al. Circuit placement, chip optimization, and wire routing for IBM IC technology
JP3705737B2 (ja) 半導体集積回路のレイアウト方法
JPH06216249A (ja) Icチップ自動レイアウト設計システム

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000905