JPH043525A - 符号誤り訂正装置 - Google Patents
符号誤り訂正装置Info
- Publication number
- JPH043525A JPH043525A JP10294490A JP10294490A JPH043525A JP H043525 A JPH043525 A JP H043525A JP 10294490 A JP10294490 A JP 10294490A JP 10294490 A JP10294490 A JP 10294490A JP H043525 A JPH043525 A JP H043525A
- Authority
- JP
- Japan
- Prior art keywords
- error
- error correction
- block
- storage means
- code block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 91
- 238000012937 correction Methods 0.000 claims abstract description 66
- 238000007689 inspection Methods 0.000 claims abstract description 21
- 238000012360 testing method Methods 0.000 claims description 53
- 238000001514 detection method Methods 0.000 claims description 10
- 230000033458 reproduction Effects 0.000 description 16
- 230000005540 biological transmission Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000005236 sound signal Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 1
- 208000011580 syndromic disease Diseases 0.000 description 1
Landscapes
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタル情報記録再生装置における符号誤り
訂正装置の構成並びにその制御方法に関する。
訂正装置の構成並びにその制御方法に関する。
従来のランダム誤り、バースト誤りのいずれにも高い訂
正能力を持つディジタル信号の符号誤り訂正装置は、特
開昭57−10561号公報に記載のように符号を積符
号構成とし、内符号(第2のエラー訂正ブロック)の復
号時に訂正不能な多数の誤りがある場合にはその内符号
ブロック内の全てのワードにエラーを示すフラグ(ポイ
ンタ)を付加し、次いで外符号配列に並べ替えて外符号
の復号を行う構成をとっていた。該符号の復号に当って
は、外符号ブロック(第1のエラー訂正ブロック)内の
ワードから演算されたシンドロームと、上記の内符号復
号時に付加されたフラグをポインタとして用いて、誤り
訂正能力の高いポインタイレージヤ方式の誤り訂正を行
うようになっていた。
正能力を持つディジタル信号の符号誤り訂正装置は、特
開昭57−10561号公報に記載のように符号を積符
号構成とし、内符号(第2のエラー訂正ブロック)の復
号時に訂正不能な多数の誤りがある場合にはその内符号
ブロック内の全てのワードにエラーを示すフラグ(ポイ
ンタ)を付加し、次いで外符号配列に並べ替えて外符号
の復号を行う構成をとっていた。該符号の復号に当って
は、外符号ブロック(第1のエラー訂正ブロック)内の
ワードから演算されたシンドロームと、上記の内符号復
号時に付加されたフラグをポインタとして用いて、誤り
訂正能力の高いポインタイレージヤ方式の誤り訂正を行
うようになっていた。
さらに訂正能力を向上する方法として、特開昭63−3
17990号公報に記載のように上記のような積符号構
成のブロックを複数回記録または伝送し、再生に際し内
符号(第1の検査ワード)の復号後に、外符号(第2の
検査ワード)の復号を行うに当ってこれら複数回再生さ
れた内符号により誤り検出訂正されたデータからその都
度できるかぎり誤りのない方を選択して訂正能力を向上
するようになっていた。またこの方式では内符号で誤り
を検出しなかった場合でも複数個再生されたデータを比
較して誤りを検出できるようになっており、データの信
頼性を向上できるようになっていた。
17990号公報に記載のように上記のような積符号構
成のブロックを複数回記録または伝送し、再生に際し内
符号(第1の検査ワード)の復号後に、外符号(第2の
検査ワード)の復号を行うに当ってこれら複数回再生さ
れた内符号により誤り検出訂正されたデータからその都
度できるかぎり誤りのない方を選択して訂正能力を向上
するようになっていた。またこの方式では内符号で誤り
を検出しなかった場合でも複数個再生されたデータを比
較して誤りを検出できるようになっており、データの信
頼性を向上できるようになっていた。
上記従来技術は複数回再生された積符号構成のブロック
をそれぞれメモリに蓄えた後、各メモリから同時にそれ
ぞれデータ及びエラーフラグを読出し、これらを比較し
ながらできる限り内符号による訂正不能誤りのないデー
タを選択して外符号の復号を行い、さらにデータ比較に
よるエラー誤検出のチエツクを行うが、必要なメモリの
容量の点について配慮がされておらず、積符号構成のブ
ロックのサイズが大きい場合や同一ブロックの記録再生
回数が多い場合には大容量メモリが多数必要になるとい
う問題があった。
をそれぞれメモリに蓄えた後、各メモリから同時にそれ
ぞれデータ及びエラーフラグを読出し、これらを比較し
ながらできる限り内符号による訂正不能誤りのないデー
タを選択して外符号の復号を行い、さらにデータ比較に
よるエラー誤検出のチエツクを行うが、必要なメモリの
容量の点について配慮がされておらず、積符号構成のブ
ロックのサイズが大きい場合や同一ブロックの記録再生
回数が多い場合には大容量メモリが多数必要になるとい
う問題があった。
本発明の目的は上記した従来技術の欠点をなくし、メモ
リ容量の増大なしに多重記録再生による誤り訂正能力の
向上及びエラー誤検出の防止が実現できる符号誤り訂正
装置を提供することにある。
リ容量の増大なしに多重記録再生による誤り訂正能力の
向上及びエラー誤検出の防止が実現できる符号誤り訂正
装置を提供することにある。
上記目的を達成するために、本発明では複数回繰返し伝
送または記録再生される積符号構成の各ブロックに対し
て1ブロック分の内符号復号後の内符号でブロックデー
タとこれら各内符号ブロックに対してそれぞれ少なくと
も1ワ一ド分の検査ワードを蓄えるメモリを設ける。そ
して、内符号による復号が終わった各内符号ブロックに
含まれるデータ及びパリティから算術的に求められる検
査情報、例えばデータ及びパリティの総和の下位バイト
の、いわゆるチエツクサムなどを生成する。
送または記録再生される積符号構成の各ブロックに対し
て1ブロック分の内符号復号後の内符号でブロックデー
タとこれら各内符号ブロックに対してそれぞれ少なくと
も1ワ一ド分の検査ワードを蓄えるメモリを設ける。そ
して、内符号による復号が終わった各内符号ブロックに
含まれるデータ及びパリティから算術的に求められる検
査情報、例えばデータ及びパリティの総和の下位バイト
の、いわゆるチエツクサムなどを生成する。
1回目に伝送または再生された積符号ブロックに対して
は各内符号復号後のデータとともにその内符号ブロック
により生成された検査情報をそれぞれメモリ内の所定の
アドレスに書き込む。2回目以降に伝送または再生され
た同一内容の積符号ブロックについては、各内符号復号
により誤りが検出されないか又は訂正された内符号ブロ
ックのみを該当する1回目の内符号ブロックのメモリア
ドレスと同一のアドレスに書込み、その検査情報は各伝
送または再生回数に応じた、1回目とは異なる所定のメ
モリアドレスに書込む。そして、所定の回数の積符号ブ
ロックの伝送または再生が完了してその内符号復号が終
了した後、各内符号ブロックに付加してメモリに書込ま
れた伝送または再生回数毎の複数個の検査情報を読出し
、これらを比較する。ここでこれらの検査情報が一致し
ない場合にはその内符号ブロックに誤りがあることを示
すエラーフラグを出力し、外符号復号時に参照できるよ
うにする。
は各内符号復号後のデータとともにその内符号ブロック
により生成された検査情報をそれぞれメモリ内の所定の
アドレスに書き込む。2回目以降に伝送または再生され
た同一内容の積符号ブロックについては、各内符号復号
により誤りが検出されないか又は訂正された内符号ブロ
ックのみを該当する1回目の内符号ブロックのメモリア
ドレスと同一のアドレスに書込み、その検査情報は各伝
送または再生回数に応じた、1回目とは異なる所定のメ
モリアドレスに書込む。そして、所定の回数の積符号ブ
ロックの伝送または再生が完了してその内符号復号が終
了した後、各内符号ブロックに付加してメモリに書込ま
れた伝送または再生回数毎の複数個の検査情報を読出し
、これらを比較する。ここでこれらの検査情報が一致し
ない場合にはその内符号ブロックに誤りがあることを示
すエラーフラグを出力し、外符号復号時に参照できるよ
うにする。
ここで、検査情報の比較は訂正不能誤りのないブロック
についてのみ行うが、そのためには内符号復号結果のエ
ラーフラグを参照すれば良い。−方複数回の同一内容の
積符号ブロックの内符号復号に当って、各対応する同一
内容の内符号ブロックの復号においてその対応するブロ
ック毎に最初に誤りが検出されないかまたは訂正された
ブロックについては、その検査情報をメモリ上の各対応
する全内符号ブロックの検査情報書込みアドレスに書込
むようにする。つまりn回伝送または再生される場合に
はメモリ上の所定のn箇所に書込む。
についてのみ行うが、そのためには内符号復号結果のエ
ラーフラグを参照すれば良い。−方複数回の同一内容の
積符号ブロックの内符号復号に当って、各対応する同一
内容の内符号ブロックの復号においてその対応するブロ
ック毎に最初に誤りが検出されないかまたは訂正された
ブロックについては、その検査情報をメモリ上の各対応
する全内符号ブロックの検査情報書込みアドレスに書込
むようにする。つまりn回伝送または再生される場合に
はメモリ上の所定のn箇所に書込む。
そして、それ以降の誤りが検出されないかまたは訂正さ
れたブロックについてはメモリ上の所定の1箇所に検査
情報を書込む。これにより訂正不能誤りが検出されたブ
ロックについてはメモリに検査情報を書込まなくても、
エラーフラグの参照なしに有効に検査情報の比較ができ
る。
れたブロックについてはメモリ上の所定の1箇所に検査
情報を書込む。これにより訂正不能誤りが検出されたブ
ロックについてはメモリに検査情報を書込まなくても、
エラーフラグの参照なしに有効に検査情報の比較ができ
る。
また、同一内容の積符号ブロック内の各内符号ブロック
の検査情報のメモリ上のアドレスを、複数回の伝送また
は再生に対して共通にすることにより、さらに必要メモ
リ容量を低減できる。この場合には2回目以降の誤りが
検出されないかまたは訂正された内符号ブロックをメモ
リに書込む際にそれまでにメモリに書込まれた同一内容
の内符号ブロックで生成された検査情報をメモリから読
出し、新しい検査情報と比較する。そして同一アドレス
にこの新しい検査情報を書込むとともに、新旧検査情報
が一致していなければその内符号ブロックのエラーフラ
グを変更する。エラーフラグの変更は、2回目以降の内
符号ブロックは誤りが検出されないかまたは訂正された
もののみであるので、それ以前に復号を終えてメモリに
蓄えられた口内符号ブロックに誤りが検出されないかま
たは訂正されたものであるにもかかわらず新旧の検査情
報が一致しない場合にはエラーフラグを反転させて訂正
不能誤りがあるものとする。また、口内符号ブロックに
訂正不能誤りがある場合には新旧の検査情報が一致しな
くて当然であるが、同様にエラーフラグを反転させて新
たにメモリに書込んだ2回目以降の新内符号ブロックに
は誤りが検出されないかまたは訂正されたものであるこ
とを示す。
の検査情報のメモリ上のアドレスを、複数回の伝送また
は再生に対して共通にすることにより、さらに必要メモ
リ容量を低減できる。この場合には2回目以降の誤りが
検出されないかまたは訂正された内符号ブロックをメモ
リに書込む際にそれまでにメモリに書込まれた同一内容
の内符号ブロックで生成された検査情報をメモリから読
出し、新しい検査情報と比較する。そして同一アドレス
にこの新しい検査情報を書込むとともに、新旧検査情報
が一致していなければその内符号ブロックのエラーフラ
グを変更する。エラーフラグの変更は、2回目以降の内
符号ブロックは誤りが検出されないかまたは訂正された
もののみであるので、それ以前に復号を終えてメモリに
蓄えられた口内符号ブロックに誤りが検出されないかま
たは訂正されたものであるにもかかわらず新旧の検査情
報が一致しない場合にはエラーフラグを反転させて訂正
不能誤りがあるものとする。また、口内符号ブロックに
訂正不能誤りがある場合には新旧の検査情報が一致しな
くて当然であるが、同様にエラーフラグを反転させて新
たにメモリに書込んだ2回目以降の新内符号ブロックに
は誤りが検出されないかまたは訂正されたものであるこ
とを示す。
あるいは、口内符号ブロックに付加されたエラーフラグ
が誤りが検出されないかまたは訂正されたことを示して
いる(一般にこの状態を「エラーフラグがない」と表現
することが多い)場合にのみ、新旧検査情報が一致しな
ければ訂正不能誤りが存在することを示すエラーフラグ
に置換え、それ以外は2回目以降の誤りが検出されない
かまたは訂正された新内符号ブロックのエラーフラグを
用いるようにしても良い。
が誤りが検出されないかまたは訂正されたことを示して
いる(一般にこの状態を「エラーフラグがない」と表現
することが多い)場合にのみ、新旧検査情報が一致しな
ければ訂正不能誤りが存在することを示すエラーフラグ
に置換え、それ以外は2回目以降の誤りが検出されない
かまたは訂正された新内符号ブロックのエラーフラグを
用いるようにしても良い。
上記のような構成および動作により、1つの積符号ブロ
ックのために設けられたメモリには、複数回繰返し伝送
または記録再生された内符号復号後のデータのうち、誤
りが検出されないかまたは訂正されたものが重ね書きさ
れる。したがって、1回目の伝送または再生で訂正不能
誤りが検出された内符号ブロックでも、2回目以降の伝
送または再生で誤りが検出されないかまたは訂正された
場合にはこの正しい内符号ブロックに書替えられる。そ
のため、この積符号ブロックの繰返し伝送または再生に
よる内符号ブロックの入力が終了した後、このメモリよ
り外符号ブロックを読出すと結果的に、各伝送または再
生毎に別々のメモリに内符号ブロックを蓄えて外符号復
号時にこの中からできるかぎり誤りのないデータを選択
するのと同等の効果を得ることができ、誤り訂正能力を
向上できる。さらに内符号で誤りが検出されない内符号
ブロック間で、例えばチエツクサムデータ等を比較する
ことにより、内符号復号時の誤訂正や誤り検出もれの発
生を検出でき、データの信頼性を向上できる。ここで、
特開昭63−317990号公報に示された従来例では
、外符号データ1つ1つを個々に比較し、誤りの再チエ
ツクを行うが、誤り訂正符号の性質上、内符号で誤検出
、誤訂正が発生する場合はバースト誤りによりその内符
号ブロックのデータが多数具なっている場合が多く、本
発明の方式でもほぼ同等の効果が得られる。
ックのために設けられたメモリには、複数回繰返し伝送
または記録再生された内符号復号後のデータのうち、誤
りが検出されないかまたは訂正されたものが重ね書きさ
れる。したがって、1回目の伝送または再生で訂正不能
誤りが検出された内符号ブロックでも、2回目以降の伝
送または再生で誤りが検出されないかまたは訂正された
場合にはこの正しい内符号ブロックに書替えられる。そ
のため、この積符号ブロックの繰返し伝送または再生に
よる内符号ブロックの入力が終了した後、このメモリよ
り外符号ブロックを読出すと結果的に、各伝送または再
生毎に別々のメモリに内符号ブロックを蓄えて外符号復
号時にこの中からできるかぎり誤りのないデータを選択
するのと同等の効果を得ることができ、誤り訂正能力を
向上できる。さらに内符号で誤りが検出されない内符号
ブロック間で、例えばチエツクサムデータ等を比較する
ことにより、内符号復号時の誤訂正や誤り検出もれの発
生を検出でき、データの信頼性を向上できる。ここで、
特開昭63−317990号公報に示された従来例では
、外符号データ1つ1つを個々に比較し、誤りの再チエ
ツクを行うが、誤り訂正符号の性質上、内符号で誤検出
、誤訂正が発生する場合はバースト誤りによりその内符
号ブロックのデータが多数具なっている場合が多く、本
発明の方式でもほぼ同等の効果が得られる。
なお、本発明においては、積符号構成でなく、−重の符
号化しか成されていない場合(例えばここで述べた内符
号のみしか付加されていないような場合)においても、
同一符号ブロックが繰返し伝送または記録再生される場
合には同様の効果が得られることは明白である。
号化しか成されていない場合(例えばここで述べた内符
号のみしか付加されていないような場合)においても、
同一符号ブロックが繰返し伝送または記録再生される場
合には同様の効果が得られることは明白である。
以下、本発明の詳細を実施例により説明する。
第1図は本発明による符号誤り訂正装置をディジタル記
録方式のVTRである、いわゆるD22重VTRの音声
信号再生系に用いた場合の構成を示すブロック図である
。
録方式のVTRである、いわゆるD22重VTRの音声
信号再生系に用いた場合の構成を示すブロック図である
。
第1図において、1は磁気テープ、2は回転ドラムに取
付けられた再生ヘッド、3は復調回路、4は内符号を復
号する内符号復号回路、5は復号後の内符号から検査情
報を生成する検査情報生成回路、6は積符号構成のデー
タ、パリティおよび上記の検査情報を記憶するメモリ、
7はメモリ6およびエラーフラグメモリ8の書込み、読
出しを制御するメモリ制御回路、8は内符号復号回路に
より内符号ブロックに付加されたエラーフラグを記憶す
るエラーフラグメモリ、9は検査情報を比較、検査する
検査回路、10は外符号を復号する外符号復号回路であ
る。
付けられた再生ヘッド、3は復調回路、4は内符号を復
号する内符号復号回路、5は復号後の内符号から検査情
報を生成する検査情報生成回路、6は積符号構成のデー
タ、パリティおよび上記の検査情報を記憶するメモリ、
7はメモリ6およびエラーフラグメモリ8の書込み、読
出しを制御するメモリ制御回路、8は内符号復号回路に
より内符号ブロックに付加されたエラーフラグを記憶す
るエラーフラグメモリ、9は検査情報を比較、検査する
検査回路、10は外符号を復号する外符号復号回路であ
る。
D2フォーマットのディジタルVTRの音声信号は、4
チヤネルの音声信号の各チャネル毎に1シンボル8ビツ
トのリードソロモン符号により積符号の形に符号化され
、ヘリカルトラックの両端に2度ずつ記録されている。
チヤネルの音声信号の各チャネル毎に1シンボル8ビツ
トのリードソロモン符号により積符号の形に符号化され
、ヘリカルトラックの両端に2度ずつ記録されている。
このように各音声チャネルを2重に記録することにより
、符号誤りに対する保護が強化されている。
、符号誤りに対する保護が強化されている。
磁気テープ1上に2重に記録されたリードソロモン符号
で積符号化された音声信号は、まず1回目の積符号ブロ
ックが磁気ヘッド2により内符号順に再生され、復調回
路3に入力される。復調回路3では記録時に行われた変
調に対応した復調が行われ、さらにタイミング基準とな
る同期信号の検出が行われ、次いで内符号ブロック単位
の誤り検出訂正を行うために内符号復号回路4に復調信
号を送る。内符号復号回路4では内符号ブロック毎に内
符号パリティにより誤り検出訂正を行い、復号を終了し
たデータを検査情報生成回路5.メモリ6、メモリ制御
回路7に送る。さらに内符号復号により訂正不能誤りが
検出された場合にはエラーフラグとして“High”レ
ベルの信号を、それ以外の場合は“L O,uレベルの
信号をメモリ制御回路7およびエラーフラグメモリ8に
送る。検査情報生成回路5は、入力された復号後の内符
号ブロック毎に検査情報を生成し、メモリ6に送る。
で積符号化された音声信号は、まず1回目の積符号ブロ
ックが磁気ヘッド2により内符号順に再生され、復調回
路3に入力される。復調回路3では記録時に行われた変
調に対応した復調が行われ、さらにタイミング基準とな
る同期信号の検出が行われ、次いで内符号ブロック単位
の誤り検出訂正を行うために内符号復号回路4に復調信
号を送る。内符号復号回路4では内符号ブロック毎に内
符号パリティにより誤り検出訂正を行い、復号を終了し
たデータを検査情報生成回路5.メモリ6、メモリ制御
回路7に送る。さらに内符号復号により訂正不能誤りが
検出された場合にはエラーフラグとして“High”レ
ベルの信号を、それ以外の場合は“L O,uレベルの
信号をメモリ制御回路7およびエラーフラグメモリ8に
送る。検査情報生成回路5は、入力された復号後の内符
号ブロック毎に検査情報を生成し、メモリ6に送る。
ここでは検査情報は例えば各内符号ブロック内のデータ
シンボル及びパリティシンボルの総加算値の下位8ビツ
トの、いわゆるチエツクサムバイトを用いて説明する。
シンボル及びパリティシンボルの総加算値の下位8ビツ
トの、いわゆるチエツクサムバイトを用いて説明する。
D2フォーマットの再生信号中には各内符号ブロックの
記録トラック上の位置関係を示すID信号が含まれてお
り、これが各内符号ブロックの積符号ブロック内での位
置に対応する。メモリ制御回路は、このID信号をもと
に各内符号データおよび検査情報のメモリ6内でのアド
レスとエラーフラグのエラーフラグメモリ8内のアドレ
スを発生し、それぞれ書込みパルスWEを出力し、各内
符号ブロックのデータおよび各種情報がメモリ6および
エラーフラグメモリ8に書込まれる。なお、ID信号の
ないシステムに本発明を適用する場合は、メモリアドレ
スは再生信号入力順序に合わせて発生させるようにすれ
ば良い。こうして1回目の積符号ブロックの各内符号復
号を終了し、各メモリ6.8への書込み完了後、続いて
磁気テープ1上に2重記録された2回目の積符号ブロッ
クが磁気ヘッド2により1回目と同様の内符号順に再生
される。そして同様に復調、内符号復号等が行われ、復
号後のデータが検査情報生成回路5.メモリ6、メモリ
制御回路7に送られる。また同様にエラーフラグがメモ
リ制御回路7およびエラーフラグメモリ8に送られる。
記録トラック上の位置関係を示すID信号が含まれてお
り、これが各内符号ブロックの積符号ブロック内での位
置に対応する。メモリ制御回路は、このID信号をもと
に各内符号データおよび検査情報のメモリ6内でのアド
レスとエラーフラグのエラーフラグメモリ8内のアドレ
スを発生し、それぞれ書込みパルスWEを出力し、各内
符号ブロックのデータおよび各種情報がメモリ6および
エラーフラグメモリ8に書込まれる。なお、ID信号の
ないシステムに本発明を適用する場合は、メモリアドレ
スは再生信号入力順序に合わせて発生させるようにすれ
ば良い。こうして1回目の積符号ブロックの各内符号復
号を終了し、各メモリ6.8への書込み完了後、続いて
磁気テープ1上に2重記録された2回目の積符号ブロッ
クが磁気ヘッド2により1回目と同様の内符号順に再生
される。そして同様に復調、内符号復号等が行われ、復
号後のデータが検査情報生成回路5.メモリ6、メモリ
制御回路7に送られる。また同様にエラーフラグがメモ
リ制御回路7およびエラーフラグメモリ8に送られる。
検査情報生成回路5においても同様に検査情報が生成さ
れ、メモリ6に送られる。ここでメモリ制御回路7は1
回目と同様にして各内符号データに対しては1回目と同
一のアドレスを発生するが、そのエラーフラグと検査情
報に対しては1回目とは異なる所定のアドレスを発生す
る。そして、訂正不能誤りがなく、内符号復号回路4か
らのエラーフラグが“L o、 +ルベルの時にはこれ
らの全アドレスに対して書込みパルスWEを出力し、内
符号データは1回目の同一場所の内符号データの上に重
ね書きされ、エラーフラグ及び検査情報は1回目とは異
なる場所に書込まれる。一方、エラーフラグが“Hig
h”レベルの場合には内符号データに対して書込みパル
スWEは出力されず、1回目の内符号データがメモリ6
内に残る。ここで、1回目の積符号再生前にあらかしめ
エラーフラグメモリ8の内容をすべて“High”レベ
ルにセットしておけば、2回目の内符号の復号で訂正不
能誤りがあり、エラーフラグが(L Hlg h *″
レベルなった場合にはエラーフラグ及び検査情報に対し
ても書込みパルスWEを出力しないようにもできる。
れ、メモリ6に送られる。ここでメモリ制御回路7は1
回目と同様にして各内符号データに対しては1回目と同
一のアドレスを発生するが、そのエラーフラグと検査情
報に対しては1回目とは異なる所定のアドレスを発生す
る。そして、訂正不能誤りがなく、内符号復号回路4か
らのエラーフラグが“L o、 +ルベルの時にはこれ
らの全アドレスに対して書込みパルスWEを出力し、内
符号データは1回目の同一場所の内符号データの上に重
ね書きされ、エラーフラグ及び検査情報は1回目とは異
なる場所に書込まれる。一方、エラーフラグが“Hig
h”レベルの場合には内符号データに対して書込みパル
スWEは出力されず、1回目の内符号データがメモリ6
内に残る。ここで、1回目の積符号再生前にあらかしめ
エラーフラグメモリ8の内容をすべて“High”レベ
ルにセットしておけば、2回目の内符号の復号で訂正不
能誤りがあり、エラーフラグが(L Hlg h *″
レベルなった場合にはエラーフラグ及び検査情報に対し
ても書込みパルスWEを出力しないようにもできる。
こうして2回目の内符号ブロックの処理が終了した後、
メモリ制御回路7はメモリ6およびエラーフラグメモリ
8にその内符号ブロックの1回目と2回目の検査情報お
よびエラーフラグが書込まれたアドレスと読出しパルス
○Eを出力し、メモリ6およびエラーフラグメモリ8は
これらを検査回路9に出力する。検査回路9は、これら
2つのエラーフラグが共に11 L O,I+レベルで
あるにもかかわらず、1回目と2回目の検査情報が一致
しない場合にメモリ制御回路7に制御指令信号を出力す
るとともに、エラーフラグメモリ8に“High”レベ
ルのエラーフラグを送る。メモリ制御回路7はこれを受
けてその内符号ブロックの2回分の復号時のエラーフラ
グのアドレスと書込みパルスWEをエラーフラグメモリ
8に出力し、この“High”レベルのエラーフラグが
両方のアドレスにか書込まれる。以上のようにして2回
目の積符号ブロックの全内符号ブロックの再生および復
号が終了した後、メモリ6内の積符号ブロックデータは
2回の再生によって得られたデータのうちできるかぎり
誤りのない符号ブロックを集めたものとなっている。ま
た、エラーフラグメモリ8内の各内符号ブロックの2つ
のエラーフラグは、2回の復号で共に訂正不可能誤りが
あった場合および、共に訂正不能誤りが検出されなかっ
たにもかかわらず検査情報比較により誤りが検出された
場合に共に” High ”レベルとなっている。した
がって、その後メモリ制御回路7によりメモリ6より外
符号データおよびパリティを読出し外符号復号回路10
に入力し、同様にエラーフラグメモリ8から読出した各
データに対して2個ずつのエラーフラグを参照して外符
号の復号を行うことにより、訂正能力の向上をはかるこ
とができる。ここでエラーフラグは2つが共に” Hi
gh”レベルの時データに誤りがあるものとして外符号
の復号を行う。なお検査情報の比較検査は、2回目の全
部の内符号ブロックの復号が終了してから外符号の復号
を始めるまでの間にまとめて行ってもよい。
メモリ制御回路7はメモリ6およびエラーフラグメモリ
8にその内符号ブロックの1回目と2回目の検査情報お
よびエラーフラグが書込まれたアドレスと読出しパルス
○Eを出力し、メモリ6およびエラーフラグメモリ8は
これらを検査回路9に出力する。検査回路9は、これら
2つのエラーフラグが共に11 L O,I+レベルで
あるにもかかわらず、1回目と2回目の検査情報が一致
しない場合にメモリ制御回路7に制御指令信号を出力す
るとともに、エラーフラグメモリ8に“High”レベ
ルのエラーフラグを送る。メモリ制御回路7はこれを受
けてその内符号ブロックの2回分の復号時のエラーフラ
グのアドレスと書込みパルスWEをエラーフラグメモリ
8に出力し、この“High”レベルのエラーフラグが
両方のアドレスにか書込まれる。以上のようにして2回
目の積符号ブロックの全内符号ブロックの再生および復
号が終了した後、メモリ6内の積符号ブロックデータは
2回の再生によって得られたデータのうちできるかぎり
誤りのない符号ブロックを集めたものとなっている。ま
た、エラーフラグメモリ8内の各内符号ブロックの2つ
のエラーフラグは、2回の復号で共に訂正不可能誤りが
あった場合および、共に訂正不能誤りが検出されなかっ
たにもかかわらず検査情報比較により誤りが検出された
場合に共に” High ”レベルとなっている。した
がって、その後メモリ制御回路7によりメモリ6より外
符号データおよびパリティを読出し外符号復号回路10
に入力し、同様にエラーフラグメモリ8から読出した各
データに対して2個ずつのエラーフラグを参照して外符
号の復号を行うことにより、訂正能力の向上をはかるこ
とができる。ここでエラーフラグは2つが共に” Hi
gh”レベルの時データに誤りがあるものとして外符号
の復号を行う。なお検査情報の比較検査は、2回目の全
部の内符号ブロックの復号が終了してから外符号の復号
を始めるまでの間にまとめて行ってもよい。
なお、検査情報を1回目の内符号復号時にメモリ6上の
1回目と2回目の2つの検査情報のアドレスに共に書込
むようにしておけば、検査情報の一致を検査する時にエ
ラーフラグを参照する必要がなくなる。つまり2回目の
内符号復号で訂正不能誤りが検出された場合にはエラー
フラグも検査情報書込まれないようにし、さらに1回目
に訂正不能誤りが検出され2回目に検出されない場合に
も1回目と2回目の2つの検査情報アドレスに共に2回
目の検査情報を書込むようにしておけば、2回の復号で
共に訂正不能誤りが検出されたかまたは共に検出されな
いが少なくともどちらか一方で誤検出、誤訂正を発生し
た時のみ2つの検査情報が不一致となる。したがってこ
の時はエラーフラグメモリ8も1回目と2回目で別のエ
ラーフラグアドレスが必要になることもなく、また外符
号復号時に2つのエラーフラグを読出す必要もなく、ア
クセス回数も減らすことができる。また、本発明をさら
に多重記録するシステムに適用することもでき、その場
合は複数個の復号中最初に訂正不能誤りが検出されなか
った場合にこれら各回の検査情報アドレス全部にその検
査情報を書込むようにすればよい。
1回目と2回目の2つの検査情報のアドレスに共に書込
むようにしておけば、検査情報の一致を検査する時にエ
ラーフラグを参照する必要がなくなる。つまり2回目の
内符号復号で訂正不能誤りが検出された場合にはエラー
フラグも検査情報書込まれないようにし、さらに1回目
に訂正不能誤りが検出され2回目に検出されない場合に
も1回目と2回目の2つの検査情報アドレスに共に2回
目の検査情報を書込むようにしておけば、2回の復号で
共に訂正不能誤りが検出されたかまたは共に検出されな
いが少なくともどちらか一方で誤検出、誤訂正を発生し
た時のみ2つの検査情報が不一致となる。したがってこ
の時はエラーフラグメモリ8も1回目と2回目で別のエ
ラーフラグアドレスが必要になることもなく、また外符
号復号時に2つのエラーフラグを読出す必要もなく、ア
クセス回数も減らすことができる。また、本発明をさら
に多重記録するシステムに適用することもでき、その場
合は複数個の復号中最初に訂正不能誤りが検出されなか
った場合にこれら各回の検査情報アドレス全部にその検
査情報を書込むようにすればよい。
次に第2図により検査情報生成回路5の一実施例をブロ
ック図で示す。第2図において、11は加算回路、12
はパラレルの8ビツトレジスタである。
ック図で示す。第2図において、11は加算回路、12
はパラレルの8ビツトレジスタである。
検査情報生成回路5に内符号ブロックが入力される前に
、レジスタ12にリセット信号が入力され、8ビツト全
てがクリアされる。次いで内符号ブロックデータが加算
回路11に入力される毎に、レジスタ12にクロックが
入力される。したがって、データがA、B、C・・・と
入力されると加算回路11の出力は(○+A)、(A+
B)、(A十B十C)・・・と変化しその下位8ビツト
がレジスタ12にラッチされる。これにより内符号ブロ
ック1ブロツクの入力が終わるとレジスタ12にはその
総和の下位8ビツトが残りこれが上述した検査情報とな
る。もちろん検査情報は乗算、減算など他の演算を用い
てもさしつかえない。
、レジスタ12にリセット信号が入力され、8ビツト全
てがクリアされる。次いで内符号ブロックデータが加算
回路11に入力される毎に、レジスタ12にクロックが
入力される。したがって、データがA、B、C・・・と
入力されると加算回路11の出力は(○+A)、(A+
B)、(A十B十C)・・・と変化しその下位8ビツト
がレジスタ12にラッチされる。これにより内符号ブロ
ック1ブロツクの入力が終わるとレジスタ12にはその
総和の下位8ビツトが残りこれが上述した検査情報とな
る。もちろん検査情報は乗算、減算など他の演算を用い
てもさしつかえない。
次に第3図により検査回路9の一実施例をブロック図で
示す。第3図において、13.14はレジスタ、15は
比較器、16は制御回路である。
示す。第3図において、13.14はレジスタ、15は
比較器、16は制御回路である。
レジスタ13.14にはそれぞれ1回目の内符号ブロッ
クの検査情報とエラーフラグ、2回目の内符号ブロック
の検査情報とエラーフラグが入力され、制御回路16か
らのクロックによりラッチチされる。レジスタ13.1
4の出力は比較器15に入力され、比較器15ではその
うち検査情報部分のみを比較する。そして、レジスタ1
3,14の出力のエラーフラグ部分が共にLL L O
,++レベルの時に2つの検査情報が一致していない時
のみ” High ”レベルを制御回路16に出力する
9制御回路16は、比較器出力が“High”レベルに
なった場合に、制御指令信号と” High”レベルの
エラーフラグをメモリ制御回路7とエラーフラグメモリ
8に出力する。なお、エラーフラグを参照しない場合は
、比較器15は、検査情報が一致すれば”Loty”レ
ベル、一致しなければ”High”レベルを制御回路1
6に出力する。
クの検査情報とエラーフラグ、2回目の内符号ブロック
の検査情報とエラーフラグが入力され、制御回路16か
らのクロックによりラッチチされる。レジスタ13.1
4の出力は比較器15に入力され、比較器15ではその
うち検査情報部分のみを比較する。そして、レジスタ1
3,14の出力のエラーフラグ部分が共にLL L O
,++レベルの時に2つの検査情報が一致していない時
のみ” High ”レベルを制御回路16に出力する
9制御回路16は、比較器出力が“High”レベルに
なった場合に、制御指令信号と” High”レベルの
エラーフラグをメモリ制御回路7とエラーフラグメモリ
8に出力する。なお、エラーフラグを参照しない場合は
、比較器15は、検査情報が一致すれば”Loty”レ
ベル、一致しなければ”High”レベルを制御回路1
6に出力する。
第4図に本発明のもう一つの実施例のブロック図を示す
。第4図において、17はメモリ、18はフラグ処理回
路、19は検査回路、20はメモリ制御回路である。
。第4図において、17はメモリ、18はフラグ処理回
路、19は検査回路、20はメモリ制御回路である。
第1図の実施例と同様、1回目の積符号ブロックのデー
タは内符号順に復号され、検査情報とともにメモリ17
に書込まれる。また、そのエラーフラグはフラグ処理回
路18を通してエラーフラグメモリ8に書込まれる。次
いで2回目の積符号ブロックの内符号の復号に入ると、
各内符号ブロック毎に内符号復号回路4により誤りが検
出されないかまたは訂正された場合のみエラーフラグと
してl(L O,t+レベルがメモリ制御回路20に入
力され、これによりメモリ制御回路20はメモリ17に
1回口の内符号データと同じアドレスと書込みパルスW
Eを出力し、これらの内符号データが1回路の内符号デ
ータに重ね書きされる。続いてメモリ17から1回目の
内符号ブロックの検査情報が読出され、検査回路19に
入力される。同時に検査回路19には検査情報生成回路
5より2回目の内符号ブロックの検査情報が入力され、
これらが一致しない場合には“High”レベルをフラ
グ処理回路18に出力する。フラグ処理回路18は検査
回路19からの信号が”High”レベルの時にはメモ
リ制御回路20によりエラーフラグメモリから読出され
た1回目の内符号のエラーフラグを反転し、再びエラー
フラグメモリに出力し。メモリ制御回路20はこれを1
回目のエラーフラグと同一アドレスに書込む。これによ
りエラーフラグメモリ8の当該アドレスには、1回目誤
りあり2回目誤りなしの場合は”High”レベルがi
t L o w、。
タは内符号順に復号され、検査情報とともにメモリ17
に書込まれる。また、そのエラーフラグはフラグ処理回
路18を通してエラーフラグメモリ8に書込まれる。次
いで2回目の積符号ブロックの内符号の復号に入ると、
各内符号ブロック毎に内符号復号回路4により誤りが検
出されないかまたは訂正された場合のみエラーフラグと
してl(L O,t+レベルがメモリ制御回路20に入
力され、これによりメモリ制御回路20はメモリ17に
1回口の内符号データと同じアドレスと書込みパルスW
Eを出力し、これらの内符号データが1回路の内符号デ
ータに重ね書きされる。続いてメモリ17から1回目の
内符号ブロックの検査情報が読出され、検査回路19に
入力される。同時に検査回路19には検査情報生成回路
5より2回目の内符号ブロックの検査情報が入力され、
これらが一致しない場合には“High”レベルをフラ
グ処理回路18に出力する。フラグ処理回路18は検査
回路19からの信号が”High”レベルの時にはメモ
リ制御回路20によりエラーフラグメモリから読出され
た1回目の内符号のエラーフラグを反転し、再びエラー
フラグメモリに出力し。メモリ制御回路20はこれを1
回目のエラーフラグと同一アドレスに書込む。これによ
りエラーフラグメモリ8の当該アドレスには、1回目誤
りあり2回目誤りなしの場合は”High”レベルがi
t L o w、。
レベルに反転して書込まれ、1回目、2回目ともに誤り
なしにもかかわらず検査情報が一致しない場合には”L
oll”レベルが”High”レベルに反転して書込ま
れる。一方2回目で誤りが検出された場合は何も書込ま
れないで、1回目の状態が保持される。以上のようにし
て2回目の積符号ブロックの内符号復号が全て終了した
後はエラーフラグメモリ8およびメモリ17の内符号に
よるエラーフラグと積符号ブロックのデータは第1図の
実施例の場合と同等になっており、以下同様に外符号の
復号が行われる。
なしにもかかわらず検査情報が一致しない場合には”L
oll”レベルが”High”レベルに反転して書込ま
れる。一方2回目で誤りが検出された場合は何も書込ま
れないで、1回目の状態が保持される。以上のようにし
て2回目の積符号ブロックの内符号復号が全て終了した
後はエラーフラグメモリ8およびメモリ17の内符号に
よるエラーフラグと積符号ブロックのデータは第1図の
実施例の場合と同等になっており、以下同様に外符号の
復号が行われる。
第5図に第4図の実施例に用いる検査回路19の構成例
を示す。第5図において、20.23はレジスタ、22
は比較器である。2回目の内符号ブロックから生成され
た新検査情報はレジスタ21に、メモリ17から読出さ
れた旧検査情報はレジスタ23に入力され、これらの出
力が比較器22により比較される。比較器22はこれら
が一致すれば“L o、7ルベルを、−1したければ”
High”レベルを出力する。
を示す。第5図において、20.23はレジスタ、22
は比較器である。2回目の内符号ブロックから生成され
た新検査情報はレジスタ21に、メモリ17から読出さ
れた旧検査情報はレジスタ23に入力され、これらの出
力が比較器22により比較される。比較器22はこれら
が一致すれば“L o、7ルベルを、−1したければ”
High”レベルを出力する。
次に第6図にフラグ処理回路18の構成例を示す。第6
図において24はデータセレクタ、25はE x −O
Rゲート、26は制御回路である。1回目の内符号復号
時は制御回路26はデータセレクタ24を内符号復号回
路4からのエラーフラグ側に切換え、これをエラーフラ
グメモリ8に出力する。2回目の内符号復号時にはEx
−ORゲート25側に切換え、検査回路19からの信号
が“High”レベル時にはフラグメモリ8から読出し
たエラーフラグを反転して出力する。
図において24はデータセレクタ、25はE x −O
Rゲート、26は制御回路である。1回目の内符号復号
時は制御回路26はデータセレクタ24を内符号復号回
路4からのエラーフラグ側に切換え、これをエラーフラ
グメモリ8に出力する。2回目の内符号復号時にはEx
−ORゲート25側に切換え、検査回路19からの信号
が“High”レベル時にはフラグメモリ8から読出し
たエラーフラグを反転して出力する。
第7図にフラグ処理回路18のもう一つの構成例を示す
。第7図において、27はエラーフラグすなわち”Hi
gh”レベル発生器、28は制御回路、29はインバー
タ、30はNANDゲートである。
。第7図において、27はエラーフラグすなわち”Hi
gh”レベル発生器、28は制御回路、29はインバー
タ、30はNANDゲートである。
この場合制御回路28はNANDゲート30からの信号
が“LoIll”レベルの時はデータセレクタ24をエ
ラーフラグ発生器側27に、それ以外は内符号復号回路
4からのエラーフラグ側に切換え出力する。したがって
エラーフラグメモリ8から読出した1回目のエラーフラ
グがIILo、”レベルで、検査情報が一致しないとき
にエラーフラグ発生器27からの”High”レベルが
出力される。
が“LoIll”レベルの時はデータセレクタ24をエ
ラーフラグ発生器側27に、それ以外は内符号復号回路
4からのエラーフラグ側に切換え出力する。したがって
エラーフラグメモリ8から読出した1回目のエラーフラ
グがIILo、”レベルで、検査情報が一致しないとき
にエラーフラグ発生器27からの”High”レベルが
出力される。
本発明によれば、はぼ1つの積符号ブロック分の容量の
メモリを用いて高い訂正能力が得られるとともに、内符
号による誤検出、誤訂正の再検出ができるので、ディジ
タル情報再生の信頼性向上の効果がある。
メモリを用いて高い訂正能力が得られるとともに、内符
号による誤検出、誤訂正の再検出ができるので、ディジ
タル情報再生の信頼性向上の効果がある。
第1図及び第4図は、本発明の実施例のブロック図、第
2図はその検査情報生成回路5の構成例を示すブロック
図、第3図及び第5図は、検査回路9および19の構成
例を示すブロック図、第6図及び第7図は、第4図の実
施例のフラグ処理回路18の構成例を示すブロック図で
ある。 4・・・内符号復号回路、5・・・検査情報生成回路、
6.17・・・メモリ、 8・・・エラーフラグメモ
リ、9.19・・・検査回路、 7.20・・・メモリ制御回路、 18・・・フラグ処理回路、 10・・・外符号復号回路。 察 図 亮 図 隼 図 纂 図 纂 図
2図はその検査情報生成回路5の構成例を示すブロック
図、第3図及び第5図は、検査回路9および19の構成
例を示すブロック図、第6図及び第7図は、第4図の実
施例のフラグ処理回路18の構成例を示すブロック図で
ある。 4・・・内符号復号回路、5・・・検査情報生成回路、
6.17・・・メモリ、 8・・・エラーフラグメモ
リ、9.19・・・検査回路、 7.20・・・メモリ制御回路、 18・・・フラグ処理回路、 10・・・外符号復号回路。 察 図 亮 図 隼 図 纂 図 纂 図
Claims (1)
- 【特許請求の範囲】 1、ディジタル情報信号の所定量毎に符号誤り検出訂正
のためのパリテイを付加した誤り訂正符号ブロックを構
成し、同一の誤り訂正符号ブロックを複数回ずつ繰返し
伝送または記録再生して得られた信号を復号する符号誤
り訂正装置において、 伝送または再生された信号の誤り訂正符号ブロックを逐
次復号する誤り訂正手段(4)と、該誤り訂正手段(4
)から出力された復号後の誤り訂正符号ブロックの各デ
ータ及びパリテイの算術演算により各ブロック毎の検査
情報を生成する検査情報生成手段(5)と、 該検査情報生成手段(5)から出力された検査情報およ
び上記誤り訂正手段(4)から出力された復号後の誤り
訂正符号ブロックの少なくとも各データを記憶する記憶
手段(6)と、該記憶手段(6)へのデータ入出力を制
御する制御手段(7)と、 上記記憶手段(6)から読出した、複数個の複数回ずつ
繰返し伝送または記録再生された同一の誤り訂正符号ブ
ロックに対応した上記検査情報生成手段(5)により生
成された検査情報の一致または不一致を検査する検査手
段(9)と、 を備え、 上記制御手段(7)は複数回ずつ繰返し伝送または記録
再生された同一の誤り訂正符号ブロックについては上記
記憶手段(6)の同一場所に記憶し、その複数個の検査
情報については上記記憶手段(6)の異なる場所に記憶
し、さらに2回目以降に伝送または記録再生された同一
の誤り訂正符号ブロックについては、上記誤り訂正手段
(4)により誤りを訂正されたかまたは誤りが検出され
なかったブロックのみを上記記憶手段(6)に書込むよ
うに制御する構成を有し、 上記検査手段(9)は同一の誤りが訂正されたかまたは
誤りが検出されなかった誤り訂正符号ブロックに対して
生成された複数個の検査情報が一致しない場合には誤り
の発生を示すエラーフラグを出力する構成を有している ことを特徴とする符号誤り訂正装置。 2、上記制御手段(7)は、n個ずつ繰返し伝送または
記録再生された同一の誤り訂正符号ブロックに対して生
成されるn個の検査情報については、n回の同一の誤り
訂正符号ブロックの復号において、上記誤り訂正手段(
4)により最初に誤りが訂正されたかまたは誤りが検出
されなかったブロックの検査情報を上記n個の検査情報
に与えられた上記記憶手段(6)のn箇所に書込み、以
降のブロックについては上記誤り訂正手段(4)により
誤りが訂正されたかまたは検出されなかった場合にのみ
、その検査情報をこれらn箇所のうちの所定の1箇所に
書込む構成を有する請求項1に記載の符号誤り訂正装置
。 3、ディジタル情報信号の所定量毎に符号誤り検出訂正
のためのパリテイを付加した誤り訂正符号ブロックを構
成し、同一の誤り訂正符号ブロックを複数回ずつ繰返し
伝送または記録再生して得られた信号を復号する符号誤
り訂正装置において、 伝送または再生された信号の誤り訂正符号ブロックを逐
次復号する誤り訂正手段(4)と、該誤り訂正手段(4
)から出力された復号後の誤り訂正符号ブロックの各デ
ータ及びパリテイの算術演算により各ブロック毎の検査
情報を生成する検査情報生成手段(5)と、 該検査情報生成手段(5)から出力された検査情報およ
び上記誤り訂正手段(4)から出力された復号後の誤り
訂正符号ブロックの少なくとも各データを記憶する第1
の記憶手段(17)と、 上記誤り訂正手段(4)による復号により各誤り訂正符
号ブロックに訂正不能の誤りを検出したか否かを示すエ
ラーフラグを記憶する第2の記憶手段(8)と、 該第2の記憶手段(8)及び上記第1の記憶手段(17
)へのデータ入出力を制御する制御手段(20)と、 複数回ずつ繰返し伝送または記録再生された同一の誤り
訂正符号ブロックに対して上記検査情報生成手段(5)
によりそれぞれ生成された各検査情報のうち、2回目以
降に伝送または再生されたブロックに対して生成された
検査情報と、それ以前に伝送または再生されたブロック
に対して生成された上記第1の記憶手段(17)に書込
み読出された検査情報の一致不一致を検査する検査手段
(19)と、 を備え、 上記制御手段(20)は複数回ずつ繰返し伝送または記
録再生された同一の誤り訂正符号ブロックについては上
記第1の記憶手段(17)の同一場所に記憶し、また少
なくともその1回目のブロックの検査情報をそのブロッ
クのデータとともに上記第1の記憶手段(17)に記憶
し、さらに上記誤り訂正手段(4)による復号によりそ
のブロックに訂正不能誤りを検出したか否かを示すエラ
ーフラグを上記第2の記憶手段(8)に記憶し、次に2
回目以降に伝送または記録再生された同一の誤り訂正符
号ブロックについては、上記誤り訂正手段(4)により
誤りを訂正されたかまたは誤りが検出されなかったブロ
ックのみを上記第1の記憶手段(17)に書込むように
制御する構成を有し、 上記検査手段(19)は2回目以降に伝送または再生さ
れかつ訂正不能な誤りが検出されなかったブロックの上
記検査情報生成手段(5)により生成された検査情報と
上記制御手段(20)により上記第1の記憶手段(17
)から読出されたそれ以前に伝送または再生されたブロ
ックの検査情報とが一致しない場合には上記第2の記憶
手段(8)の当該箇所に記憶されたエラーフラグを反転
させて再記憶せしめる構成を有している ことを特徴とする符号誤り訂正装置。 4、上記検査手段(19)は2回目以降に伝送または再
生されかつ訂正不能誤りが検出されなかったブロックの
検査情報と上記制御手段(20)により上記第1の記憶
手段(17)から読出されたそれ以前に伝送または再生
された同一ブロックの検査情報とが一致せずかつ上記第
2の記憶手段(8)の当該箇所に記憶されたそのブロッ
クのエラーフラグが訂正不能誤りが無いことを示した場
合にのみそのエラーフラグを訂正不能誤りが有ることを
示す値に書替える構成を有する請求項3に記載の符号誤
り訂正装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10294490A JP2664267B2 (ja) | 1990-04-20 | 1990-04-20 | 符号誤り訂正装置 |
US07/551,009 US5247523A (en) | 1989-07-12 | 1990-07-11 | Code error correction apparatus |
US08/008,292 US5757824A (en) | 1989-07-12 | 1993-01-25 | Code error correction apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10294490A JP2664267B2 (ja) | 1990-04-20 | 1990-04-20 | 符号誤り訂正装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH043525A true JPH043525A (ja) | 1992-01-08 |
JP2664267B2 JP2664267B2 (ja) | 1997-10-15 |
Family
ID=14340938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10294490A Expired - Fee Related JP2664267B2 (ja) | 1989-07-12 | 1990-04-20 | 符号誤り訂正装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2664267B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0653940A (ja) * | 1992-07-31 | 1994-02-25 | Sanyo Electric Co Ltd | 移動体fm多重放送受信機 |
JPH0786962A (ja) * | 1993-09-13 | 1995-03-31 | Nec Corp | 内符号誤り訂正装置 |
US9425830B2 (en) | 2014-03-06 | 2016-08-23 | Fujitsu Limited | Error detection device and error detecting method |
-
1990
- 1990-04-20 JP JP10294490A patent/JP2664267B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0653940A (ja) * | 1992-07-31 | 1994-02-25 | Sanyo Electric Co Ltd | 移動体fm多重放送受信機 |
JPH0786962A (ja) * | 1993-09-13 | 1995-03-31 | Nec Corp | 内符号誤り訂正装置 |
US9425830B2 (en) | 2014-03-06 | 2016-08-23 | Fujitsu Limited | Error detection device and error detecting method |
Also Published As
Publication number | Publication date |
---|---|
JP2664267B2 (ja) | 1997-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5757824A (en) | Code error correction apparatus | |
US4447902A (en) | Error-correction format for digital television signals | |
KR0163566B1 (ko) | 에러 정정 방법 | |
EP0129849B1 (en) | Error correction method and system | |
JPS63197123A (ja) | エラ−訂正及びチエツク装置 | |
JPS62217468A (ja) | デイジタル情報の記録/再生方法及び装置 | |
JPS62177768A (ja) | エラ−訂正装置 | |
JPH0556050B2 (ja) | ||
EP0046323A1 (en) | Method of writing and reading sector-organized information into and out of a record carrier body and device for performing the method | |
JPS61113166A (ja) | デイジタル情報再生装置における時間軸補正装置 | |
EP0146637B1 (en) | Method of detecting error | |
EP0185425B1 (en) | Method of, and device for, decoding a repeatedly accesible information stream which is protected by a symbol-correction code | |
US4912695A (en) | Method for recording information including error information on a disk | |
JPH0634313B2 (ja) | エラ−訂正方法 | |
JPH043525A (ja) | 符号誤り訂正装置 | |
KR100196927B1 (ko) | 디지털 영상신호 기록/재생장치의 오류정정방법 | |
JPS60101766A (ja) | アドレス検出方式 | |
JPH01100774A (ja) | デイジタル信号再生装置 | |
JPS63197122A (ja) | エラ−訂正及びチエツク装置 | |
JP2872342B2 (ja) | 誤り訂正装置 | |
JP3768640B2 (ja) | 再生装置 | |
JPH11163739A (ja) | 消失誤り訂正方法とその装置 | |
JPH0557672B2 (ja) | ||
JPH0632170B2 (ja) | 符号処理回路 | |
JPH0756735B2 (ja) | 誤り訂正符号の復号方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |