JPH043525A - 符号誤り訂正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタル情報記録再生装置における符号誤り
訂正装置の構成並びにその制御方法に関する。

〔従来の技術〕

従来のランダム誤り、バースト誤りのいずれにも高い訂
正能力を持つディジタル信号の符号誤り訂正装置は、特
開昭５７−１０５６１号公報に記載のように符号を積符
号構成とし、内符号（第２のエラー訂正ブロック）の復
号時に訂正不能な多数の誤りがある場合にはその内符号
ブロック内の全てのワードにエラーを示すフラグ（ポイ
ンタ）を付加し、次いで外符号配列に並べ替えて外符号
の復号を行う構成をとっていた。該符号の復号に当って
は、外符号ブロック（第１のエラー訂正ブロック）内の
ワードから演算されたシンドロームと、上記の内符号復
号時に付加されたフラグをポインタとして用いて、誤り
訂正能力の高いポインタイレージヤ方式の誤り訂正を行
うようになっていた。

さらに訂正能力を向上する方法として、特開昭６３−３
１７９９０号公報に記載のように上記のような積符号構
成のブロックを複数回記録または伝送し、再生に際し内
符号（第１の検査ワード）の復号後に、外符号（第２の
検査ワード）の復号を行うに当ってこれら複数回再生さ
れた内符号により誤り検出訂正されたデータからその都
度できるかぎり誤りのない方を選択して訂正能力を向上
するようになっていた。またこの方式では内符号で誤り
を検出しなかった場合でも複数個再生されたデータを比
較して誤りを検出できるようになっており、データの信
頼性を向上できるようになっていた。

〔発明が解決しようとする課題〕

上記従来技術は複数回再生された積符号構成のブロック
をそれぞれメモリに蓄えた後、各メモリから同時にそれ
ぞれデータ及びエラーフラグを読出し、これらを比較し
ながらできる限り内符号による訂正不能誤りのないデー
タを選択して外符号の復号を行い、さらにデータ比較に
よるエラー誤検出のチエツクを行うが、必要なメモリの
容量の点について配慮がされておらず、積符号構成のブ
ロックのサイズが大きい場合や同一ブロックの記録再生
回数が多い場合には大容量メモリが多数必要になるとい
う問題があった。

本発明の目的は上記した従来技術の欠点をなくし、メモ
リ容量の増大なしに多重記録再生による誤り訂正能力の
向上及びエラー誤検出の防止が実現できる符号誤り訂正
装置を提供することにある。

〔課題を解決するための手段〕

上記目的を達成するために、本発明では複数回繰返し伝
送または記録再生される積符号構成の各ブロックに対し
て１ブロック分の内符号復号後の内符号でブロックデー
タとこれら各内符号ブロックに対してそれぞれ少なくと
も１ワ一ド分の検査ワードを蓄えるメモリを設ける。そ
して、内符号による復号が終わった各内符号ブロックに
含まれるデータ及びパリティから算術的に求められる検
査情報、例えばデータ及びパリティの総和の下位バイト
の、いわゆるチエツクサムなどを生成する。

１回目に伝送または再生された積符号ブロックに対して
は各内符号復号後のデータとともにその内符号ブロック
により生成された検査情報をそれぞれメモリ内の所定の
アドレスに書き込む。２回目以降に伝送または再生され
た同一内容の積符号ブロックについては、各内符号復号
により誤りが検出されないか又は訂正された内符号ブロ
ックのみを該当する１回目の内符号ブロックのメモリア
ドレスと同一のアドレスに書込み、その検査情報は各伝
送または再生回数に応じた、１回目とは異なる所定のメ
モリアドレスに書込む。そして、所定の回数の積符号ブ
ロックの伝送または再生が完了してその内符号復号が終
了した後、各内符号ブロックに付加してメモリに書込ま
れた伝送または再生回数毎の複数個の検査情報を読出し
、これらを比較する。ここでこれらの検査情報が一致し
ない場合にはその内符号ブロックに誤りがあることを示
すエラーフラグを出力し、外符号復号時に参照できるよ
うにする。

ここで、検査情報の比較は訂正不能誤りのないブロック
についてのみ行うが、そのためには内符号復号結果のエ
ラーフラグを参照すれば良い。−方複数回の同一内容の
積符号ブロックの内符号復号に当って、各対応する同一
内容の内符号ブロックの復号においてその対応するブロ
ック毎に最初に誤りが検出されないかまたは訂正された
ブロックについては、その検査情報をメモリ上の各対応
する全内符号ブロックの検査情報書込みアドレスに書込
むようにする。つまりｎ回伝送または再生される場合に
はメモリ上の所定のｎ箇所に書込む。

そして、それ以降の誤りが検出されないかまたは訂正さ
れたブロックについてはメモリ上の所定の１箇所に検査
情報を書込む。これにより訂正不能誤りが検出されたブ
ロックについてはメモリに検査情報を書込まなくても、
エラーフラグの参照なしに有効に検査情報の比較ができ
る。

また、同一内容の積符号ブロック内の各内符号ブロック
の検査情報のメモリ上のアドレスを、複数回の伝送また
は再生に対して共通にすることにより、さらに必要メモ
リ容量を低減できる。この場合には２回目以降の誤りが
検出されないかまたは訂正された内符号ブロックをメモ
リに書込む際にそれまでにメモリに書込まれた同一内容
の内符号ブロックで生成された検査情報をメモリから読
出し、新しい検査情報と比較する。そして同一アドレス
にこの新しい検査情報を書込むとともに、新旧検査情報
が一致していなければその内符号ブロックのエラーフラ
グを変更する。エラーフラグの変更は、２回目以降の内
符号ブロックは誤りが検出されないかまたは訂正された
もののみであるので、それ以前に復号を終えてメモリに
蓄えられた口内符号ブロックに誤りが検出されないかま
たは訂正されたものであるにもかかわらず新旧の検査情
報が一致しない場合にはエラーフラグを反転させて訂正
不能誤りがあるものとする。また、口内符号ブロックに
訂正不能誤りがある場合には新旧の検査情報が一致しな
くて当然であるが、同様にエラーフラグを反転させて新
たにメモリに書込んだ２回目以降の新内符号ブロックに
は誤りが検出されないかまたは訂正されたものであるこ
とを示す。

あるいは、口内符号ブロックに付加されたエラーフラグ
が誤りが検出されないかまたは訂正されたことを示して
いる（一般にこの状態を「エラーフラグがない」と表現
することが多い）場合にのみ、新旧検査情報が一致しな
ければ訂正不能誤りが存在することを示すエラーフラグ
に置換え、それ以外は２回目以降の誤りが検出されない
かまたは訂正された新内符号ブロックのエラーフラグを
用いるようにしても良い。

〔作用〕

上記のような構成および動作により、１つの積符号ブロ
ックのために設けられたメモリには、複数回繰返し伝送
または記録再生された内符号復号後のデータのうち、誤
りが検出されないかまたは訂正されたものが重ね書きさ
れる。したがって、１回目の伝送または再生で訂正不能
誤りが検出された内符号ブロックでも、２回目以降の伝
送または再生で誤りが検出されないかまたは訂正された
場合にはこの正しい内符号ブロックに書替えられる。そ
のため、この積符号ブロックの繰返し伝送または再生に
よる内符号ブロックの入力が終了した後、このメモリよ
り外符号ブロックを読出すと結果的に、各伝送または再
生毎に別々のメモリに内符号ブロックを蓄えて外符号復
号時にこの中からできるかぎり誤りのないデータを選択
するのと同等の効果を得ることができ、誤り訂正能力を
向上できる。さらに内符号で誤りが検出されない内符号
ブロック間で、例えばチエツクサムデータ等を比較する
ことにより、内符号復号時の誤訂正や誤り検出もれの発
生を検出でき、データの信頼性を向上できる。ここで、
特開昭６３−３１７９９０号公報に示された従来例では
、外符号データ１つ１つを個々に比較し、誤りの再チエ
ツクを行うが、誤り訂正符号の性質上、内符号で誤検出
、誤訂正が発生する場合はバースト誤りによりその内符
号ブロックのデータが多数具なっている場合が多く、本
発明の方式でもほぼ同等の効果が得られる。

なお、本発明においては、積符号構成でなく、−重の符
号化しか成されていない場合（例えばここで述べた内符
号のみしか付加されていないような場合）においても、
同一符号ブロックが繰返し伝送または記録再生される場
合には同様の効果が得られることは明白である。

〔実施例〕

以下、本発明の詳細を実施例により説明する。

第１図は本発明による符号誤り訂正装置をディジタル記
録方式のＶＴＲである、いわゆるＤ２２重ＶＴＲの音声
信号再生系に用いた場合の構成を示すブロック図である
。

第１図において、１は磁気テープ、２は回転ドラムに取
付けられた再生ヘッド、３は復調回路、４は内符号を復
号する内符号復号回路、５は復号後の内符号から検査情
報を生成する検査情報生成回路、６は積符号構成のデー
タ、パリティおよび上記の検査情報を記憶するメモリ、
７はメモリ６およびエラーフラグメモリ８の書込み、読
出しを制御するメモリ制御回路、８は内符号復号回路に
より内符号ブロックに付加されたエラーフラグを記憶す
るエラーフラグメモリ、９は検査情報を比較、検査する
検査回路、１０は外符号を復号する外符号復号回路であ
る。

Ｄ２フォーマットのディジタルＶＴＲの音声信号は、４
チヤネルの音声信号の各チャネル毎に１シンボル８ビツ
トのリードソロモン符号により積符号の形に符号化され
、ヘリカルトラックの両端に２度ずつ記録されている。

このように各音声チャネルを２重に記録することにより
、符号誤りに対する保護が強化されている。

磁気テープ１上に２重に記録されたリードソロモン符号
で積符号化された音声信号は、まず１回目の積符号ブロ
ックが磁気ヘッド２により内符号順に再生され、復調回
路３に入力される。復調回路３では記録時に行われた変
調に対応した復調が行われ、さらにタイミング基準とな
る同期信号の検出が行われ、次いで内符号ブロック単位
の誤り検出訂正を行うために内符号復号回路４に復調信
号を送る。内符号復号回路４では内符号ブロック毎に内
符号パリティにより誤り検出訂正を行い、復号を終了し
たデータを検査情報生成回路５．メモリ６、メモリ制御
回路７に送る。さらに内符号復号により訂正不能誤りが
検出された場合にはエラーフラグとして“Ｈｉｇｈ”レ
ベルの信号を、それ以外の場合は“Ｌ　Ｏ，ｕレベルの
信号をメモリ制御回路７およびエラーフラグメモリ８に
送る。検査情報生成回路５は、入力された復号後の内符
号ブロック毎に検査情報を生成し、メモリ６に送る。

ここでは検査情報は例えば各内符号ブロック内のデータ
シンボル及びパリティシンボルの総加算値の下位８ビツ
トの、いわゆるチエツクサムバイトを用いて説明する。

Ｄ２フォーマットの再生信号中には各内符号ブロックの
記録トラック上の位置関係を示すＩＤ信号が含まれてお
り、これが各内符号ブロックの積符号ブロック内での位
置に対応する。メモリ制御回路は、このＩＤ信号をもと
に各内符号データおよび検査情報のメモリ６内でのアド
レスとエラーフラグのエラーフラグメモリ８内のアドレ
スを発生し、それぞれ書込みパルスＷＥを出力し、各内
符号ブロックのデータおよび各種情報がメモリ６および
エラーフラグメモリ８に書込まれる。なお、ＩＤ信号の
ないシステムに本発明を適用する場合は、メモリアドレ
スは再生信号入力順序に合わせて発生させるようにすれ
ば良い。こうして１回目の積符号ブロックの各内符号復
号を終了し、各メモリ６．８への書込み完了後、続いて
磁気テープ１上に２重記録された２回目の積符号ブロッ
クが磁気ヘッド２により１回目と同様の内符号順に再生
される。そして同様に復調、内符号復号等が行われ、復
号後のデータが検査情報生成回路５．メモリ６、メモリ
制御回路７に送られる。また同様にエラーフラグがメモ
リ制御回路７およびエラーフラグメモリ８に送られる。

検査情報生成回路５においても同様に検査情報が生成さ
れ、メモリ６に送られる。ここでメモリ制御回路７は１
回目と同様にして各内符号データに対しては１回目と同
一のアドレスを発生するが、そのエラーフラグと検査情
報に対しては１回目とは異なる所定のアドレスを発生す
る。そして、訂正不能誤りがなく、内符号復号回路４か
らのエラーフラグが“Ｌ　ｏ、　＋ルベルの時にはこれ
らの全アドレスに対して書込みパルスＷＥを出力し、内
符号データは１回目の同一場所の内符号データの上に重
ね書きされ、エラーフラグ及び検査情報は１回目とは異
なる場所に書込まれる。一方、エラーフラグが“Ｈｉｇ
ｈ”レベルの場合には内符号データに対して書込みパル
スＷＥは出力されず、１回目の内符号データがメモリ６
内に残る。ここで、１回目の積符号再生前にあらかしめ
エラーフラグメモリ８の内容をすべて“Ｈｉｇｈ”レベ
ルにセットしておけば、２回目の内符号の復号で訂正不
能誤りがあり、エラーフラグが（Ｌ　Ｈｌｇ　ｈ　＊″
レベルなった場合にはエラーフラグ及び検査情報に対し
ても書込みパルスＷＥを出力しないようにもできる。

こうして２回目の内符号ブロックの処理が終了した後、
メモリ制御回路７はメモリ６およびエラーフラグメモリ
８にその内符号ブロックの１回目と２回目の検査情報お
よびエラーフラグが書込まれたアドレスと読出しパルス
○Ｅを出力し、メモリ６およびエラーフラグメモリ８は
これらを検査回路９に出力する。検査回路９は、これら
２つのエラーフラグが共に１１　Ｌ　Ｏ，Ｉ＋レベルで
あるにもかかわらず、１回目と２回目の検査情報が一致
しない場合にメモリ制御回路７に制御指令信号を出力す
るとともに、エラーフラグメモリ８に“Ｈｉｇｈ”レベ
ルのエラーフラグを送る。メモリ制御回路７はこれを受
けてその内符号ブロックの２回分の復号時のエラーフラ
グのアドレスと書込みパルスＷＥをエラーフラグメモリ
８に出力し、この“Ｈｉｇｈ”レベルのエラーフラグが
両方のアドレスにか書込まれる。以上のようにして２回
目の積符号ブロックの全内符号ブロックの再生および復
号が終了した後、メモリ６内の積符号ブロックデータは
２回の再生によって得られたデータのうちできるかぎり
誤りのない符号ブロックを集めたものとなっている。ま
た、エラーフラグメモリ８内の各内符号ブロックの２つ
のエラーフラグは、２回の復号で共に訂正不可能誤りが
あった場合および、共に訂正不能誤りが検出されなかっ
たにもかかわらず検査情報比較により誤りが検出された
場合に共に”　Ｈｉｇｈ　”レベルとなっている。した
がって、その後メモリ制御回路７によりメモリ６より外
符号データおよびパリティを読出し外符号復号回路１０
に入力し、同様にエラーフラグメモリ８から読出した各
データに対して２個ずつのエラーフラグを参照して外符
号の復号を行うことにより、訂正能力の向上をはかるこ
とができる。ここでエラーフラグは２つが共に”　Ｈｉ
ｇｈ”レベルの時データに誤りがあるものとして外符号
の復号を行う。なお検査情報の比較検査は、２回目の全
部の内符号ブロックの復号が終了してから外符号の復号
を始めるまでの間にまとめて行ってもよい。

なお、検査情報を１回目の内符号復号時にメモリ６上の
１回目と２回目の２つの検査情報のアドレスに共に書込
むようにしておけば、検査情報の一致を検査する時にエ
ラーフラグを参照する必要がなくなる。つまり２回目の
内符号復号で訂正不能誤りが検出された場合にはエラー
フラグも検査情報書込まれないようにし、さらに１回目
に訂正不能誤りが検出され２回目に検出されない場合に
も１回目と２回目の２つの検査情報アドレスに共に２回
目の検査情報を書込むようにしておけば、２回の復号で
共に訂正不能誤りが検出されたかまたは共に検出されな
いが少なくともどちらか一方で誤検出、誤訂正を発生し
た時のみ２つの検査情報が不一致となる。したがってこ
の時はエラーフラグメモリ８も１回目と２回目で別のエ
ラーフラグアドレスが必要になることもなく、また外符
号復号時に２つのエラーフラグを読出す必要もなく、ア
クセス回数も減らすことができる。また、本発明をさら
に多重記録するシステムに適用することもでき、その場
合は複数個の復号中最初に訂正不能誤りが検出されなか
った場合にこれら各回の検査情報アドレス全部にその検
査情報を書込むようにすればよい。

次に第２図により検査情報生成回路５の一実施例をブロ
ック図で示す。第２図において、１１は加算回路、１２
はパラレルの８ビツトレジスタである。

検査情報生成回路５に内符号ブロックが入力される前に
、レジスタ１２にリセット信号が入力され、８ビツト全
てがクリアされる。次いで内符号ブロックデータが加算
回路１１に入力される毎に、レジスタ１２にクロックが
入力される。したがって、データがＡ、Ｂ、Ｃ・・・と
入力されると加算回路１１の出力は（○＋Ａ）、（Ａ＋
Ｂ）、（Ａ十Ｂ十Ｃ）・・・と変化しその下位８ビツト
がレジスタ１２にラッチされる。これにより内符号ブロ
ック１ブロツクの入力が終わるとレジスタ１２にはその
総和の下位８ビツトが残りこれが上述した検査情報とな
る。もちろん検査情報は乗算、減算など他の演算を用い
てもさしつかえない。

次に第３図により検査回路９の一実施例をブロック図で
示す。第３図において、１３．１４はレジスタ、１５は
比較器、１６は制御回路である。

レジスタ１３．１４にはそれぞれ１回目の内符号ブロッ
クの検査情報とエラーフラグ、２回目の内符号ブロック
の検査情報とエラーフラグが入力され、制御回路１６か
らのクロックによりラッチチされる。レジスタ１３．１
４の出力は比較器１５に入力され、比較器１５ではその
うち検査情報部分のみを比較する。そして、レジスタ１
３，１４の出力のエラーフラグ部分が共にＬＬ　Ｌ　Ｏ
，＋＋レベルの時に２つの検査情報が一致していない時
のみ”　Ｈｉｇｈ　”レベルを制御回路１６に出力する
９制御回路１６は、比較器出力が“Ｈｉｇｈ”レベルに
なった場合に、制御指令信号と”　Ｈｉｇｈ”レベルの
エラーフラグをメモリ制御回路７とエラーフラグメモリ
８に出力する。なお、エラーフラグを参照しない場合は
、比較器１５は、検査情報が一致すれば”Ｌｏｔｙ”レ
ベル、一致しなければ”Ｈｉｇｈ”レベルを制御回路１
６に出力する。

第４図に本発明のもう一つの実施例のブロック図を示す
。第４図において、１７はメモリ、１８はフラグ処理回
路、１９は検査回路、２０はメモリ制御回路である。

第１図の実施例と同様、１回目の積符号ブロックのデー
タは内符号順に復号され、検査情報とともにメモリ１７
に書込まれる。また、そのエラーフラグはフラグ処理回
路１８を通してエラーフラグメモリ８に書込まれる。次
いで２回目の積符号ブロックの内符号の復号に入ると、
各内符号ブロック毎に内符号復号回路４により誤りが検
出されないかまたは訂正された場合のみエラーフラグと
してｌ（Ｌ　Ｏ，ｔ＋レベルがメモリ制御回路２０に入
力され、これによりメモリ制御回路２０はメモリ１７に
１回口の内符号データと同じアドレスと書込みパルスＷ
Ｅを出力し、これらの内符号データが１回路の内符号デ
ータに重ね書きされる。続いてメモリ１７から１回目の
内符号ブロックの検査情報が読出され、検査回路１９に
入力される。同時に検査回路１９には検査情報生成回路
５より２回目の内符号ブロックの検査情報が入力され、
これらが一致しない場合には“Ｈｉｇｈ”レベルをフラ
グ処理回路１８に出力する。フラグ処理回路１８は検査
回路１９からの信号が”Ｈｉｇｈ”レベルの時にはメモ
リ制御回路２０によりエラーフラグメモリから読出され
た１回目の内符号のエラーフラグを反転し、再びエラー
フラグメモリに出力し。メモリ制御回路２０はこれを１
回目のエラーフラグと同一アドレスに書込む。これによ
りエラーフラグメモリ８の当該アドレスには、１回目誤
りあり２回目誤りなしの場合は”Ｈｉｇｈ”レベルがｉ
ｔ　Ｌ　ｏ　ｗ、。

レベルに反転して書込まれ、１回目、２回目ともに誤り
なしにもかかわらず検査情報が一致しない場合には”Ｌ
ｏｌｌ”レベルが”Ｈｉｇｈ”レベルに反転して書込ま
れる。一方２回目で誤りが検出された場合は何も書込ま
れないで、１回目の状態が保持される。以上のようにし
て２回目の積符号ブロックの内符号復号が全て終了した
後はエラーフラグメモリ８およびメモリ１７の内符号に
よるエラーフラグと積符号ブロックのデータは第１図の
実施例の場合と同等になっており、以下同様に外符号の
復号が行われる。

第５図に第４図の実施例に用いる検査回路１９の構成例
を示す。第５図において、２０．２３はレジスタ、２２
は比較器である。２回目の内符号ブロックから生成され
た新検査情報はレジスタ２１に、メモリ１７から読出さ
れた旧検査情報はレジスタ２３に入力され、これらの出
力が比較器２２により比較される。比較器２２はこれら
が一致すれば“Ｌ　ｏ、７ルベルを、−１したければ”
Ｈｉｇｈ”レベルを出力する。

次に第６図にフラグ処理回路１８の構成例を示す。第６
図において２４はデータセレクタ、２５はＥ　ｘ　−Ｏ
Ｒゲート、２６は制御回路である。１回目の内符号復号
時は制御回路２６はデータセレクタ２４を内符号復号回
路４からのエラーフラグ側に切換え、これをエラーフラ
グメモリ８に出力する。２回目の内符号復号時にはＥｘ
−ＯＲゲート２５側に切換え、検査回路１９からの信号
が“Ｈｉｇｈ”レベル時にはフラグメモリ８から読出し
たエラーフラグを反転して出力する。

第７図にフラグ処理回路１８のもう一つの構成例を示す
。第７図において、２７はエラーフラグすなわち”Ｈｉ
ｇｈ”レベル発生器、２８は制御回路、２９はインバー
タ、３０はＮＡＮＤゲートである。

この場合制御回路２８はＮＡＮＤゲート３０からの信号
が“ＬｏＩｌｌ”レベルの時はデータセレクタ２４をエ
ラーフラグ発生器側２７に、それ以外は内符号復号回路
４からのエラーフラグ側に切換え出力する。したがって
エラーフラグメモリ８から読出した１回目のエラーフラ
グがＩＩＬｏ、”レベルで、検査情報が一致しないとき
にエラーフラグ発生器２７からの”Ｈｉｇｈ”レベルが
出力される。

〔発明の効果〕

本発明によれば、はぼ１つの積符号ブロック分の容量の
メモリを用いて高い訂正能力が得られるとともに、内符
号による誤検出、誤訂正の再検出ができるので、ディジ
タル情報再生の信頼性向上の効果がある。

【図面の簡単な説明】

第１図及び第４図は、本発明の実施例のブロック図、第
２図はその検査情報生成回路５の構成例を示すブロック
図、第３図及び第５図は、検査回路９および１９の構成
例を示すブロック図、第６図及び第７図は、第４図の実
施例のフラグ処理回路１８の構成例を示すブロック図で
ある。 ４・・・内符号復号回路、５・・・検査情報生成回路、
６．１７・・・メモリ、　　８・・・エラーフラグメモ
リ、９．１９・・・検査回路、 ７．２０・・・メモリ制御回路、 １８・・・フラグ処理回路、 １０・・・外符号復号回路。 察 図 亮 図 隼 図 纂 図 纂 図

Claims (1)

1. 【特許請求の範囲】 １、ディジタル情報信号の所定量毎に符号誤り検出訂正
   のためのパリテイを付加した誤り訂正符号ブロックを構
   成し、同一の誤り訂正符号ブロックを複数回ずつ繰返し
   伝送または記録再生して得られた信号を復号する符号誤
   り訂正装置において、 伝送または再生された信号の誤り訂正符号ブロックを逐
   次復号する誤り訂正手段（４）と、該誤り訂正手段（４
   ）から出力された復号後の誤り訂正符号ブロックの各デ
   ータ及びパリテイの算術演算により各ブロック毎の検査
   情報を生成する検査情報生成手段（５）と、 該検査情報生成手段（５）から出力された検査情報およ
   び上記誤り訂正手段（４）から出力された復号後の誤り
   訂正符号ブロックの少なくとも各データを記憶する記憶
   手段（６）と、該記憶手段（６）へのデータ入出力を制
   御する制御手段（７）と、 上記記憶手段（６）から読出した、複数個の複数回ずつ
   繰返し伝送または記録再生された同一の誤り訂正符号ブ
   ロックに対応した上記検査情報生成手段（５）により生
   成された検査情報の一致または不一致を検査する検査手
   段（９）と、 を備え、 上記制御手段（７）は複数回ずつ繰返し伝送または記録
   再生された同一の誤り訂正符号ブロックについては上記
   記憶手段（６）の同一場所に記憶し、その複数個の検査
   情報については上記記憶手段（６）の異なる場所に記憶
   し、さらに２回目以降に伝送または記録再生された同一
   の誤り訂正符号ブロックについては、上記誤り訂正手段
   （４）により誤りを訂正されたかまたは誤りが検出され
   なかったブロックのみを上記記憶手段（６）に書込むよ
   うに制御する構成を有し、 上記検査手段（９）は同一の誤りが訂正されたかまたは
   誤りが検出されなかった誤り訂正符号ブロックに対して
   生成された複数個の検査情報が一致しない場合には誤り
   の発生を示すエラーフラグを出力する構成を有している ことを特徴とする符号誤り訂正装置。 ２、上記制御手段（７）は、ｎ個ずつ繰返し伝送または
   記録再生された同一の誤り訂正符号ブロックに対して生
   成されるｎ個の検査情報については、ｎ回の同一の誤り
   訂正符号ブロックの復号において、上記誤り訂正手段（
   ４）により最初に誤りが訂正されたかまたは誤りが検出
   されなかったブロックの検査情報を上記ｎ個の検査情報
   に与えられた上記記憶手段（６）のｎ箇所に書込み、以
   降のブロックについては上記誤り訂正手段（４）により
   誤りが訂正されたかまたは検出されなかった場合にのみ
   、その検査情報をこれらｎ箇所のうちの所定の１箇所に
   書込む構成を有する請求項１に記載の符号誤り訂正装置
   。 ３、ディジタル情報信号の所定量毎に符号誤り検出訂正
   のためのパリテイを付加した誤り訂正符号ブロックを構
   成し、同一の誤り訂正符号ブロックを複数回ずつ繰返し
   伝送または記録再生して得られた信号を復号する符号誤
   り訂正装置において、 伝送または再生された信号の誤り訂正符号ブロックを逐
   次復号する誤り訂正手段（４）と、該誤り訂正手段（４
   ）から出力された復号後の誤り訂正符号ブロックの各デ
   ータ及びパリテイの算術演算により各ブロック毎の検査
   情報を生成する検査情報生成手段（５）と、 該検査情報生成手段（５）から出力された検査情報およ
   び上記誤り訂正手段（４）から出力された復号後の誤り
   訂正符号ブロックの少なくとも各データを記憶する第１
   の記憶手段（１７）と、 上記誤り訂正手段（４）による復号により各誤り訂正符
   号ブロックに訂正不能の誤りを検出したか否かを示すエ
   ラーフラグを記憶する第２の記憶手段（８）と、 該第２の記憶手段（８）及び上記第１の記憶手段（１７
   ）へのデータ入出力を制御する制御手段（２０）と、 複数回ずつ繰返し伝送または記録再生された同一の誤り
   訂正符号ブロックに対して上記検査情報生成手段（５）
   によりそれぞれ生成された各検査情報のうち、２回目以
   降に伝送または再生されたブロックに対して生成された
   検査情報と、それ以前に伝送または再生されたブロック
   に対して生成された上記第１の記憶手段（１７）に書込
   み読出された検査情報の一致不一致を検査する検査手段
   （１９）と、 を備え、 上記制御手段（２０）は複数回ずつ繰返し伝送または記
   録再生された同一の誤り訂正符号ブロックについては上
   記第１の記憶手段（１７）の同一場所に記憶し、また少
   なくともその１回目のブロックの検査情報をそのブロッ
   クのデータとともに上記第１の記憶手段（１７）に記憶
   し、さらに上記誤り訂正手段（４）による復号によりそ
   のブロックに訂正不能誤りを検出したか否かを示すエラ
   ーフラグを上記第２の記憶手段（８）に記憶し、次に２
   回目以降に伝送または記録再生された同一の誤り訂正符
   号ブロックについては、上記誤り訂正手段（４）により
   誤りを訂正されたかまたは誤りが検出されなかったブロ
   ックのみを上記第１の記憶手段（１７）に書込むように
   制御する構成を有し、 上記検査手段（１９）は２回目以降に伝送または再生さ
   れかつ訂正不能な誤りが検出されなかったブロックの上
   記検査情報生成手段（５）により生成された検査情報と
   上記制御手段（２０）により上記第１の記憶手段（１７
   ）から読出されたそれ以前に伝送または再生されたブロ
   ックの検査情報とが一致しない場合には上記第２の記憶
   手段（８）の当該箇所に記憶されたエラーフラグを反転
   させて再記憶せしめる構成を有している ことを特徴とする符号誤り訂正装置。 ４、上記検査手段（１９）は２回目以降に伝送または再
   生されかつ訂正不能誤りが検出されなかったブロックの
   検査情報と上記制御手段（２０）により上記第１の記憶
   手段（１７）から読出されたそれ以前に伝送または再生
   された同一ブロックの検査情報とが一致せずかつ上記第
   ２の記憶手段（８）の当該箇所に記憶されたそのブロッ
   クのエラーフラグが訂正不能誤りが無いことを示した場
   合にのみそのエラーフラグを訂正不能誤りが有ることを
   示す値に書替える構成を有する請求項３に記載の符号誤
   り訂正装置。