JPH0634313B2

JPH0634313B2 - エラ−訂正方法

Info

Publication number: JPH0634313B2
Application number: JP58197365A
Authority: JP
Inventors: 健次中野; 久芳森脇; ひろみ高野
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1983-10-21
Filing date: 1983-10-21
Publication date: 1994-05-02
Anticipated expiration: 2009-05-02
Also published as: JPS6089873A

Description

【発明の詳細な説明】「産業上の利用分野」この発明は、例えばデイジタルオーデイオ信号を記録再
生する時に適用されるエラー訂正方法に関する。

「背景技術とその問題点」デイジタルオーデイオ信号に用いられるエラー訂正方法
のひとつとして、CRCコードによりエラーを検出し、１
ビツトでもエラーの時には、エラー検出の対象とされる
系列に含まれる全てのシンボルにエラーフラツグを付
け、これにより全てのシンボルをイレージヤしたのちク
ロスインターリーブ符号により訂正するものがある。し
たがつて、本当は、エラーデータでないにも拘らず、エ
ラーデータと共通のCRC系列にあるために、エラーデー
タと判断されるデータが生じる。このようなデータが訂
正により求める時は、問題ないが、訂正できない場合に
は、正しいデータを捨てて補間により得られたデータを
用いるために、再生音の劣化が生じる。

また、エラー訂正符号化がなされたデータを伝送する時
には、ブロツク毎に区切られ、ブロツク毎に同期信号及
びアドレスが付加される。この同期信号及びアドレスに
エラーがある場合には、そのブロツクの全てのデータが
無効とされる。しかし、同期信号及びアドレスにエラー
がなく、ブロツク内の一部のデータが誤つている時に
は、ブロツク内に他の正しいデータがあるにも拘らず、
全てイレージヤーしている。したがつて、上述と同様
に、再生音の劣化が生じる。

「発明の目的」したがつて、この発明の目的は、エラー検出符号の系列
に含まれるデータの１部にエラーがあるために、本来
は、正しいにも拘らずエラーデータと判断する問題点が
解決されたエラー訂正方法の提供を目的とするものであ
る。

この発明の他の目的は、同期信号，アドレスデータなど
デイジタル情報信号以外のデイジタル信号のエラーとデ
イジタル情報信号のエラーとを区別することができるエ
ラーフラツグを形成し、正しいデータを有効に利用する
ことができるようにしたエラー訂正方法の提供を目的と
するものである。

「発明の概要」この発明は、エラー訂正符号系列を形成する複数シンボ
ルの各シンボルに対してポインタイレージヤのためのエ
ラー検出符号の符号化がなされたデイジタル情報信号の
エラー訂正方法である。この発明は、エラー検出符号に
よるエラー検出を行ない第１のエラーフラツグを生成す
るステツプと、エラー訂正符号系列に関してシンドロー
ムを生成するステツプと、シンドロームが０となるエラ
ー訂正符号系列に含まれる第１のエラーフラツグを第２
のエラーフラツグに変更するステツプと、データがエラ
ーでない可能性が高い場合に第２のエラーフラツグをク
リアするステツプと、第１又は第２のエラーフラツグが
付加されたシンボルのエラー訂正を行なうステツプとか
らなるものである。

この発明は、また、第１及び第２のエラーフラツグに加
えて、デイジタル情報信号以外のデイジタル信号のエラ
ー検出を行ない、第３のエラーフラツグを形成するもの
である。第３のエラーフラツグに関しては、エラーフラ
ツグの変更及びクリアを行なわないものである。

「実施例」以下、図面を参照してこの発明の一実施例について説明
する。この一実施例は、完結形のクロスインターリーブ
符号を用いる場合にこの発明を適用したものである。

第１図は、この発明を適用することができるエラー訂正
符号の構成の一例を示すものである。このエラー訂正符
号は、第１図Ａに示すように、例えばオーデイオPCM信
号のｎワードとエラー訂正符号の２ワードの冗長データ
（以下、Ｐパリテイ及びＱパリテイと称する）との計
（ｎ＋２）ワード横方向にｍ個並べ、縦方向の（ｎ＋
２）ワードごとにエラー検出用のｒビットのCRCコード
を付加した２次元配列を有している。この（ｎ＋２）ワ
ードのデータ及びこのデータに関するCRCコードに対し
て第１図Ｂにも示すように、ブロツク同期信号及びブロ
ツクアドレスが付加され、この１ブロツクごとに順に記
録される。

回転ヘツドを用いて、ビデオ信号及びこのビデオ信号に
関連するオーデイオPCM信号を磁気テープに記録する場
合には、サンプリング周波数が２_H（但し、_H：水平
周波数）とされ、１ワードが８ビツトとされる。NTSC方
式の時には、１フイールドで１０５０ワードとなり、
（ｎ＝８，ｍ＝132）と選ばれる。この場合、（８×132
＝1056ワード）となり、６ワード分のデータとしては、
コントロールデータが挿入される。CCIR方式の時では、
（ｎ＝８，ｍ＝157）とされる。CRCコードのビツト数ｒ
は、例えば１６ビツトとされる。また、Ｐパリテイ系列
は、オーデイオPCM信号の８ワードとパリテイワードＰ
との計９ワードからなるもので、この９ワードの間の距
離は、１４ブロツクの均等又は６箇所が１５ブロツクで
２箇所が１４ブロツクとされる。また、Ｑパリテイ系列
は、オーデイオPCM信号の８ワードとパリテイワードＰ
とパリテイワードＱとの計１０ワードからなるもので、
この１０ワードの間の距離は、１２ブロツクの均等にさ
れる。Ｑパリテイ系列内にパリテイワードＰが含まれて
いるので、このパリテイワードＰは、Ｑパリテイ系列に
よるエラー訂正によつてエラー訂正されうる。

この一実施例は、上述のようなクロスインターリーブ符
号化がなされたもののエラー訂正にこの発明を適用した
ものである。この一実施例は、Ｐパリテイ系列又はＱパ
リテイ系列内で１ワードエラーまで訂正することができ
る能力のエラー訂正符号例えば、単純パリテイ符号を用
いている。また、この一実施例及び後述の一実施例にお
いて、エラーが有ることを示すエラーフラツグとして、
少なくとも２ビツトであつて、３通りの情報を示すもの
が用いられる。つまり、エラー検出は、ブロツク同期信
号，ブロツクアドレス及びデータの夫々についてなさ
れ、ブロツク同期信号又はブロツクアドレスにエラーが
有ると判別された場合、データのエラーの有無と無関係
にエラーフラツグＦ_Aを付け、データをイレージヤ即ち
全ビツトが０のものをメモリに書込み、データのみのエ
ラーの場合には、エラーフラツグＦ_Bを付け、このデー
タをメモリに書込むようになされる。ブロツク同期信号
又はブロツクアドレスを正しく抽出できないブロツクの
データは、エラー訂正に利用することができないので、
イレージヤされると共に、このことを示すエラーフラツ
グＦ_Aが付けられ。エラーフラツグＦ_Bが付けられたデー
タについては、シンドロームが０の時には、本当は、正
しいデータの可能性が高いものと判断し、エラー訂正の
処理において、エラーフラツグ_Cに変更する。そして、
このエラーフラツグＦ_Cが付けられたデータに関して、
本当に正しいかどうかがチエツクされ、正しい時には、
エラーフラツグＦ_Cをクリアする。

この一実施例について第２図を参照して更に詳述する。
第２図において、垂直方向の破線１Ａ，１Ｂ，１Ｃ，１
Ｄは、CRC系列を夫々示し、×印は、各系列中に含まれ
る本当のエラーワードである。第２図において、斜めの
線２Ａ及び２Ｂは、Ｐパリテイ系列を夫々示し、斜めの
線３Ａ，３ＢがＱパリテイ系列を夫々示す。CRCコード
のエラー検出は、１ブロツクごとになされるので、たと
え、１系列中にワード或いは２ワードのエラーワードが
含まれる図示の例では、そのブロツクの全てのワードが
エラーと判定されてしまう。したがつて、Ｐパリテイ系
列及びＱパリテイ系列の夫夫が１ワードエラーまでエラ
ー訂正できる時には、従来のように、１種類のエラーフ
ラツグしか付加しないと、第２図において、黒いドツト
で示されるように、Ｐパリテイ系列及びＱパリテイ系列
の夫々において２ワードエラーが生じ訂正不可能とな
る。

この一実施例では、エラーフラツグＦ_Bが付けられてメ
モリに書込まれたデータに関し、Ｐパリテイ系列又はＱ
パリテイ系列の夫々にエラーフラツグ数が２個の場合
に、シンドロームの計算結果が０の場合に、エラーフラ
ツグＦ_BをＦ_Cに変更又はエラーフラツグＦ_Cのクリアを
行なう。Ｐパリテイ系列の場合で、シンドローム０の時
に、エラーフラツグをＦ_BからＦ_Cに変更し、Ｑパリテイ
系列の場合で、シンドローム０の時に、エラーフラツグ
Ｆ_Cをクリアする。このような処理を行なうことによつ
て、第２図において、黒いドツトが付されたワードのエ
ラーフラツグは、最終的にクリアされ、正しいものと判
断され、このワードは、データの再生に利用される。し
たがつて、エラー訂正が不可能なため補間処理を受ける
ワード数を減少させることができ、実質的にエラー訂正
能力の向上を図ることができる。

第３図は、この発明の一実施例を実施するための構成の
一例を示す。再生されたデータは、データRAM１１及び
同期信号チエツク回路１２に供給される。同期信号チエ
ツク回路１２は、再生データから所定のビツトパターン
のブロツク同期信号が正しく抽出されたかどうかをチエ
ツクするものである。再生データは、同期信号チエツク
回路１２の次にアドレスチエツク回路１３に供給され、
ブロツクアドレスが正しく再生データから分離されたか
どうかが調べられる。アドレスチエツク回路１３の次に
CRCチエツク回路１４により、再生データにエラーが有
るかどうかが調べられる。

アドレスチエツク回路１３は、再生データから分離され
たブロツクアドレスの変化が規則性を有している場合例
えば１ステツプずつ変化している場合に、ブロツクアド
レスの分離が正しくされたものと判定する。この規則性
から外れるブロツクアドレスは、エラーと判断される。
同期信号チエツク回路１２又はアドレスチエツク回路１
３の何れか一方においてエラーが検出される時には、そ
のブロツクのワードに関してエラーフラツグＦ_Aが付け
られると共に、データRAM１１には、このワードが書込
まれない。CRCチエツク回路１４からのエラーフラツグ
Ｆ_BがRAMタイミング発生回路１５に供給され、フラツグ
RAM１６に書込まれる。初期設定は、データRAM１１の内
容が全て０とされると共に、フラツグRAM１６に全ての
ワードに関してエラーフラツグＦ_Aが書込まれる。そし
て、エラーが検出されない時では、データRAM１１に再
生データが書込まれると共に、フラツグRAM１６の対応
するアドレスのエラーフラツグＦ_Aがクリア即ちエラー
フラツグのビツトとして全て０が書込まれる。また、ブ
ロツク同期信号又はブロツクアドレスにエラーが有る時
には、データRAM１１及びフラツグRAM１６の両者への書
込が禁止される。更に、データのエラーが検出された時
には、データRAM１１に再生データが書込まれると共
に、フラツグRAM１６の対応するアドレスにエラーフラ
ツグＦ_Bが書込まれる。

１フイールド分のオーデイオPCMデータ〔(n+2)×ｍ〕が
データRAM１１に書込まれると共に、上述のエラー検出
がなされると、エラー訂正動作がなされる。つまり、第
４図に示すフローチヤートにおいて初期設定のステツプ
３１，エラー検出のステツプ３２及び判定ステツプ３３
が終了すると、エラー訂正のステツプ３４に移る。エラ
ー検出のステツプ３２は、第５図に示されている。判定
ステツプ４１，４２，４３によつて同期信号チエツク回
路１２，アドレスチエツク回路１３及びCRCチエツク回
路１４の何れによつてもエラーが検出されない時には、
ステツプ４４及び４５で示すように、フラツグRAM１６
のエラーフラツグＦ_Aがクリアされ、データがデータRAM
１１に書込まれる。同期信号チエツク回路１２及びアド
レスチエツク回路１３の判定結果が正しくて、CRCチエ
ツク回路１４によりエラー有りと検出されたデータは、
データRAM１１に書込まれると共に、ステツプ４６で示
すように、フラツグRAM１６にエラーフラツグＦ_Bがセツ
トされる。同期信号チエツク回路１２又はアドレスチエ
ツク回路１３の何れかの検出結果がエラーの時には、デ
ータRAM１１及びフラツグRAM１６が初期設定のままとさ
れる。

エラー訂正は、破線で夫々囲んで示すデコード回路１７
及びエラーフラツグチエツク回路２０によつてなされ
る。デコード回路１７は、データRAM１１から読出され
た１個のパリテイ系列のデータ即ちｎワードのPCMデー
タと１ワードのパリテイデータを（mod.２）の加算を行
なうことによりシンドロームを発生し、シンドロームが
０かどうかを示す信号を発生するシンドローム計算回路
１８と、エラーフラツグをポインタとして１ワードエラ
ーまでの訂正を行ない訂正後のデータをデータRAM１１
に書込むエラー訂正回路１９とからなる。エラーフラツ
グチエツク回路２０は、フラツグ数チエツク回路２１と
フラツグランクチエツク回路２２とエラーフラツグ生成
回路２３とから構成され、これらの回路は、フラツグRA
M１６から読出されたエラーフラツグを処理し、処理後
のエラーフラツグをフラツグRAM１６に書込む。

第４図のフローチヤートで示すように、エラー訂正のス
テツプ３４は、１フイールド分のデータに関してなされ
ると共に、Ｐパリテイ系列を用いたＰ復号とＱパリテイ
系列を用いたＱ復号とを複数回行なうものとされてい
る。これは、エラー訂正がされたデータを用いて次のエ
ラー訂正を行なうことにより、エラー訂正能力を向上さ
せるためである。例えば、第１回目のＰ復号，第１回目
のＱ復号，第２回目のＰ復号，第２回目のＱ復合，第３
回目のＰ復号の計５回の復号を順次行なうようになされ
る。第４図における判定ステツプ３５は、各々の復号ス
テツプの終了を検出するためのもので、判定ステツプ３
６は、一連のエラー訂正動作の終了を検出するためのも
のである。第６図は、Ｐ復号又はＱ復号の１個のパリテ
イ系列に関するエラー訂正動作のフローチヤートを示す
ものである。

第６図において、５１で示すように、エラーフラツグ数
チエツク回路２１によるチエツク動作がなされる。１個
のパリテイ系列内のエラーフラツグ数が１個の時には、
エラー訂正がなされ（ステツプ５２）、このエラーフラ
ツグ数が０又は３個以上の時には、エラーフラツグの変
更又はクリア動作がなされない（ステツプ５３）。エラ
ー訂正動作のステツプ５２は、データのエラー訂正とそ
のフラツグと対応するエラーフラツグのクリアの動作と
の両者を含むものである。エラーフラツグ数が２個の時
には、フラツグランクチエツク回路２２によつて、２個
のうちで１個でもエラーフラツグＦ_Aであるかどうかが
判定される（ステツプ５４）。この判定ステツプ５４に
より、エラーフラツグＦ_Aであることが分かると、エラ
ーフラツグの変更又はクリアを行なわないステツプ５３
になり、エラーフラツグＦ_Aでない時には、シンドロー
ム計算回路１８からの信号によつて、シンドロームが０
かどうかが調べられる（ステツプ５５）。シンドローム
が０でない時には、処理動作を行なわないステツプ５３
となり、シンドロームが０の時には、次の判定ステツプ
５６に移る。この判定ステツプ５６は、フラツグランク
チエツク回路２２によつてなされるもので、２個のエラ
ーフラツグの何れか一方がＦ_Bであるか、又は共にＦ_Cで
あるかを調べるものである。

エラーフラツグがＦ_Bの時には、現在デコード中の系列
がＰパリテイ系列かどうかが調べられる（ステツプ５
７）。Ｐパリテイ系列の時には、フラツグＦ_Bがフラツ
グＦ_Cに変更される（ステツプ５８）。Ｐパリテイ系列
でない時は、処理動作を行なわないステツプ５３とな
る。判定ステツプ５６において、２個のエラーフラツグ
が共にＦ_Cの時には、次に、現在デコード中の系列がＰ
パリテイ系列かどうかが調べられる（ステツプ５９）。
Ｐパリテイ系列の時には、処理動作を行なわないステツ
プ５３となり、Ｐパリテイ系列でない時即ちＱパリテイ
系列時には、エラーフラツグがクリアされる（ステツプ
６０）。エラーフラツグのランクの変更とエラーフラツ
グのクリアとは、エラーフラツグ生成回路２３において
なされる。現在デコード中のものがＰパリテイ系列かＱ
パリテイ系列かは、復号が何回目かどうかを調べること
が分かり、この判定は、エラーフラツグ生成回路２３に
おいてなされる。

上述のエラー訂正動作を〔(n+2)×ｍワード〕のデータ
について延べ５回にわたつて行なうことにより、エラー
訂正ができないワード数を減少させることができる。エ
ラー訂正の動作が全て終了した後に、エラーフラツグＦ
_A，Ｆ_B又はＦ_Cが付いているオーデイオPCM信号は、図示
せずも、次段のエラー補間処理を受ける。

この発明の他の実施例について説明する。他の実施例
は、オーデイオPCM信号のみならずCRCコードもデータRA
Mに取り込み、Ｐ復号及びＱ復号を複数回繰り返す際
に、CRCによるエラー検出も複数回行なうようにしたも
のである。例えば、第１回目のCRCによるエラー検出を
行ない、第１回目のＰ復号及びＱ復号を行ない、次に第
２回目のCRCによるエラー検出を行ない、次に第２回目
のＰ復号及びＱ復号を行なう。エラーフラツグとして、
Ｆ_A，Ｆ_B，Ｆ_Cの３種類を用い、エラーフラツグＦ_Bから
Ｆ_Cへの変更並びにエラーフラツグＦ_Cのクリアを行なう
ことは、前述の一実施例と同様である。

この他の実施例のエラー訂正動作について第７図を参照
して説明する。第７図において、垂直方向の破線１Ｅ，
１Ｆ，１Ｇ，１Ｈの夫々は、CRCコードのエラー検出の
系列を示し、斜めの線２Ｃ，２Ｄ，２Ｅは、Ｐパリテイ
系列を示し、斜めの線３Ｃ，３Ｄ，３Ｅは、Ｑパリテイ
系列を示している。第７図において、Ｘ及び三角形のド
ツトで示すワードが本当のエラーワードを表し、四角形
のドツト，白いドツト，黒ドツトは、エラーワードでな
いが、エラー検出によつてエラーフラツグが付くものを
表している。

第１回目のＱ復号により、Ｑパリテイ系列３Ｃの１ワー
ドエラーである三角形のドツトで示すエラーワードが訂
正される。また、前述の一実施例と同様の処理によつ
て、Ｑパリテイ系列３Ｄ及び３Ｅ中の黒いドツトで示す
２ワードのエラーフラツグがクリアされる。また、四角
形のドツト及び白い円形のドツトで示すワードは、Ｐパ
リテイ系列２Ｃに他に本当のエラーワードがないため
に、前述の一実施例の処理によつて、エラーフラツグが
Ｆ_BからＦ_Cへ変換される。

したがつて、CRCによるエラー検出を繰り返すと、系列
１Ｅがエラー無しと判定されるので、四角形のドツトで
示すワードのエラーフラツグＦ_Cをクリアする。これに
よつて、Ｐパリテイ系列２Ｃには、白い円形ドツトで示
す１ワードがエラーとして残る状態となり、したがつ
て、この１ワードエラーを訂正することができる。

この発明は、クロスインターリーブ符号でない場合にも
適用することができる。例えば、１個のエラー訂正符号
系列で、２ワードエラーまで訂正可能なリードソロモン
符号を用いる場合にこの発明を適用した更に他の実施例
について説明する。

第８図は、この発明の更に他の実施例の構成を示すもの
である。再生データが同期信号チエツク回路１２，アド
レスチエツク回路１３及びCRCチエツク回路１４により
エラー検出され、同期信号及びブロツクアドレスの一方
又は両者がエラーの場合には、データがイレージヤされ
ると共に、エラーフラツグＦ_Aが付けられる。データRAM
１１のデータを用いて処理を行なうデコード回路６１が
設けられ、このデコード回路６１のシンドローム計算回
路６２によつてシンドロームが０かどうか調べられ、デ
コード回路６１のエラー訂正回路６３によつて、リード
ソロモン符号のエラー訂正がなされる。

フラツグRAM１６のエラーフラツグを処理するエラーフ
ラツグチエツク回路６４が設けられる。エラーフラツグ
数チエツク回路６５は、１個のリードソロモン符号系列
内のエラーフラツグ数が１及び２の場合、エラーフラツ
グ数が３の場合、エラーフラツグ数が０又は４以上の場
合を区別するものである。エラーフラツグ数が１及び２
の時には、リードソロモン符号のエラー訂正動作がなさ
れる。エラーフラツグ数が０又は４以上の場合は、エラ
ーフラツグＦ_Bの変更又はクリア動作を行なわない。エ
ラーフラツグ数が３の時で、且つエラーフラツグランク
チエツク回路６６により、エラーフラツグがＦ_Bと判定
される時には、シンドローム計算回路６２でなされたシ
ンドロームが０であることを条件として、エラーフラツ
グがＦ_BからＦ_Cへ変更される。このエラーフラツグの変
更は、エラーフラツグ生成回路６７においてなされる。

エラー訂正及びエラーフラツグのチエツクは、クロスイ
ンターリーブ符号でないためめ、繰り返されない。ま
た、データRAM１１から読出されたデータが値予測回路
６８及び比較回路６９に供給される。この値予測回路６
８は、オーデイオPCM信号の時系列上で現在のデータの
前後に位置するデータに基いて、予測値の上限及び下限
の夫々の値を発生して比較回路６９に供給する。比較回
路６９は、この予測値の範囲内にオーデイオPCMデータ
が含まれているかどうかを判断する。予測値の範囲内に
含まれるオーデイオPCMデータは、正しいデータの可能
性が高いと判断され、この正しい可能性が高いと判断さ
れたオーデイオPCMデータに関するエラーフラツグＦ_Cが
エラーフラツグ生成回路６７においてクリアされる。こ
のエラーフラツグのクリアは、次段のエラー補間回路の
入力段において行なうようにしても良い。

この発明では、エラー検出符号として、CRC符号以外
に、単純パリテイ符号，隣接符号などを用いることがで
きる。また、この発明では、エラー訂正符号として、同
様に、隣接符号などのものを用いることができる。更
に、ブロツクアドレスのエラー検出をデータと別個のエ
ラー検出符号により行なうようにしても良い。この発明
は、デイジタルオーデイオ信号以外のデイジタル情報信
号例えばデイジタルビデオ信号の伝送に適用できること
は勿論である。

「発明の効果」この発明に依れば、エラー検出系列に１シンボルでもエ
ラーであると、その系列に含まれるシンボルを全てエラ
ーとしてイレージヤするのと異なり、本来正しいデータ
が失なわれる割合を低減することができる。したがつ
て、この発明が適用されたオーデイオPCM記録再生機
は、エラー訂正が不可能なために補間に移されるデータ
を少なくすることができ、高品質のオーデイオ再生を行
なうことができる。

【図面の簡単な説明】

第１図はこの発明を適用することができるエラー訂正符
号の一例の説明に用いる略線図、第２図はこの発明の一
実施例の説明に用いる略線図、第３図はこの発明の一実
施例のブロツク図、第４図，第５図及び第６図はこの発
明の一実施例の動作説明に用いるフローチヤート、第７
図はこの発明の他の実施例の動作説明に用いる略線図、
第８図はこの発明の更に他の実施例のブロツク図であ
る。１１……データRAM、１２……同期信号チエツク回路、
１３……アドレスチエツク回路、１４……CRCチエツク
回路、１６……フラツグRAM、１７，６１……デコード
回路、２０，６４……エラーフラツグチエツク回路。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭55−8624（ＪＰ，Ａ) 特開昭56−105315（ＪＰ，Ａ) 特開昭52−2289（ＪＰ，Ａ)

Claims

【特許請求の範囲】

【請求項１】エラー訂正符号系列を形成する複数シンボ
ルの各シンボルに対してポインタイレージヤのためのエ
ラー検出符号の符号化がなされたデイジタル情報信号の
エラー訂正方法において、上記デイジタル情報信号のエラー検出を行い第１のエラ
ーフラツグを生成するステツプと、上記デイジタル情報信号に付加されたこのデイジタル情
報信号以外のデイジタル信号のエラー検出を行い第３の
エラーフラツグを生成するステツプと、上記エラー訂正符号系列に関してシンドロームを生成す
るステツプと、上記シンドロームが０となるエラー訂正符号系列に含ま
れる上記第１のエラーフラツグを第２のエラーフラツグ
に変更するステツプと、データがエラーでない可能性が高い場合に上記第２のエ
ラーフラツグをクリアするステツプと、上記第１、第２又は第３のエラーフラツグが付加された
シンボルのエラー訂正を行なうステツプとを備え、上記第３のエラーフラツグ及びイレージヤデータをメモ
リに初期設定し、上記デイジタル情報信号以外のデイジ
タル信号のエラーが検出される時に、上記メモリへの上
記デイジタル情報信号及びエラーフラツグの書込みを禁
止することにより上記第３のエラーフラツグを生成する
ことを特徴とするエラー訂正方法。