JPH04352508A - 浮遊動作点を有するｃｍｏｓトランスコンダクタンス増幅器 - Google Patents

浮遊動作点を有するｃｍｏｓトランスコンダクタンス増幅器

Info

Publication number
JPH04352508A
JPH04352508A JP3341453A JP34145391A JPH04352508A JP H04352508 A JPH04352508 A JP H04352508A JP 3341453 A JP3341453 A JP 3341453A JP 34145391 A JP34145391 A JP 34145391A JP H04352508 A JPH04352508 A JP H04352508A
Authority
JP
Japan
Prior art keywords
current
output
voltage
transistor
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3341453A
Other languages
English (en)
Other versions
JP3124601B2 (ja
Inventor
Ulrich Theus
ウルリヒ・テウス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Publication of JPH04352508A publication Critical patent/JPH04352508A/ja
Application granted granted Critical
Publication of JP3124601B2 publication Critical patent/JP3124601B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3066—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the collectors of complementary power transistors being connected to the output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45112—Indexing scheme relating to differential amplifiers the biasing of the differential amplifier being controlled from the input or the output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45188—Indexing scheme relating to differential amplifiers the differential amplifier contains one or more current sources in the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45281—One SEPP output stage being added to the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45466—Indexing scheme relating to differential amplifiers the CSC being controlled, e.g. by a signal derived from a non specified place in the dif amp circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45471—Indexing scheme relating to differential amplifiers the CSC comprising one or more extra current sources

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は入力電圧用の差動入力を
有する電圧電流変換器を含み、さらに電圧電流変換器の
電流出力に結合された制御入力を有する出力電流ミラー
を含み、出力電流ミラーの高インピーダンス出力はトラ
ンスコンダクタンス増幅器の出力電流、負荷電流が得ら
れることが可能な出力ノードに接続されているＣＭＯＳ
モノリシック集積回路に関する。
【０００２】
【従来の技術】このような高トランスコンダクタンス増
幅器はまた“演算トランスコンダクタンス増幅器”と呼
ばれている。それらはスイッチドキャパシタフィルタ用
の増幅素子として使用され、できるだけ高い利得を有し
ていることが必要である。高トランスコンダクタンスに
よって、これらのキャパシタの各充電状態はできるだけ
速く新しい電位状態にされる。この再充電プロセスの安
定性は負荷容量自身によって保証される。
【０００３】
【発明が解決しようとする課題】ＣＭＯＳモノリシック
集積トランスコンダクタンス増幅器の１つの欠点はＭＯ
Ｓトランジスタの比較的低いトランスコンダクタンスで
ある。別の欠点はＭＯＳトランジスタがこのような増幅
器においてソースホロアとして使用された場合にソース
ホロアが比較的高い内部抵抗を有しているコトである。 さらに、キャパシタの再充電から生じる負荷電流の広範
囲な変動により２乗法則の電流電圧特性は偶数高調波成
分による歪みを生じる大信号動作の再充電プロセスに入
る欠点がある。
【０００４】したがって、本発明の目的は低い静止電流
消費にもかかわらず高電流生成および最大トランスコン
ダクタンスを有する浮遊動作点を有するＣＭＯＳトラン
スコンダクタンス増幅器を生成することである。
【０００５】本発明の別の目的は、ＣＭＯＳ回路を駆動
するためにモノリシック集積電圧調整回路の一部を形成
するＣＭＯＳモノリシック集積トランスコンダクタンス
増幅器を提供することである。チップ領域はＣＭＯＳ回
路によって本質的に占有され、回路設計中にセルライブ
ラリから獲得できるデジタル動作セルから構成されるこ
とが好ましい。
【０００６】本発明のさらに別の目的はそれが付加的な
外部フィルタ手段を必要としないようにチップ上で電圧
調整回路を設計することである。これは外部端子の数を
減少させる。
【０００７】
【課題を解決するための手段】本発明の目的は、正のフ
ィードバック回路が負荷電流に比例し、一定の静止電流
と共に電圧電流変換器の電流供給点に供給される補助電
流を発生し、電圧電流変換器は加重比率が入力電圧に依
存している第１および第２の電流から第１の接合点で得
られることが可能な差動電流を形成する能動負荷を電流
出力段として含み、出力電流ミラーの低インピーダンス
入力が差動電流を結合して取出すために第１の接合点に
接続され、出力電流ミラーの高インピーダンス出力が出
力トランジスタの高インピーダンス電流出力によって形
成されているトランスコンダクタンス増幅器によって実
現される。
【０００８】以下、添付図面を参照して本発明をさらに
詳細に説明する。
【０００９】
【実施例】図１に示されたＣＭＯＳトランスコンダクタ
ンス増幅器の入力段は、ｎ型チャンネルの第１および第
２のトランジスタｔ１　，ｔ２　から成る電圧電流変換
器ｕｉを具備している。第１および第２のトランジスタ
のゲート端子は反転および非反転入力ｉおよびｐにそれ
ぞれ接続され、これらの端子に対して入力電圧ｕが電圧
差として供給される。第１および第２のトランジスタｔ
１　，ｔ２　の相互接続されたソース端子はｎ型チャン
ネル電流バンクｎｂから静止電流ｉｏを供給される電流
供給点Ｓを形成する。
【００１０】第２および第１のトランジスタｔ２　，ｔ
１　のドレイン端子は第１の接合点Ａおよび第２の接合
点Ｂにそれぞれ接続される。電圧電流変換器ｕｉは第１
の電流ｉ１　および第２の電流ｉ２　に電流供給点Ｓに
供給された電流を分割する。第２の電流ｉ２　は第１の
接合点Ａから得られることができ、第１の電流ｉ１　は
第２の接合点Ｂから得られることができ、加重比率は入
力電圧ｕに依存している。
【００１１】２つのｐ型トランジスタ、すなわち第３お
よび第４のトランジスタｔ３　，ｔ４で構成した能動負
荷ａｌの出力および入力は第１の接合点Ａと第２の接合
点Ｂとの間に接続され、ｐ型電流ミラーを形成する。
【００１２】第１の接合点Ａにおける第２のトランジス
タｔ２　の出力電流と能動負荷ａｌの組合せは結果的に
第１の電流ｉ１　と第２の電流ｉ２　との間の差を形成
する。 第１の接合点Ａは差電流ｉｄに対する電圧電流変換器ｕ
ｉの電流出力を形成する。
【００１３】差電流ｉｄはｐ型チャンネルトランジスタ
から形成される低インピーダンス出力電流ミラーｐ１　
によって結合して取出される。結合トランジスタｔａは
第１の接合点Ａに接続されたそれの共通ゲートドレイン
端子を有し、それによって出力電流ミラーｐ１　の共通
ゲート相互接続ラインのレベルを限定する。この電流ミ
ラーｐ１　のソース端は正の電源Ｕｂに接続されている
。出力電流ミラーｐ１　は出力トランジスタｔｒ、正の
フィードバック回路ｍｋの入力を形成する別のトランジ
スタｔ１１および結合トランジスタｔａを具備している
。
【００１４】電流供給点Ｓに供給される定常静電流ｉｏ
は、ゲートがｎ型電流バンクｎｂのゲート相互接続ライ
ンに接続されたｎ型チャンネルの第５のトランジスタｔ
５　によってｎ型チャンネル電流バンクｎｂを形成する
。
【００１５】図１のＣＯＭＳトランスコンダクタンス増
幅器の出力段はソースドレイン路が直列に接続された相
補的なトランジスタ対ｔｒ，ｔ７　を具備し、共通ドレ
イン端子が負荷電流ｉｌが得られることができる出力ノ
ードｋを形成する。しかしながら、非常に少ない駆動電
力だけがｎチャンネル電流バンクｎｂを通して第２の出
力トランジスタｔ７　に供給されるため、後者の一定の
ドレインソース電流は電圧電流変換器ｕｉの低い定常静
電流ｉｏにほぼ等しい。さらに、第２の出力トランジス
タｔ７　の幅対長さ（Ｗ／Ｌ）比は約１０００の係数だ
け第１の出力トランジスタｔｒのものより小さいため、
大きい電流のある場合の負荷電流ｉｌに対する影響は無
視できる。
【００１６】第１および第２のトランジスタｔ１　，ｔ
２　、出力トランジスタｔｒおよび結合トランジスタｔ
ａのＷ／Ｌ比によって、並びに定常静電流ｉｏによって
ＣＭＯＳトランスコンダクタンス増幅器のトランスコン
ダクタンスが調節できる。しかしながら、トランスコン
ダクタンスのこの調節には上限がある。特に、接合点Ａ
は軽く容量的に負荷されるだけである。これは、そうで
なければ回路が不安定になるためである。出力トランジ
スタｔｒにおける大きいＷ／Ｌ比は拡大されたゲート面
積によって接合点Ａに容量性負荷を与える。
【００１７】１つの負荷電流方向だけがオンチップ電圧
調整装置においてＣＭＯＳトランスコンダクタンス増幅
器の意図された使用のために必要であるため、第２の出
力トランジスタｔ７　には高い電流生成が不要である。 このトランジスタは負荷のない状態下において出力電位
の浮遊状態を阻止するように設計されている。ｎ型チャ
ンネル電流バンクｎｂのゲート相互接続ラインに小さい
第２の出力トランジスタｔ７　を接続すれば十分である
ため、定常静電流ｉｏに比例するまたはそれに等しい小
さい一定電流がそのドレインソース路を通って流れる。 共通ゲート相互接続ラインの電位は、ゲートドレイン端
子がカスコード電流源を通して正の電源Ｕｂにより結合
されるｎ型チャンネル制御トランジスタｔ８　によって
制御される。カスコード電流源の第１および第２のトラ
ンジスタｔ９　，ｔ１０のゲート端子は第１のバイアス
ｕ１　および第２のバイアスｕ２　にそれぞれ接続され
ている。正の電源Ｕｂはまた能動負荷ａｌおよび出力電
流ミラーｐ１　の一端を形成する。
【００１８】出力トランジスタｔｒのＷ／Ｌ比は本発明
によると容量性負荷のために結合トランジスタｔａのも
のに比較して任意に大きく形成されることができないた
め、ＣＭＯＳトランスコンダクタンス増幅器のトランス
コンダクタンスをさらに増加するために正のフィードバ
ック回路ｍｋによる異なる方法が取られている。正のフ
ィードバック回路ｍｋは負荷電流に比例し、一定の定常
静電流ｉｏに付加され、それによって電圧電流変換器ｏ
ｉの制御電流の浮遊動作点を生じさせる補助電流ｉｐを
発生する。それはｐ型チャンネルの第１の正フィードバ
ックトランジスタｔ１１、並びにｎ型チャンネル電流ミ
ラーｎ１　を形成するために一緒に接続されるｎ型チャ
ンネルの第２および第３の正のフィードバックトランジ
スタｔ１２，ｔ１３だけを含む。第１の正フィードバッ
クトランジスタｔ１１は出力電流ミラーｐ１の一部を形
成し、そのドレイン端子がｎ型チャンネル電流ミラーｎ
１　の入力に接続されている。後者の出力は第３の正の
フィードバックトランジスタｔ１３のドレイン端子によ
って形成され、電流供給点Ｓに接続されている。第３の
正のフィードバックトランジスタｔ１３のドレイン端子
は補助電流ｉｐに対して高インピーダンス電流シンクを
表わす。ｎ型チャンネル電流ミラーｎ１　の下端は負の
電源端子であり、通常接地接続Ｍでもある。
【００１９】本発明によるトランスコンダクタンス増幅
器の本質的な利点は、特に負荷電流ｉｌが流れていない
とき、高い全体的なトランスコンダクタンスにかかわら
ず出力トランジスタｔｒの定常静電流が無視できること
である。これは全電力消費を軽減し、したがって良好な
動作を容易にする。これは以下のような能動負荷ａｌお
よび結合トランジスタｔａによる低インピーダンスダイ
オード路の並列の組合せによって達成される：０ボルト
の入力電圧ｕにおいて、２つの電流ｉ１　，ｉ２は等し
い。その結果、第４のトランジスタｔ４　における能動
負荷ａｌの出力電流は第２のトランジスタｔ２　のドレ
イン電流に等しいため、第１の接合点Ａにおける電流差
はゼロになる。したがって、出力電流ミラーｐ１　を駆
動するために残っている電流はないため、出力トランジ
スタｔｒは第２の出力トランジスタｔ７　の小さい一定
の電流を除いて電流を伝送しない。これは低いまたは無
視できる負荷電流ｉｌが存在するだけでＣＭＯＳトラン
スコンダクタンス増幅器の低電力消費を保証する。
【００２０】出力トランジスタｔｒの電流生成は、例え
ば静止状態における２マイクロアンペアから電力オン状
態の５マイクロアンペアの範囲をカバーする。静止状態
のＣＭＯＳトランスコンダクタンス増幅器の電力消費の
合計はほぼ５マイクロアンペアであり、これはｎ型チャ
ンネル電流バンクｎｂの電力消費である。
【００２１】電力オン状態で短時間の短絡回路が生じた
場合、約３０ミリアンペアに最大負荷電流ｉｌを制限す
るために、第１および第２の電流リミタｆ１　，ｆ２　
から構成される電流制限装置が設けられる。第１の電流
リミタｆ１　において、ソースホロアとして接続された
ｎ型チャンネルトランジスタｔ１４は第１の接合点Ａに
おける電流が予め定められた値より下に降下することを
阻止する。 このトランジスタｔ１４のゲートおよびドレイン端子は
第１のバイアスｕ１　および正の電源Ｕｂにそれぞれ接
続される。第２の電流リミタｆ２　は２つの基体のｐｎ
ｐ型トランジスタｔ１５，ｔ１６から成るダーリントン
対であり、トランジスタｔ１５のエミッタはｎ型チャン
ネル電流ミラーｎ１　の共通ゲート端子に接続される。 トランジスタｔ１６のベース端子はｎ型チャンネル電流
バンクｎｂの共通ゲート相互接続ラインに接続される。 図１に示された電流制限装置は非常に小さい負荷回路を
必要とするだけであり、さらに効率的な電流制限を行う
ために取られるステップはもっと複雑な回路を要求する
が、それらは当業者に良く知られている。
【００２２】ＣＭＯＳトランスコンダクタンス増幅器が
図２に示された回路構造において使用された場合、トラ
ンジスタの一部に対して通常のＣＭＯＳトランジスタよ
り高いドレインソース短絡電圧を有している必要がある
。それは正の供給電圧Ｕｂが通常のＣＭＯＳ供給電圧よ
り大きい電圧、典型的に約５Ｖの場合である。ＣＭＯＳ
トランスコンダクタンス増幅器が例えば自動車で使用さ
れた場合、回路板上の電圧は約２４Ｖより上に上昇する
可能性がある。この電圧はＣＭＯＳトランスコンダクタ
ンス増幅器のほとんどのトランジスタ、特に図１におけ
るトランジスタｔ１　，ｔ２　，ｔ１０，ｔ１１および
ｔｒによって安全な範囲に維持されることができる。安
全で対称的な接地に関して結合トランジスタｔａおよび
第２の出力トランジスタｔ７　のような別のトランジス
タがこのような高電圧を維持するように設計される。Ｃ
ＭＯＳ回路ｌにおける論理信号処理回路の個々の回路ブ
ロックは通常のセルライブラリから取出され、個々のセ
ルの設計は所定の回路技術および調整された供給電圧Ｕ
ｃにほぼ等しい定められた供給電圧に対して最適化され
る。
【００２３】図１の回路はｎ型ウェル技術の回路を示し
、ウエル端子が正の供給電圧Ｕｂに接続される。ｐ型ウ
ェル技術を使用して実現することは明らかに等価である
。
【００２４】図２はオンチップ電圧調整装置における上
記のＣＭＯＳトランスコンダクタンス増幅器の使用を概
略的に示す。トランスコンダクタンス増幅器ｔｃは、半
導体チップｃｐ上でＣＭＯＳ論理回路ｌと共に集積され
た電圧調整装置ｖｃ内の直列調整装置として機能する。 電圧調整装置ｖｃは基準電圧Ｕｒ、例えば　２．５Ｖを
発生する電圧基準源ｑを具備している。この電圧基準は
負荷することができないため、それは利得ｇの電気メー
タ増幅器ｖによって後続される。ｇ＝２の利得により電
気メータｖの出力は約５Ｖの電圧を供給し、これはトラ
ンスコンダクタンス増幅器の非反転入力ｐに供給される
。後者の出力ノードｋは反転入力ｉに接続されているた
め、出力ノードｋの電圧は電気メータ増幅器ｖの出力電
圧に等しい。トランスコンダクタンス増幅器ｔｃはイン
ピーダンス変成器として動作する。５Ｖの調整された供
給電圧Ｕｃを供給する出力ノードｋはＣＭＯＳ回路ｌの
正の供給ラインｐｆに接続される。電圧基準ソースｑお
よび電気メータ増幅器ｖは正の供給電圧Ｕｂを直接供給
される。この電圧は調整されていないが、比較的安定し
ている。
【００２５】正の供給ラインｐｆと接地接続Ｍとの間で
ＣＭＯＳ回路ｌ中の個々のゲートをスイッチングするこ
とによって発生させられた過渡電流スパイクは、例えば
１ナノファラドの容量を有するオンチップキャパシタｃ
によって阻止される。容量ｃの迅速な再充電は約１メガ
ヘルツであるトランスコンダクタンス増幅器の高いカッ
トオフ周波数によって補助される。これに関連して、演
算増幅器と異なり全ての負のフィードバックにもかかわ
らずトランスコンダクタンス増幅器ｔｃは、生成するも
のがゆっくりである内部周波数補償を必要としない利点
がある。その安定性は出力ノードｋに対する集積された
キャパシタｃの接続によって達成され、キャパシタｃは
また過渡電流スパイクをバッファするように機能する。 集積されたキャパシタｃのこの二重効果は図２の回路の
外部フィルタ手段および関連した外部端子の必要性をな
くする。この付加的な利点は特に購入者および自動車の
適用において重要である。
【図面の簡単な説明】
【図１】ＣＯＭＳトランスコンダクタンス増幅器の１実
施例の回路の概略図。
【図２】ＣＭＯＳ論理回路のオンチップ電圧調整装置の
ブロック図。

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】　　入力電圧用の差動入力を有する電圧電
    流変換器と、トランスコンダクタンス増幅器の出力電流
    、負荷電流が得られることが可能な出力ノードに接続さ
    れた出力電流ミラーの高インピーダンスの電流出力を備
    えた電圧電流変換器の電流出力に結合された制御入力を
    有する出力電流ミラーとを具備しているＣＭＯＳトラン
    スコンダクタンス増幅器において、正のフィードバック
    回路が負荷電流に比例し、一定の静止電流と共に電圧電
    流変換器の電流供給点に供給される補助電流を発生し、
    電圧電流変換器は加重比率が入力電圧に依存している第
    １および第２の電流から第１の接合点で得られることが
    可能な差電流を形成する能動負荷を電流出力段として含
    み、出力電流ミラーの低インピーダンス入力が差動電流
    を結合して取出すために第１の接合点に接続され、出力
    電流ミラーの高インピーダンス出力が出力トランジスタ
    の高インピーダンス電流出力によって形成されているこ
    とを特徴とするトランスコンダクタンス増幅器。
  2. 【請求項２】　　正のフィードバック回路の入力は出力
    電流ミラーの一部であり、この出力電流ミラーの入力は
    結合トランジスタの共通のゲートドレイン端子であり、
    正のフィードバック回路の出力は、出力が電流供給点に
    結合され、入力が出力電流ミラーの別の出力から供給さ
    れる電流ミラーによって形成されていることを特徴とす
    る請求項１記載のトランスコンダクタンス増幅器。
  3. 【請求項３】　　電圧電流変換器は差動モードで動作し
    、共通のソース端子が電流供給点を形成するｎ型チャン
    ネルの第１および第２のトランジスタを含み、第１のト
    ランジスタのドレイン端子は第３のトランジスタの共通
    のゲートドレイン端子およびドレイン端子が第１の接合
    点を形成するために第２のトランジスタのドレイン端子
    と接続されている第４のトランジスタのゲート端子に接
    続され、第３および第４のトランジスタがｐ型チャンネ
    ル能動負荷を形成し、出力電流ミラーは結合トランジス
    タ、出力トランジスタおよび正のフィードバック回路へ
    の入力を形成する第１の正のフィードバックトランジス
    タから構成されるｐ型チャンネル電流ミラーであり、出
    力電流ミラーの一端部が正の電源に接続され、共通のゲ
    ート相互接続ラインが結合トランジスタの共通のゲート
    ドレイン端子に接続されていることを特徴とする請求項
    ２記載のトランスコンダクタンス増幅器。
  4. 【請求項４】　　正のフィードバック回路は、第１の正
    のフィードバックトランジスタのドレイン端子がｎ型チ
    ャンネルの第２および第３の正のフィードバックトラン
    ジスタから形成されたｎ型チャンネル電流ミラーの入力
    に接続され、第３の正のフィードバックトランジスタの
    ドレイン端子は電流供給点に接続されていることを特徴
    とする請求項３記載のトランスコンダクタンス増幅器。
  5. 【請求項５】　　電流制限装置が負荷電流の最大値を限
    定することを特徴とする請求項４記載のトランスコンダ
    クタンス増幅器。
  6. 【請求項６】　　電圧電流変換器の少なくとも第１およ
    び第２のトランジスタ、出力トランジスタおよび第１の
    正のフィードバックトランジスタは、それらのソースド
    レイン破壊電圧が調整されていない電源での動作によっ
    て越えられないような値に選定されていることを特徴と
    する請求項４記載のトランスコンダクタンス増幅器。
  7. 【請求項７】　　信号処理ＣＭＯＳ回路および電圧調整
    装置が単一の半導体チップ上に集積され、電圧調整装置
    は、外部フィルタ手段を有しておらず、調整されない電
    源から直列の調整装置として調整された電源電圧を生成
    し、この電圧調整装置は、電子メータ増幅器によって後
    続された電圧基準源、非反転入力が電子メータ増幅器の
    出力に接続され、反転入力がトランスコンダクタンス増
    幅器の出力ノードに接続されている請求項１乃至６の少
    なくとも１つに記載されたような浮遊動作点を持つトラ
    ンスコンダクタンス増幅器と、出力ノードおよび固定基
    準電位にそれぞれ接続された第１および第２の端子を有
    し、トランスコンダクタンス増幅器を安定させ、信号処
    理回路のスイッチング過渡電流スパイクをバッファする
    ように機能する集積キャパシタとを具備していることを
    特徴とするＣＭＯＳモノリシック集積回路。
  8. 【請求項８】　　単一の処理回路は複数の論理セルから
    構成されたデジタル回路を含み、個々の論理セルの設計
    は特定の回路技術および調整された電源電圧にほぼ等し
    い特定の電源電圧に対して最適化されていることを特徴
    とする請求項７記載のＣＭＯＳモノリシック集積回路。
JP03341453A 1990-12-22 1991-12-24 浮遊動作点を有するｃｍｏｓトランスコンダクタンス増幅器 Expired - Fee Related JP3124601B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP90125348A EP0491980B1 (de) 1990-12-22 1990-12-22 Spannungsregler mit einem CMOS-Transkonduktanzverstärker mit gleitendem Arbeitspunkt
DE90125348:4 1990-12-22

Publications (2)

Publication Number Publication Date
JPH04352508A true JPH04352508A (ja) 1992-12-07
JP3124601B2 JP3124601B2 (ja) 2001-01-15

Family

ID=8204889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03341453A Expired - Fee Related JP3124601B2 (ja) 1990-12-22 1991-12-24 浮遊動作点を有するｃｍｏｓトランスコンダクタンス増幅器

Country Status (5)

Country Link
US (1) US5182525A (ja)
EP (1) EP0491980B1 (ja)
JP (1) JP3124601B2 (ja)
KR (1) KR100210174B1 (ja)
DE (1) DE59010535D1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5184087A (en) * 1991-03-30 1993-02-02 Goldstar Electron Co., Ltd. Transconductance amplifier using parasitic bipolar transistors to embody a constant voltage source
US5485490A (en) * 1992-05-28 1996-01-16 Rambus, Inc. Method and circuitry for clock synchronization
USRE38482E1 (en) * 1992-05-28 2004-03-30 Rambus Inc. Delay stage circuitry for a ring oscillator
EP0587965B1 (en) * 1992-09-16 1999-08-04 STMicroelectronics S.r.l. Differential transconductance stage, dynamically controlled by the input signal's amplitude
DE4242989C1 (de) * 1992-12-18 1994-05-11 Itt Ind Gmbh Deutsche Spannungsregler
US5550495A (en) * 1994-05-12 1996-08-27 Sierra Semiconductor Corporation All MOS voltage to current converter
US5510699A (en) * 1994-05-31 1996-04-23 Deutsche Itt Industries Gmbh Voltage regulator
DE4421072C2 (de) * 1994-06-16 1996-09-05 Telefunken Microelectron Schaltungsanordnung
JP2681001B2 (ja) * 1994-08-31 1997-11-19 日本電気アイシーマイコンシステム株式会社 コンパレータ回路
US5637992A (en) * 1995-05-31 1997-06-10 Sgs-Thomson Microelectronics, Inc. Voltage regulator with load pole stabilization
DE19543866C1 (de) * 1995-11-24 1997-08-14 Itt Ind Gmbh Deutsche CMOS-Transkonduktanzverstärker mit gleitendem Arbeitspunkt
KR100400379B1 (ko) * 1997-11-01 2003-12-24 엘지.필립스 엘시디 주식회사 연산증폭기와이를이용한디지털-아날로그변환기
FR2770947B1 (fr) * 1997-11-07 1999-12-24 Sgs Thomson Microelectronics Amplificateur differentiel a transistor mos
FR2793087B1 (fr) 1999-04-28 2001-06-29 St Microelectronics Sa Circuit et procede de compensation de la tension de decalage dans un amplificateur operationnel
US6366169B1 (en) * 2000-03-16 2002-04-02 Texas Instruments Incorporated Fast rail-to-rail class AB output stage having stable output bias current and linear performance
DE10119858A1 (de) 2001-04-24 2002-11-21 Infineon Technologies Ag Spannungsregler
US7233171B1 (en) 2005-06-29 2007-06-19 National Semiconductor Corporation Apparatus and method for transconductance stage with high current response to large signals
TWI721932B (zh) * 2020-10-08 2021-03-11 立錡科技股份有限公司 多級放大電路
US11977402B2 (en) * 2021-11-29 2024-05-07 Texas Instruments Incorporated Transconductors with improved slew performance and low quiescent current

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4355341A (en) * 1980-06-30 1982-10-19 Rca Corporation Power protection circuit for transistors
US4480230A (en) * 1983-07-05 1984-10-30 National Semiconductor Corporation Large swing CMOS power amplifier
JPS62214707A (ja) * 1986-03-14 1987-09-21 Nippon Gakki Seizo Kk 増幅回路
US4897612A (en) * 1988-05-09 1990-01-30 National Semiconductor Corporation Operational transconductance amplifier with improved current source capability
US4859963A (en) * 1988-05-24 1989-08-22 Maxim Integrated Products High speed low gain stable amplifier
US5068622A (en) * 1988-12-09 1991-11-26 Synaptics, Incorporated CMOS amplifier with offset adaptation
DE59010470D1 (de) * 1990-06-07 1996-10-02 Itt Ind Gmbh Deutsche Lineare CMOS-Ausgangsstufe

Also Published As

Publication number Publication date
EP0491980B1 (de) 1996-10-09
DE59010535D1 (de) 1996-11-14
US5182525A (en) 1993-01-26
EP0491980A1 (de) 1992-07-01
JP3124601B2 (ja) 2001-01-15
KR920013881A (ko) 1992-07-29
KR100210174B1 (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
US6046577A (en) Low-dropout voltage regulator incorporating a current efficient transient response boost circuit
KR100210174B1 (ko) 부동 동작점을 갖는 cmos 상호 컨덕턴스 증폭기
KR100353295B1 (ko) 동적 보상 증폭기 및 그 방법
US6437645B1 (en) Slew rate boost circuitry and method
CN101105696A (zh) 一种用于线性稳压器的电压缓冲电路
US7276961B2 (en) Constant voltage outputting circuit
US4484148A (en) Current source frequency compensation for a CMOS amplifier
US4573020A (en) Fully differential operational amplifier with D.C. common-mode feedback
JPS603249B2 (ja) 低消費電力の相補型比較器／インバータ回路
EP0488315A2 (en) A balanced cascode current mirror
EP0643478B1 (en) Cascode circuit operable at a low working voltage and having a high output impedance
JP2003298368A (ja) 増幅回路
US5977800A (en) Differential MOS current-mode logic circuit having high gain and fast speed
US6414552B1 (en) Operational transconductance amplifier with a non-linear current mirror for improved slew rate
US6624696B1 (en) Apparatus and method for a compact class AB turn-around stage with low noise, low offset, and low power consumption
US4383223A (en) CMOS Operational amplifier employing push-pull output stage
US5515006A (en) Low distortion efficient large swing CMOS amplifier output
JPH08274550A (ja) 広い駆動範囲を有するカスコード段を含むｍｏｓ技術の電流ミラー
US20230327621A1 (en) Device for copying a current
JPH02110717A (ja) トランジスタのベース電流補償回路
EP1632025A1 (en) Improved load and line regulation using operational transconductance amplifier and operational amplifier in tandem
JP3462952B2 (ja) 中間電位発生回路
US20020005757A1 (en) Fully differential operational amplifier of the folded cascode type
CN114629456A (zh) 输出级电路和ab类放大器
US11742812B2 (en) Output pole-compensated operational amplifier

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees