TWI721932B - 多級放大電路 - Google Patents

多級放大電路 Download PDF

Info

Publication number
TWI721932B
TWI721932B TW109135066A TW109135066A TWI721932B TW I721932 B TWI721932 B TW I721932B TW 109135066 A TW109135066 A TW 109135066A TW 109135066 A TW109135066 A TW 109135066A TW I721932 B TWI721932 B TW I721932B
Authority
TW
Taiwan
Prior art keywords
floating
stage
sub
transistor
floating control
Prior art date
Application number
TW109135066A
Other languages
English (en)
Other versions
TW202215776A (zh
Inventor
胡敏弘
Original Assignee
立錡科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 立錡科技股份有限公司 filed Critical 立錡科技股份有限公司
Priority to TW109135066A priority Critical patent/TWI721932B/zh
Application granted granted Critical
Publication of TWI721932B publication Critical patent/TWI721932B/zh
Priority to US17/491,578 priority patent/US11496105B2/en
Publication of TW202215776A publication Critical patent/TW202215776A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45269—Complementary non-cross coupled types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45192—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/301—CMOS common drain output SEPP amplifiers
    • H03F3/3016—CMOS common drain output SEPP amplifiers with symmetrical driving of the end stage
    • H03F3/3018—CMOS common drain output SEPP amplifiers with symmetrical driving of the end stage using opamps as driving stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/4595—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by using feedforward means
    • H03F3/45955—Measuring at the input circuit of the differential amplifier
    • H03F3/45964—Controlling the loading circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45991—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using balancing means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/375—Circuitry to compensate the offset being present in an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45124—Indexing scheme relating to differential amplifiers the folded cascode stage of the folded cascode dif amp being a current mirror
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45301—Indexing scheme relating to differential amplifiers there are multiple cascaded folded or not folded common gate stages of a cascode dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45308—Indexing scheme relating to differential amplifiers the common gate stage of a cascode dif amp being implemented as one mirror circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

一種多級放大電路，包括前級放大電路與浮動控制電路，前級放大電路用以將輸入端的電壓差值放大而於複數前級轉導節點分別產生對應的複數前級轉導電流，浮動控制電路耦接於複數前級轉導節點，浮動控制電路包括耦接為源極隨耦器的浮動參考電晶體，以及浮動放大器，浮動放大器與浮動參考電晶體以回授方式耦接，且根據該浮動控制電路內部的一浮動參考位準而以回授方式產生上側驅動信號與下側驅動信號，其中上側驅動信號與下側驅動信號之間具有一預設電壓差，浮動控制電路對應於複數前級轉導節點為浮動。

Description

多級放大電路
本發明係有關一種放大電路，特別是指一種具有輸出級浮動控制的多級放大電路。本發明也有關於多級放大電路中的輸出級浮動控制電路。
圖1揭示一種先前技術之多級放大電路(多級放大電路101)。多級放大電路101的前級放大電路70為一運算轉導放大器，其將第一輸入端IN1與第二輸入端IN2的電壓差值放大而產生前級輸出信號VO1，接著，以電源及固定偏置電流進行偏置操作的位移電路80根據前級輸出信號VO1而產生上側驅動信號DRU與下側驅動信號DRL，分別用以驅動輸出級電路90中的上側電晶體MN1與下側電晶體MP1。
圖2揭示一種先前技術之多級放大電路(多級放大電路102)。多級放大電路102與多級放大電路101類似，其中的位移電路80’以源極隨耦器連接的電晶體MN2與二極體形式連接的位移電晶體MP2對前級輸出信號VO1進行位移而產生上側驅動信號DRU與下側驅動信號DRL。
圖1與圖2的先前技術之多級放大電路，其缺點在於，由於需增加一級位移電路，因此會產生額外的寄生極點，影響多級放大電路的整體頻寬，此外，在輸出級的上側電晶體MN1與下側電晶體MN2較大的情況下，需大幅提高位移電路中的固定偏置電流方足以維持多級放大電路的穩定性，然而，這卻又增加了多級放大電路的耗電。再者，採用位移電路來抵銷上側電晶體MN1與下側電晶體MN2的閘源極電壓，會因閘源極電壓間的不匹配而影響輸出輸出振幅且可能提高失真。
其他相關的先前技術，請參閱 “A compact power-efficient 3 V CMOS rail-to-rail input/output operational amplifier for VLSI cell libraries, R. Hogervorst”, “Current gain high-frequency CMOS operational amplifiers, M. Milkovic”, “Datasheet of AD829, Analog Devices”, “A high-performance micropower switched-capacitor filter,  R. Castello”, US6333623 以及“Analog Design Essentials, Willy Sansen”。
本發明相較於先前技術，具有實質上完全浮動的輸出級浮動控制電路，除了可精準控制輸出級的上下側電晶體之外，也不會造成額外的頻寬損失，此外，在本發明的架構下，還包括交流正回授加速回路，在不影響穩定度的前提下，可進一步提高多級放大電路整體的響應速度，再者，本發明的多級放大電路可以較低的電流操作，因而相較於先前技術可大幅節省功耗。
就其中一個觀點言，本發明提供了一種多級放大電路，包含： 一前級放大電路，用以將一第一輸入端與一第二輸入端的電壓差值放大而於複數前級轉導節點分別產生對應的複數前級轉導電流，該複數前級轉導電流包括彼此同相的一第一前級轉導電流及一第二前級轉導電流；以及 一浮動控制電路，用以根據該第一前級轉導電流與該第二前級轉導電流而產生一上側驅動信號與一下側驅動信號，其中該浮動控制電路包括互相耦接的一第一子浮動控制電路以及一第二子浮動控制電路，用以分別產生一第一子浮動控制信號與一第二子浮動控制信號，該第一子浮動控制信號與該第二子浮動控制信號分別對應於該上側驅動信號與該下側驅動信號其中之一與另一； 其中該第一子浮動控制電路包括： 一第一浮動參考電晶體，接收該第一前級轉導電流且耦接為一源極隨耦器；以及 一第一浮動放大器，與該第一浮動參考電晶體以回授方式耦接，根據該浮動控制電路內部的一浮動參考位準而以回授方式產生該第一子浮動控制信號，該第一子浮動控制信號控制該第一浮動參考電晶體的閘極，其中該浮動參考位準根據該第二前級轉導電流而產生； 其中該第一子浮動控制信號與該第二子浮動控制信號相對於該複數前級轉導節點之電壓為浮動，且該第一子浮動控制信號與該第二子浮動控制信號之間具有一預設電壓差，其中該預設電壓差相關於該第一浮動參考電晶體的閘源極電壓 。
在一種較佳的實施型態中，該預設電壓差根據該第一前級轉導電流而決定 。
在一種較佳的實施型態中，該第一子浮動控制電路設置為以下選項之一： (1) 該第一浮動放大器藉由回授而調節該第一浮動參考電晶體的汲極電壓使其正相關於該浮動控制電路內部的該浮動參考位準，藉此產生該第一子浮動控制信號；或者 (2) 該第一浮動放大器藉由回授而調節該第一浮動參考電晶體的源極電壓使其正相關於該浮動控制電路內部的該浮動參考位準，藉此產生該第一子浮動控制信號 。
在一種較佳的實施型態中，該第一浮動放大器的電源與偏置電流係產生自該複數前級轉導電流中的第一前級轉導電流之外的其他前級轉導電流 。
在一種較佳的實施型態中，其中該第一子浮動控制電路設置為選項(1)； 其中該第一浮動放大器包括一第一浮動放大電晶體，該第一浮動放大電晶體設置為一源極隨耦器且受該第二前級轉導電流偏置，其中該第一浮動放大電晶體的閘極用以接收該第一浮動參考電晶體的汲極電壓以進行回授控制，而於該第一浮動放大電晶體的源極產生該第一子浮動控制信號； 其中該第一浮動放大電晶體的源極接收該第二前級轉導電流且產生該浮動參考位準 。
在一種較佳的實施型態中，該浮動控制電路的所有共模電壓皆同相響應於該複數前級轉導節點的電壓 。
在一種較佳的實施型態中，該浮動控制電路相對於該複數前級轉導節點形成一超節點(super node) 。
在一種較佳的實施型態中，該浮動控制電路更包括一補償電容，耦接於該第一浮動放大器內部的一第一內部節點與一第二內部節點之間； 其中 相對於該第一浮動放大器外部，該第一內部節點上的共模電壓與該第二內部節點的共模電壓分別根據該複數前級轉導電流中的兩個同相的前級轉導電流而決定，且皆同相響應於該複數前級轉導節點的電壓；以及 相對於該第一浮動放大器內部，該第一內部節點與該第二內部節點為反相響應 。
在一種較佳的實施型態中，該浮動控制電路的暫態響應頻寬低於該多級放大電路的暫態響應頻寬 。
在一種較佳的實施型態中，該浮動控制電路更包括： 一同步放大器，用以根據該上側驅動信號或該下側驅動信號的其中之一而產生一同步放大信號；以及 一回授電容，用以將該同步放大信號耦合於該上側驅動信號或該下側驅動信號的其中之另一； 其中該同步放大器、該回授電容與該第一子浮動控制電路形成一電壓正回授路徑，以加速該上側驅動信號與該下側驅動信號之同相響應，進而加速該多級放大電路的暫態響應 。
在一種較佳的實施型態中，該同步放大器包括： 一同步電晶體，受該複數前級轉導電流中的一第三前級轉導電流的偏置，該同步電晶體耦接為一源極隨耦器，其閘極接收該上側驅動信號或該下側驅動信號的其中之一，而於其源極產生該同步放大信號； 其中該同步電晶體、該回授電容與該第一子浮動控制電路形成該電壓正回授路徑 。
在一種較佳的實施型態中，其中該多級放大電路更包含一輸出級電路，用以根據該上側驅動信號與該下側驅動信號產生一放大輸出信號，其中該輸出級電路包括： 一上側電晶體以及一下側電晶體，以源極對接的源極隨耦器方式，耦接為一AB級輸出放大電路，其中該上側電晶體與該下側電晶體分別受控於該上側驅動信號與該下側驅動信號而產生該放大輸出信號 。
在一種較佳的實施型態中，該第二子浮動控制電路設置為以下之一： (1) 該第二子浮動控制電路包括： 一第二浮動參考電晶體，接收該第一前級轉導電流且耦接為一源極隨耦器，其中該第一浮動參考電晶體的源極與該第二浮動參考電晶體的源極彼此耦接；以及 一第二浮動放大器，根據該浮動控制電路內部的一浮動參考位準而以回授方式產生該第二子浮動控制信號，該第二子浮動控制信號控制該第二浮動參考電晶體的閘極； (2) 該第二子浮動控制電路包括： 以二極體方式連接的一浮動控制電晶體，該浮動控制電晶體的源極耦接於該第一浮動參考電晶體的源極，該浮動控制電晶體的汲極用以產生該第二子浮動控制信號 。
在一種較佳的實施型態中，該上側電晶體與該下側電晶體的靜態電流根據該前級放大電路的一差動放大級的偏置電流而決定 。
在一種較佳的實施型態中，該前級放大電路包括複數推側支路與對應的複數挽側支路，該浮動控制電路耦接於該複數推側支路與該複數挽側支路之間，且該浮動控制電路對應於該複數推側支路與該複數挽側支路為浮動，其中該複數前級轉導電流更包括與該第一前級轉導電流為反相的一第四前級轉導電流，以及與該第二前級轉導電流為反相的一第五前級轉導電流，其中該第一前級轉導電流與該第四前級轉導電流分別對應於複數推側支路中的該第一推側支路與該複數挽側支路中的第一挽側支路，該第二前級轉導電流與該第五前級轉導電流分別對應於複數推側支路中的該第二推側支路與該複數挽側支路中的第二挽側支路 。
在一種較佳的實施型態中，該前級放大電路包括複數推側支路與對應的複數挽側支路，該浮動控制電路耦接於該複數推側支路與該複數挽側支路之間，且該浮動控制電路對應於該複數推側支路與該複數挽側支路為浮動，其中該前級放大電路包括具有固定電流值 的一第一負載電流與一第二負載電流，其中該第一前級轉導電流與該第一負載電流分別對應於複數推側支路中的該第一推側支路與該複數挽側支路中的第一挽側支路，該第二前級轉導電流與該第二負載電流分別對應於複數推側支路中的該第二推側支路與該複數挽側支路中的第二挽側支路 。
就另一觀點言，本發明提供了一種多級放大電路，包含： 一前級放大電路，用以將一第一輸入端與一第二輸入端的電壓差值放大而於複數前級轉導節點分別產生對應的複數前級轉導電流，該複數前級轉導電流包括彼此同相的一第一前級轉導電流及一第二前級轉導電流；以及 一浮動控制電路，用以根據該第一前級轉導電流與該第二前級轉導電流而產生一上側驅動信號與一下側驅動信號，其中該浮動控制電路包括互相耦接的一第一子浮動控制電路以及一第二子浮動控制電路，用以分別產生一第一子浮動控制信號與一第二子浮動控制信號，該第一子浮動控制信號與該第二子浮動控制信號分別對應於該上側驅動信號與該下側驅動信號其中之一與另一；其中該第一子浮動控制信號與該第二子浮動控制信號相對於該複數前級轉導節點之電壓為浮動，且該第一子浮動控制信號與該第二子浮動控制信號之間具有一預設電壓差；其中該浮動控制電路包括： 一同步放大器，用以根據該上側驅動信號或該下側驅動信號的其中之一而產生一同步放大信號；以及 一回授電容，用以將該同步放大信號耦合於該上側驅動信號或該下側驅動信號的其中之另一； 其中該同步放大器、該回授電容與該第一子浮動控制電路形成一電壓正回授路徑，以加速該上側驅動信號與該下側驅動信號之同相響應，進而加速該多級放大電路的暫態響應 。
在一種較佳的實施型態中，該同步放大器包括： 一同步電晶體，受該複數前級轉導電流中的一第三前級轉導電流的偏置，該同步電晶體耦接為一源極隨耦器，其閘極接收該上側驅動信號或該下側驅動信號的其中之一，而於其源極產生該同步放大信號； 其中該同步電晶體、該回授電容與該第一子浮動控制電路形成該電壓正回授路徑 。
在一種較佳的實施型態中，該多級放大電路更包含一輸出級電路，用以根據該上側驅動信號與該下側驅動信號產生一放大輸出信號，其中該輸出級電路包括： 一上側電晶體以及一下側電晶體，以源極對接的源極隨耦器方式，耦接為一AB級輸出放大電路，其中該上側電晶體與該下側電晶體分別受控於該上側驅動信號與該下側驅動信號而產生該放大輸出信號 。
底下藉由具體實施例詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
本發明中的圖式均屬示意，主要意在表示各電路間之耦接關係，以及各訊號波形之間之關係，至於電路、訊號波形與頻率則並未依照比例繪製。
圖3顯示根據本發明的多級放大電路之一種實施方式示意圖(多級放大電路103)。多級放大電路103包含前級放大電路10以及浮動控制電路20。
前級放大電路10用以將第一輸入端IN1與第二輸入端IN2的電壓差值加以轉導放大而於複數前級轉導節點(NU1-NUx, ND1-NDx, 其中x為大於1的正整數)分別產生對應的複數支路的複數前級轉導電流(IU1-IUx, ID1-IDx)。需說明的是，在一較佳實施例中，上述的前級轉導電流IU1與ID1分別對應於其中一支路的推側(push)與挽側(pull)的電流，前級轉導電流IU2與ID2分別對應於其中另一支路的推側(push)與挽側(pull)的電流，依此類推。
具體而言，在一實施例中，電晶體Md1與Md2由偏置電流Ib所偏置，形成一差動放大級11，電晶體Mm1, Mm1A, Mm1B, Mm11~Mm1x用以產生挽側的複數前級轉導電流，電晶體Mm2, Mm21~Mm2x則用以產生推側的複數前級轉導電流，下同。本實施例中，前級放大電路10為一全差動式的轉導放大電路。此外，偏置電壓VBP與VBN所偏置的其他電晶體則為疊接電晶體，用以提高各個電流支路的輸出阻抗，此為本領域人員熟知，在此不予贅述。
浮動控制電路20用以根據前述之複數前級轉導電流(IU1-IUx, ID1-IDx)而產生上側驅動信號DRU與下側驅動信號DRL，其中浮動控制電路20包括互相耦接的第一子浮動控制電路21以及第二子浮動控制電路22，用以分別產生第一子浮動控制信號與第二子浮動控制信號，本實施例中，第一子浮動控制信號與第二子浮動控制信號分別對應於上側驅動信號DRU與下側驅動信號DRL其中之一與另一； 如圖所示，本實施例中，第一子浮動控制信號對應於下側驅動信號DRL，第二子浮動控制信號對應於上側驅動信號DRU。
請繼續參閱圖3，在一實施例中，多級放大電路103更包含輸出級電路30，用以根據上側驅動信號DRU與下側驅動信號DRL產生放大輸出信號VOUT。
圖4顯示根據本發明的多級放大電路之一種實施方式示意圖(多級放大電路104)。本實施例中，複數前級轉導電流包括第一前級轉導電流IU1及第二前級轉導電流IU2，浮動控制電路20用以根據第一前級轉導電流IU1與ID1，及第二前級轉導電流IU2與ID2而產生上側驅動信號DRU與下側驅動信號DRL。本實施例中，第一子浮動控制電路21包括浮動參考電晶體MRF1與浮動放大器211。根據本發明，浮動控制電路20亦可以根據第一前級轉導電流IU1與第二前級轉導電流IU2而產生上側驅動信號DRU與下側驅動信號DRL，而不一定需要第一前級轉導電流ID1與第二前級轉導電流ID2，細節將於後詳述。
浮動參考電晶體MRF1接收第一前級轉導電流IU1且耦接為一源極隨耦器。浮動放大器211與該第一浮動參考電晶體以回授方式耦接，且浮動放大器211根據浮動控制電路20內部的一浮動參考位準VF而以回授方式產生第一子浮動控制信號，其中第一子浮動控制信號(本實施例中對應於下側驅動信號DRL)控制第一浮動參考電晶體MRF1的閘極，其中浮動參考位準VF根據第二前級轉導電流IU2而產生。
請繼續參閱圖4，在一實施例中，第二子浮動控制電路22包括浮動參考電晶體MRF2與浮動放大器221。在一實施例中，第二子浮動控制電路22中的浮動參考電晶體MRF2與浮動放大器221的耦接與控制方式相似，以產生第二子浮動控制信號(本實施例中對應於上側驅動信號DRU)，其中浮動參考電晶體MRF2配置為一源極隨耦器，且浮動參考電晶體MRF2的源極與浮動參考電晶體MRF1的源極彼此耦接於節點NF1。在其他實施例中，第二子浮動控制電路22也可以採用其他的方式來產生第二子浮動控制信號。
請繼續參閱圖4，本實施例中，第一浮動放大器211藉由回授而調節第一浮動參考電晶體MRF1的汲極電壓使其正相關於浮動控制電路20內部的浮動參考位準VF，藉此產生第一子浮動控制信號。
本實施例中，第二浮動放大器221亦藉由回授而調節第二浮動參考電晶體MRF2的汲極電壓正相關於浮動控制電路20內部的浮動參考位準，藉此產生第二子浮動控制信號，在一實施例中， 浮動參考電晶體MRF2的汲極電壓正相關於浮動參考位準VF。
本實施例中，第一子浮動控制信號與第二子浮動控制信號相對於複數前級轉導節點之電壓為浮動，且第一子浮動控制信號與第二子浮動控制信號之間具有一預設電壓差VD。在一實施例中，預設電壓差VD相關於第一浮動參考電晶體MRF1的閘源極電壓，或者相關於第二浮動參考電晶體MRF2的閘源極電壓。在一實施例中，預設電壓差VD相關於第一浮動參考電晶體MRF1的閘源極電壓與第二浮動參考電晶體MRF2的閘源極電壓之和。如圖所示，在一實施例中，預設電壓差VD根據第一前級轉導電流IU1而決定。
請繼續參閱圖4，本實施例中，輸出級電路30包括上側電晶體MN1以及下側電晶體MP1，以源極對接的源極隨耦器方式，耦接為AB級輸出放大電路，其中上側電晶體MN1與下側電晶體MP1分別受控於上側驅動信號DRU與下側驅動信號DRL而產生放大輸出信號VOUT。
以下藉由圖4的實施例更具體地說明本發明的操作方式。在一實施例中，第一浮動參考電晶體MRF1的閘極耦接於下側電晶體MP1的閘極，且二者的源極耦接方向相同，就一種觀點而言，第一浮動參考電晶體MRF1與下側電晶體MP1在穩態時可視為虛擬電流鏡，而在暫態時，由於上側驅動信號DRU與下側驅動信號DRL(第一子浮動控制信號與第二子浮動控制信號)之間具有預設電壓差VD，且相對於複數前級轉導節點之電壓為浮動，因此，便可控制上側電晶體MN1與下側電晶體MP1進行推挽式操作而產生放大輸出信號VOUT。
此外，值得注意的是，以上述回授方式調節浮動參考電晶體並控制輸出級電路30的上側電晶體MN1及╱或下側電晶體MP1的方式，可以提高暫態響應的速度，亦能同時改善多級放大電路的穩定度。
再者，根據前述的配置，輸出級電路30中的上側電晶體MN1與下側電晶體MP1的靜態電流(quiescent current)根據前級放大電路10的差動放大級11的偏置電流Ib而決定。
此外需說明的是，在一實施例中，如圖4所示，上側電晶體MN1與下側電晶體MP1彼此為互補型的電晶體，具體而言，上側電晶體MN1為NMOS電晶體，而下側電晶體MP1為PMOS電晶體，在此情況下，第一浮動參考電晶體MRF1對應為PMOS電晶體(用以控制P型的下側電晶體MP1)，而第二浮動參考電晶體MRF2對應為NMOS電晶體(用以控制N型的上側電晶體MN1)。
圖5顯示根據本發明的多級放大電路之另一種實施方式示意圖(多級放大電路105)。本實施例中，第一浮動放大器211’藉由回授而調節第一浮動參考電晶體MRF1的源極電壓使其正相關於浮動控制電路20內部的浮動參考位準VF，藉此產生第一子浮動控制信號(對應於下側驅動信號DRL)。本實施例與圖4類似，雖然浮動參考電晶體受調節的端點不同，仍可達到上述所有的控制功能。
需說明的是上述以浮動放大器(如211, 211’)藉由回授調節浮動參考電晶體(如MRF1)的源極電壓或汲極電壓使其正相關於浮動控制電路20內部的浮動參考位準(如VF)，在一實施例中，浮動放大器的正輸入端與負輸入端之間，可以藉由鎖定而相等，在另一實施例中，浮動放大器浮動放大器的正輸入端與負輸入端之間可具有一預設的偏移電壓，使得浮動參考電晶體(如MRF1)的源極電壓或汲極電壓被調節而正相關於，但可不相等於浮動參考位準(如VF)。
此外，如圖4與圖5所示，第二浮動放大器221或221’以相似且互補於第一浮動放大器211與211’的方式配置而控制互補於浮動參考電晶體MRF1的浮動參考電晶體MRF2。在一實施例中，上述的浮動放大器的配置方式可組合運用。舉例而言，圖4的第一子浮動控制電路可搭配圖5的第二子浮動控制電路，依此類推。
圖6A顯示根據本發明的多級放大電路之一種實施方式示意圖(多級放大電路106A)。本實施例中，第一浮動放大器211’包括第一浮動放大電晶體MAF1，第一浮動放大電晶體MAF1設置為一源極隨耦器且受第二前級轉導電流IU2偏置，其中第一浮動放大電晶體MAF1的閘極用以接收第一浮動參考電晶體MRF1的汲極電壓以進行回授控制，而於第一浮動放大電晶體MAF1的源極產生第一子浮動控制信號(對應於DRL)；本實施例中，第一浮動放大電晶體MAF1的源極接收第二前級轉導電流IU2且產生浮動參考位準VF1。
就一觀點而言，多級放大電路106A中的第一浮動放大電晶體MAF1以回授方式調節第一浮動參考電晶體MRF1的汲極電壓使其與浮動參考位準VF1大致上相差第一浮動放大電晶體MAF1的閘源極電壓差。
圖6B顯示根據本發明的多級放大電路之一種實施方式示意圖(多級放大電路106B)，本實施例與多級放大電路106A類似，其差別在於，多級放大電路106B中，第二浮動放大器221’以相似且互補於第一浮動放大器211’的方式配置。如圖6B所示，本實施例中，第二浮動放大器221’包括第二浮動放大電晶體MAF2，第二浮動放大電晶體MAF2設置為一源極隨耦器且受第三前級轉導電流IU3偏置，其中第二浮動放大電晶體MAF2的閘極用以接收第二浮動參考電晶體MRF2的汲極電壓以進行回授控制，而於第二浮動放大電晶體MAF2的源極產生第二子浮動控制信號(對應於DRU)；本實施例中，第二浮動放大電晶體MAF1的源極接收第三前級轉導電流IU3且產生浮動參考位準VF2。
就一觀點而言，多級放大電路106B中的第二浮動放大電晶體MAF2以回授方式調節第二浮動參考電晶體MRF2的汲極電壓使其與浮動參考位準VF2大致上相差第二浮動放大電晶體MAF2的閘源極電壓差。
在一實施例中，第一浮動放大器211’的電源與偏置電流係產生自複數前級轉導電流中的第一前級轉導電流IU1之外的其他前級轉導電流。以圖6A為例，第一浮動放大器211’中的第一浮動放大電晶體MAF1係由第二前級轉導電流IU2提供電源與偏置而進行前述的放大調節功能，以圖6B為例，第二浮動放大器221中的第二浮動放大電晶體MAF2係由第三前級轉導電流IU3提供電源與偏置而進行前述的放大調節功能。
需說明的是，在一實施例中，前述的浮動放大電晶體MAF1對應為PMOS電晶體，而浮動放大電晶體MAF2則對應為NMOS電晶體。
就一觀點而言，浮動控制電路20中的所有共模電壓皆根據複數前級轉導電流而決定，就另一觀點而言，第一浮動放大器211與第二浮動放大器221的所有共模電壓皆根據複數前級轉導電流而決定，以圖4、圖5與圖6A~6B為例，節點NU1~NUx、ND1~NDx、NF1~NFx上的共模電壓皆分別根據前級轉導電流IU1~IUx與ID1~IDx而決定，事實上，上述的特性同時對應了前述「第一子浮動控制信號與第二子浮動控制信號相對於複數前級轉導節點之電壓為浮動」的概念。其中，上述的共模電壓係指對應於多級放大電路的接地節點而言的共模電壓。
此外，上述有關共模電壓的特性，還使本發明的多級放大電路具有另一特性：浮動控制電路20相對於前述的複數前級轉導節點為浮動，或者，浮動控制電路20相對於前述的複數前級轉導電流為浮動，因此，就另一觀點而言，浮動控制電路20相對於前述的複數前級轉導節點或前述的複數支路的複數前級轉導電流形成一超節點(super node)。具體而言，浮動控制電路20所耦接的所有的於浮動控制電路20之外的支路電流總和為0。
再者，本發明的浮動控制電路20與多級放大電路之間，由於前述的特質所致，還有以下特性：浮動控制電路20的所有共模電壓皆同相響應於複數前級轉導節點的電壓。
圖7A與圖7B顯示根據本發明的多級放大電路之兩種實施方式示意圖(多級放大電路107A, 107B)，本實施例中，浮動控制電路20更包括補償電容CC，耦接於第一浮動放大器211內部的第一內部節點(如ND1)與第二內部節點(如ND2)之間；其中相對於第一浮動放大器211之外部，第一內部節點(如ND1)上的共模電壓與第二內部節點(如ND2)的共模電壓分別根據複數前級轉導電流中的兩個支路的前級轉導電流(如IU1, IU2)而決定，且皆同相響應於複數前級轉導節點的電壓，此外，本實施例中，相對於第一浮動子電路的內部而言，第一內部節點(如ND1)與第二內部節點(如ND2)為反相響應。
需說明的是，相對於第一輸入端IN1與第二輸入端IN2的電壓差值，前述用以決定共模電壓的各個支路的前級轉導電流之間皆為同相，例如，前級轉導電流IU1與前級轉導電流IU2為同相，或者例如，前級轉導電流ID1與前級轉導電流ID2為同相，或者，就另一觀點而言，前級轉導電流IU1及前級轉導電流ID1所組成的推挽支路(IU1為推側支路，ID1為挽側支路)，與前級轉導電流IU2及前級轉導電流ID2所組成的推挽支路為同相(IU2為推側支路，ID2為挽側支路)。
具體而言，以圖7A為例，補償電容CC耦接於第一浮動放大器211內部的第一內部節點ND1與第二內部節點ND2之間，亦即耦接於第一浮動放大電晶體MAF1的閘汲極之間(亦即節點ND1與ND2之間)，相對於第一浮動子電路的內部而言，第一浮動放大電晶體MAF1的閘極與汲極為反相響應，然而，第一浮動放大電晶體MAF1的閘汲極電壓(亦即節點ND1與ND2)皆同相響應於複數前級轉導電流(如IU1, IU2)所造成的複數前級轉導節點的電壓變化。
本發明的上述特性可以使得浮動控制電路20或浮動子控制電路(如第一浮動子電路21)的內部穩定，但卻仍可以使前級放大電路10對輸出級電路30的具有高速的暫態響應控制。在一較佳實施例中，浮動控制電路20的暫態響應頻寬甚至可以低於多級放大電路的暫態響應頻寬，而仍可保有上述的效能。
上述圖7A的具體實施例僅為舉例，在其他實施例中，如圖7B所示，浮動子控制電路21中的補償電容CC，耦接於第一浮動放大器211內部的內部節點(如NI1)與內部節點(如NI2)之間，且具有上述的共模同相與反相的放大響應，即可具有前述的效能。其中IUx, IUy, IDx, IDy代表與第一內部節點(如NI1)與第二內部節點(如NI2)有關的前級轉導電流。
圖8顯示根據本發明的多級放大電路之一種實施方式示意圖(多級放大電路108)。在一實施例中，浮動控制電路20更包括同步放大器23以及回授電容CFB。同步放大器23用以根據上側驅動信號DRU或下側驅動信號DRL的其中之一而產生同步放大信號SNC。回授電容CFB則用以將同步放大信號SNC耦合於上側驅動信號DRU或下側驅動信號DRL的其中之另一。
具體而言，以圖8為例，同步放大器23用以根據下側驅動信號DRL而產生同步放大信號SNC。回授電容CFB則將同步放大信號SNC耦合於上側驅動信號DRU。 其中同步放大器23、回授電容CFB、第二子浮動控制電路22與第一子浮動控制電路21形成電壓正回授路徑PPFB，以加速上側驅動信號DRU與下側驅動信號DRL之同相響應，進而加速多級放大電路的暫態響應。
圖9A~圖9B與圖10顯示根據本發明的多級放大電路之數種更具體的實施方式示意圖(多級放大電路109A, 109B, 110)。在一實施例中，如圖9A與圖9B所示，同步放大器23包括同步電晶體Msnc，受複數前級轉導電流中的前級轉導電流IU4的偏置，同步電晶體Msnc耦接為一源極隨耦器，本實施例中，同步電晶體Msnc的閘極接收下側驅動信號DRL，而於其源極產生同步放大信號SNC，且藉由回授電容CFB將同步放大信號SNC饋送至上側驅動信號DRU，其中同步電晶體Msnc、回授電容CFB、第二子浮動控制電路22與第一子浮動控制電路21形成電壓正回授路徑PPFB(圖9A~圖9B)，以加速上側驅動信號DRU與下側驅動信號DRL之同相響應，進而加速多級放大電路的暫態響應。更具體地說，本實施例中，同步電晶體Msnc、回授電容CFB、第二浮動參考電晶體MRF2與第一浮動參考電晶體MRF1形成電壓正回授路徑PPFB(圖10)。
圖11A~圖11B顯示根據本發明的多級放大電路之兩種包括浮動二極體的實施方式示意圖(多級放大電路111A, 111B)。在一實施例中，浮動控制電路中的其中之一子浮動控制電路可設置為較簡化的例如二極體形式的位移電路。以圖11A~圖11B為例， 在這些實施例中，子浮動控制電路(21’或22’)包括以二極體方式連接的浮動控制電晶體MFC1或MFC2，浮動控制電晶體MFC1或MFC2的源極耦接於浮動參考電晶體MRF1或MRF2的源極，浮動控制電晶體MFC1或MFC2的汲極用以產生對應的子浮動控制信號。其中浮動控制電晶體MFC1或MFC2的閘源極電壓根據前級轉導電流IU1而決定。
圖12顯示根據本發明的多級放大電路之一種實施方式示意圖(多級放大電路112)。多級放大電路112與圖3的多級放大電路103類似，其差別在於，本實施例中，前級放大電路10’並非為全差動形式的轉導放大電路，具體而言，本實施例中，前級轉導電流IU1~IUx仍是將前級放大電路10用以將第一輸入端IN1與第二輸入端IN2的電壓差值加以轉導放大而產生，但對應的挽側的電流ID1’~IDx’則為固定的電流負載，本實施例仍可產生前述的上側驅動信號DRU與下側驅動信號DRL，且同樣具有前述的所有效能。
在此總結本發明之多級放大電路之效能優越之處，首先，由於上側電晶體MN1與下側電晶體MP1的靜態電流係根據前級放大電路10的差動放大級11的偏置電流Ib而決定，因此，可精準控制整體多級放大電路的靜態電流以達成高效率。此外，根據本發明，由於浮動控制電路20的內部控制回路，包括其參考電壓，都浮動於複數前級轉導節點上的電壓，因此，可以藉由前級放大電路的高增益與浮動控制電路20良好的浮動功效，對AB級輸出級電路達成精準而高速的控制。再者，前述的電壓正回授路徑PPFB可加速上側驅動信號DRU與下側驅動信號DRL之同相響應，進而加速多級放大電路的暫態響應，同時又不影響整體多級放大電路的穩定度。此外，由於浮動控制電路20相對於複數前級轉導節點為浮動，因此前述的補償電容CC可確保浮動控制電路20內部回路的穩定，卻又不影響整體多級放大電路的暫態響應速度。
以上已針對較佳實施例來說明本發明，唯以上所述者，僅係為使熟悉本技術者易於了解本發明的內容而已，並非用來限定本發明之權利範圍。所說明之各個實施例，並不限於單獨應用，亦可以組合應用，舉例而言，兩個或以上之實施例可以組合運用，而一實施例中之部分組成亦可用以取代另一實施例中對應之組成部件，例如，上述的第一子浮動控制電路與第二子浮動電路可以採用上述所提到的各種實施例而組合，並不僅限於所列出的組合形式。此外，在本發明之相同精神下，熟悉本技術者可以思及各種等效變化以及各種組合，舉例而言，本發明所稱「根據某訊號進行處理或運算或產生某輸出結果」，不限於根據該訊號的本身，亦包含於必要時，將該訊號進行電壓電流轉換、電流電壓轉換、及／或比例轉換等，之後根據轉換後的訊號進行處理或運算產生某輸出結果。由此可知，在本發明之相同精神下，熟悉本技術者可以思及各種等效變化以及各種組合，其組合方式甚多，在此不一一列舉說明。因此，本發明的範圍應涵蓋上述及其他所有等效變化。
10:前級放大電路 11:差動放大級 101~105,108,110,112:多級放大電路 106A~106B:多級放大電路 107A:多級放大電路 109A~109B:多級放大電路 111A~111B:多級放大電路 20:浮動控制電路 21,22,21’,22’:子浮動控制電路 23:同步放大器 211,211’,221,221’:浮動放大器 30:輸出級電路 70:前級放大電路 80:位移電路 90:輸出級電路 CC:補償電容 CFB:回授電容 DRU,DRL:上側驅動信號,下側驅動信號 Ib:偏置電流 IU1-IUx,ID1-IDx,:前級轉導電流 ID1’~IDx’:電流負載 IN1,IN2:輸入端 MAF1,MAF2:浮動放大電晶體 Md1,Md2:電晶體 MFC1,MFC2:浮動控制電晶體 Mm1,Mm1A,Mm1B,Mm11~Mm1x:電晶體 Mm2,Mm21~Mm2x:電晶體 MN1:上側電晶體 MP1:下側電晶體 MN2:電晶體 MP2:電晶體 MRF1,MRF2:參考電晶體 Msnc:同步電晶體 ND1,ND2:內部節點 NI1,NI2:內部節點 NU1-NUx,ND1-NDx:前級轉導節點 PPFB:電壓正回授路徑 SNC:同步放大信號 VBP,VBN:偏置電壓 VD:預設電壓差 VF,VF1,VF2:浮動參考位準 VO1:前級輸出信號 VOUT:放大輸出信號
圖1揭示一種先前技術之多級放大電路。
圖2揭示一種先前技術之多級放大電路。
圖3顯示根據本發明的多級放大電路之一種實施方式示意圖。
圖4顯示根據本發明的多級放大電路之一種實施方式示意圖。
圖5顯示根據本發明的多級放大電路之一種實施方式示意圖。
圖6A顯示根據本發明的多級放大電路之一種具體實施方式示意圖。
圖6B顯示根據本發明的多級放大電路之一種更具體的實施方式示意圖。
圖7A與圖7B顯示根據本發明的多級放大電路之兩種實施方式示意圖。
圖8顯示根據本發明的多級放大電路之一種實施方式示意圖。
圖9A與圖9B顯示根據本發明的多級放大電路之兩種實施方式示意圖。
圖10顯示根據本發明的多級放大電路之一種具體實施方式示意圖。
圖11A~圖11B顯示根據本發明的多級放大電路之兩種包括浮動二極體的實施方式示意圖。
圖12顯示根據本發明的多級放大電路之一種具體實施方式示意圖。
10:前級放大電路
11:差動放大級
109A:多級放大電路
20:浮動控制電路
21,22:子浮動控制電路
23:同步放大器
211,221:浮動放大器
30:輸出級電路
CFB:回授電容
DRU,DRL:上側驅動信號，下側驅動信號
Ib:偏置電流
IU1-IUx,ID1-IDx,:前級轉導電流
IN1,IN2:輸入端
Md1,Md2:電晶體
Mm1,Mm1A,Mm1B,Mm11~Mm1x:電晶體
Mm2,Mm21~Mm2x:電晶體
MN1:上側電晶體
MP1:下側電晶體
MRF1,MRF2:參考電晶體
Msnc:同步電晶體
NU1-NUx,ND1-NDx:前級轉導節點
PPFB:電壓正回授路徑
SNC:同步放大信號
VBP,VBN:偏置電壓
VD:預設電壓差
VF:浮動參考位準
VOUT:放大輸出信號

Claims (19)

  1. 一種多級放大電路，包含： 一前級放大電路，用以將一第一輸入端與一第二輸入端的電壓差值放大而於複數前級轉導節點分別產生對應的複數前級轉導電流，該複數前級轉導電流包括彼此同相的一第一前級轉導電流及一第二前級轉導電流；以及 一浮動控制電路，用以根據該第一前級轉導電流與該第二前級轉導電流而產生一上側驅動信號與一下側驅動信號，其中該浮動控制電路包括互相耦接的一第一子浮動控制電路以及一第二子浮動控制電路，用以分別產生一第一子浮動控制信號與一第二子浮動控制信號，該第一子浮動控制信號與該第二子浮動控制信號分別對應於該上側驅動信號與該下側驅動信號其中之一與另一； 其中該第一子浮動控制電路包括： 一第一浮動參考電晶體，接收該第一前級轉導電流且耦接為一源極隨耦器；以及 一第一浮動放大器，與該第一浮動參考電晶體以回授方式耦接，根據該浮動控制電路內部的一浮動參考位準而以回授方式產生該第一子浮動控制信號，該第一子浮動控制信號控制該第一浮動參考電晶體的閘極，其中該浮動參考位準根據該第二前級轉導電流而產生； 其中該第一子浮動控制信號與該第二子浮動控制信號相對於該複數前級轉導節點之電壓為浮動，且該第一子浮動控制信號與該第二子浮動控制信號之間具有一預設電壓差，其中該預設電壓差相關於該第一浮動參考電晶體的閘源極電壓。
  2. 如請求項1所述之多級放大電路，其中該預設電壓差根據該第一前級轉導電流而決定。
  3. 如請求項1所述之多級放大電路，其中該第一子浮動控制電路設置為以下選項之一： (1) 該第一浮動放大器藉由回授而調節該第一浮動參考電晶體的汲極電壓使其正相關於該浮動控制電路內部的該浮動參考位準，藉此產生該第一子浮動控制信號；或者 (2) 該第一浮動放大器藉由回授而調節該第一浮動參考電晶體的源極電壓使其正相關於該浮動控制電路內部的該浮動參考位準，藉此產生該第一子浮動控制信號。
  4. 如請求項1所述之多級放大電路，其中 該第一浮動放大器的電源與偏置電流係產生自該複數前級轉導電流中的第一前級轉導電流之外的其他前級轉導電流。
  5. 如請求項3所述之多級放大電路， 其中該第一子浮動控制電路設置為選項(1)； 其中該第一浮動放大器包括一第一浮動放大電晶體，該第一浮動放大電晶體設置為一源極隨耦器且受該第二前級轉導電流偏置，其中該第一浮動放大電晶體的閘極用以接收該第一浮動參考電晶體的汲極電壓以進行回授控制，而於該第一浮動放大電晶體的源極產生該第一子浮動控制信號； 其中該第一浮動放大電晶體的源極接收該第二前級轉導電流且產生該浮動參考位準。
  6. 如請求項1所述之多級放大電路，其中 該浮動控制電路的所有共模電壓皆同相響應於該複數前級轉導節點的電壓。
  7. 如請求項1所述之多級放大電路，其中 該浮動控制電路相對於該複數前級轉導節點形成一超節點(super node)。
  8. 如請求項6所述之多級放大電路，其中 該浮動控制電路更包括一補償電容，耦接於該第一浮動放大器內部的一第一內部節點與一第二內部節點之間； 其中 相對於該第一浮動放大器外部，該第一內部節點上的共模電壓與該第二內部節點的共模電壓分別根據該複數前級轉導電流中的兩個同相的前級轉導電流而決定，且皆同相響應於該複數前級轉導節點的電壓；以及 相對於該第一浮動放大器內部，該第一內部節點與該第二內部節點為反相響應。
  9. 如請求項8所述之多級放大電路，其中 該浮動控制電路的暫態響應頻寬低於該多級放大電路的暫態響應頻寬。
  10. 如請求項1所述之多級放大電路，其中 該浮動控制電路更包括： 一同步放大器，用以根據該上側驅動信號或該下側驅動信號的其中之一而產生一同步放大信號；以及 一回授電容，用以將該同步放大信號耦合於該上側驅動信號或該下側驅動信號的其中之另一； 其中該同步放大器、該回授電容與該第一子浮動控制電路形成一電壓正回授路徑，以加速該上側驅動信號與該下側驅動信號之同相響應，進而加速該多級放大電路的暫態響應。
  11. 如請求項10所述之多級放大電路，其中 該同步放大器包括： 一同步電晶體，受該複數前級轉導電流中的一第三前級轉導電流的偏置，該同步電晶體耦接為一源極隨耦器，其閘極接收該上側驅動信號或該下側驅動信號的其中之一，而於其源極產生該同步放大信號； 其中該同步電晶體、該回授電容與該第一子浮動控制電路形成該電壓正回授路徑。
  12. 如請求項1所述之多級放大電路，更包含一輸出級電路，用以根據該上側驅動信號與該下側驅動信號產生一放大輸出信號，其中該輸出級電路包括： 一上側電晶體以及一下側電晶體，以源極對接的源極隨耦器方式，耦接為一AB級輸出放大電路，其中該上側電晶體與該下側電晶體分別受控於該上側驅動信號與該下側驅動信號而產生該放大輸出信號。
  13. 如請求項3所述之多級放大電路，其中該第二子浮動控制電路設置為以下之一： (1) 該第二子浮動控制電路包括： 一第二浮動參考電晶體，接收該第一前級轉導電流且耦接為一源極隨耦器，其中該第一浮動參考電晶體的源極與該第二浮動參考電晶體的源極彼此耦接；以及 一第二浮動放大器，根據該浮動控制電路內部的一浮動參考位準而以回授方式產生該第二子浮動控制信號，該第二子浮動控制信號控制該第二浮動參考電晶體的閘極； (2)  該第二子浮動控制電路包括： 以二極體方式連接的一浮動控制電晶體，該浮動控制電晶體的源極耦接於該第一浮動參考電晶體的源極，該浮動控制電晶體的汲極用以產生該第二子浮動控制信號。
  14. 如請求項12所述之多級放大電路，其中該上側電晶體與該下側電晶體的靜態電流根據該前級放大電路的一差動放大級的偏置電流而決定。
  15. 如請求項1所述之多級放大電路，其中該前級放大電路包括複數推側支路與對應的複數挽側支路，該浮動控制電路耦接於該複數推側支路與該複數挽側支路之間，且該浮動控制電路對應於該複數推側支路與該複數挽側支路為浮動，其中該複數前級轉導電流更包括與該第一前級轉導電流為反相的一第四前級轉導電流，以及與該第二前級轉導電流為反相的一第五前級轉導電流，其中該第一前級轉導電流與該第四前級轉導電流分別對應於複數推側支路中的該第一推側支路與該複數挽側支路中的第一挽側支路，該第二前級轉導電流與該第五前級轉導電流分別對應於複數推側支路中的該第二推側支路與該複數挽側支路中的第二挽側支路。
  16. 如請求項1所述之多級放大電路，其中該前級放大電路包括複數推側支路與對應的複數挽側支路，該浮動控制電路耦接於該複數推側支路與該複數挽側支路之間，且該浮動控制電路對應於該複數推側支路與該複數挽側支路為浮動，其中該前級放大電路包括具有固定電流值的一第一負載電流與一第二負載電流，其中該第一前級轉導電流與該第一負載電流分別對應於複數推側支路中的該第一推側支路與該複數挽側支路中的第一挽側支路，該第二前級轉導電流與該第二負載電流分別對應於複數推側支路中的該第二推側支路與該複數挽側支路中的第二挽側支路。
  17. 一種多級放大電路，包含： 一前級放大電路，用以將一第一輸入端與一第二輸入端的電壓差值放大而於複數前級轉導節點分別產生對應的複數前級轉導電流，該複數前級轉導電流包括彼此同相的一第一前級轉導電流及一第二前級轉導電流；以及 一浮動控制電路，用以根據該第一前級轉導電流與該第二前級轉導電流而產生一上側驅動信號與一下側驅動信號，其中該浮動控制電路包括互相耦接的一第一子浮動控制電路以及一第二子浮動控制電路，用以分別產生一第一子浮動控制信號與一第二子浮動控制信號，該第一子浮動控制信號與該第二子浮動控制信號分別對應於該上側驅動信號與該下側驅動信號其中之一與另一；其中該第一子浮動控制信號與該第二子浮動控制信號相對於該複數前級轉導節點之電壓為浮動，且該第一子浮動控制信號與該第二子浮動控制信號之間具有一預設電壓差；其中該浮動控制電路包括： 一同步放大器，用以根據該上側驅動信號或該下側驅動信號的其中之一而產生一同步放大信號；以及 一回授電容，用以將該同步放大信號耦合於該上側驅動信號或該下側驅動信號的其中之另一； 其中該同步放大器、該回授電容與該第一子浮動控制電路形成一電壓正回授路徑，以加速該上側驅動信號與該下側驅動信號之同相響應，進而加速該多級放大電路的暫態響應。
  18. 如請求項17所述之多級放大電路，其中 該同步放大器包括： 一同步電晶體，受該複數前級轉導電流中的一第三前級轉導電流的偏置，該同步電晶體耦接為一源極隨耦器，其閘極接收該上側驅動信號或該下側驅動信號的其中之一，而於其源極產生該同步放大信號； 其中該同步電晶體、該回授電容與該第一子浮動控制電路形成該電壓正回授路徑。
  19. 如請求項17所述之多級放大電路，更包含一輸出級電路，用以根據該上側驅動信號與該下側驅動信號產生一放大輸出信號，其中該輸出級電路包括： 一上側電晶體以及一下側電晶體，以源極對接的源極隨耦器方式，耦接為一AB級輸出放大電路，其中該上側電晶體與該下側電晶體分別受控於該上側驅動信號與該下側驅動信號而產生該放大輸出信號。
TW109135066A 2020-10-08 2020-10-08 多級放大電路 TWI721932B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109135066A TWI721932B (zh) 2020-10-08 2020-10-08 多級放大電路
US17/491,578 US11496105B2 (en) 2020-10-08 2021-10-01 Multi-stage amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109135066A TWI721932B (zh) 2020-10-08 2020-10-08 多級放大電路

Publications (2)

Publication Number Publication Date
TWI721932B true TWI721932B (zh) 2021-03-11
TW202215776A TW202215776A (zh) 2022-04-16

Family

ID=76036079

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109135066A TWI721932B (zh) 2020-10-08 2020-10-08 多級放大電路

Country Status (2)

Country Link
US (1) US11496105B2 (zh)
TW (1) TWI721932B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116317996A (zh) * 2023-05-23 2023-06-23 盈力半导体(上海)有限公司 一种误差放大器和电源转换装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5543759A (en) * 1995-04-07 1996-08-06 Digital Lab Studios, Llc Audio amplification circuits
US20050040889A1 (en) * 2003-07-23 2005-02-24 Nec Corporation Differential amplifier, data driver and display device
US20080036538A1 (en) * 2006-08-09 2008-02-14 Myung-Jin Lee Rail-to-rail class ab amplifier
US20130127533A1 (en) * 2011-11-23 2013-05-23 Sitronix Technology Corp. Operational amplifier having low power consumption
US20190245524A1 (en) * 2018-02-08 2019-08-08 Db Hitek Co., Ltd. Buffer Amplifier
TWI701902B (zh) * 2019-09-10 2020-08-11 敦泰電子股份有限公司 運算放大器電路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3859557A (en) * 1971-09-03 1975-01-07 Hughes Aircraft Co High speed magnetic deflection amplifier having low-power dissipation
US4480230A (en) * 1983-07-05 1984-10-30 National Semiconductor Corporation Large swing CMOS power amplifier
EP0189489B1 (en) * 1984-12-28 1989-10-04 International Business Machines Corporation Constant biasing circuit and operational amplifier using said circuit
DE59010535D1 (de) * 1990-12-22 1996-11-14 Itt Ind Gmbh Deutsche Spannungsregler mit einem CMOS-Transkonduktanzverstärker mit gleitendem Arbeitspunkt
CA2388039C (en) * 1999-11-09 2011-10-04 That Corporation Improved floating, balanced output circuit
US6333623B1 (en) 2000-10-30 2001-12-25 Texas Instruments Incorporated Complementary follower output stage circuitry and method for low dropout voltage regulator
US6958646B1 (en) * 2002-05-28 2005-10-25 Impinj, Inc. Autozeroing floating-gate amplifier

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5543759A (en) * 1995-04-07 1996-08-06 Digital Lab Studios, Llc Audio amplification circuits
US20050040889A1 (en) * 2003-07-23 2005-02-24 Nec Corporation Differential amplifier, data driver and display device
US20080036538A1 (en) * 2006-08-09 2008-02-14 Myung-Jin Lee Rail-to-rail class ab amplifier
US20130127533A1 (en) * 2011-11-23 2013-05-23 Sitronix Technology Corp. Operational amplifier having low power consumption
TWI465035B (zh) * 2011-11-23 2014-12-11 Sitronix Technology Corp Power amplifier with low power consumption
US20190245524A1 (en) * 2018-02-08 2019-08-08 Db Hitek Co., Ltd. Buffer Amplifier
TWI701902B (zh) * 2019-09-10 2020-08-11 敦泰電子股份有限公司 運算放大器電路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
2006年12月31日公開文件,黃旭右" 有效控制靜態耗電流之高功率高線性度AB類音頻放大器"http://hdl.handle.net/11536/37930
年12月31日公開文件,黃旭右" 有效控制靜態耗電流之高功率高線性度AB類音頻放大器"http://hdl.handle.net/11536/37930 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116317996A (zh) * 2023-05-23 2023-06-23 盈力半导体(上海)有限公司 一种误差放大器和电源转换装置
CN116317996B (zh) * 2023-05-23 2023-08-04 盈力半导体(上海)有限公司 一种误差放大器和电源转换装置

Also Published As

Publication number Publication date
US20220116002A1 (en) 2022-04-14
TW202215776A (zh) 2022-04-16
US11496105B2 (en) 2022-11-08

Similar Documents

Publication Publication Date Title
US8552801B2 (en) Amplifier common-mode control methods
KR100770731B1 (ko) 레일-투-레일 에이비급 증폭기
JP5215548B2 (ja) 演算増幅器
US8674765B2 (en) Fully differential amplifier topology to drive dynamic speakers in class AB mode
US7132860B2 (en) Differential-mode current feedback amplifiers
US20060220741A1 (en) CMOS class AB folded cascode operational amplifier for high-speed applications
Mohan et al. A 16-$\Omega $ Audio Amplifier With 93.8-mW Peak Load Power and 1.43-mW Quiescent Power Consumption
CN107078700B (zh) 放大器电路和放大器布置
EP0444466B1 (en) Balanced microphone preamplifier in CMOS technology
US7999617B2 (en) Amplifier circuit
TWI721932B (zh) 多級放大電路
CN114710124A (zh) 基于低纹波电荷泵的轨到轨输入输出运算跨导放大器
JP7278306B2 (ja) Ａｂ級アンプおよびオペアンプ
US20110063036A1 (en) Operational amplifier
US11658626B2 (en) Split miller compensation in two-stage differential amplifiers
KR100951583B1 (ko) 차동-단일단 변환기
CN101114810A (zh) 放大器级、运算放大器、及放大信号的方法
CN113612449A (zh) 一种运算放大器电路
JPH0555836A (ja) 増幅器
CN114389552A (zh) 多级放大电路
Paul et al. Super-Gain-Boosted Miller Op-Amp Based on Nested Regulated Cascode Techniques with FoM AOLDC= 24,614 kV/V. MHz. pF/μWatt
US20050207260A1 (en) Current feedback amplifiers with separate common-mode and differential-mode inputs
Surkanti et al. High bandwidth class-AB amphfier with high slew rate and fast current sensing for envelope tracking applications
WO2023109760A1 (en) Voltage and current sense circuits for measuring load connected to power amplifier
KR101050154B1 (ko) 광대역 능동 발룬