JPH04350730A - 二重化回路 - Google Patents

二重化回路

Info

Publication number
JPH04350730A
JPH04350730A JP3153898A JP15389891A JPH04350730A JP H04350730 A JPH04350730 A JP H04350730A JP 3153898 A JP3153898 A JP 3153898A JP 15389891 A JP15389891 A JP 15389891A JP H04350730 A JPH04350730 A JP H04350730A
Authority
JP
Japan
Prior art keywords
circuit
fault
trouble
switching
detection flag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3153898A
Other languages
English (en)
Inventor
Keiichi Tezuka
啓一 手塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP3153898A priority Critical patent/JPH04350730A/ja
Publication of JPH04350730A publication Critical patent/JPH04350730A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Hardware Redundancy (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、同じ機能を持つ2つの
系で構成される二重化回路に関し、特にコンピュータ等
の情報処理装置においてシステムの信頼性の向上を図る
ための障害処理に用いられる二重化回路に関するもので
ある。
【0002】
【従来の技術】従来の二重化回路の回路構成を図2に示
す。同図において、0系回路0と1系回路1は、同一の
回路で構成されることでいわゆる二重化されている。例
えば系0では、さらに二重化された2つの系の回路モジ
ュール00,01を有している。2つの回路モジュール
00,01は互いに同期して動作し、障害がなければ常
に同一のデータを出力する。両出力データは比較回路0
2で常時比較され、比較結果が一致していれば、0系回
路0は正常、不一致であれば、障害が発生していること
になる。比較回路02は障害を検出すると、系切替信号
を系切替回路20に送出する。系切替回路20はこの系
切替信号に応答して0系からの信号を1系からの信号へ
切り替えてバスライン30に送出する。これにより、0
系からの信号で動作しているときに、0系に障害が発生
しても、機能的に正常動作を継続できるのである。1系
も同様の回路構成になっている。なお、系切替回路20
は、現在0系,1系のいずれが動作しているかの状態を
保持しており、動作していない方の系で障害が発生して
も系の切替えを行わない構成となっている。
【0003】
【発明が解決しようとする課題】しかしながら、上記構
成の従来回路では、いずれの系が動作中であるかの状態
を保持しているのみであるため、障害の発生により他系
に切り替えたとき、切替先の系が故障している場合にも
切替えが行われてしまうことになる。その結果、切替先
の系が故障であることから障害が二重に発生することに
なり、機能的に正常動作を継続できないことになるため
、組み込まれたシステム全体に与える影響は大きい。 すなわち、0系,1系のいずれからも信号がシステム側
に供給されないため、最悪の場合、システムがダウンし
てしまうような事態が発生することがあり得る。そこで
、本発明は、障害の二重発生を防止することにより、組
み込まれたシステムの信頼性の向上を可能とした二重化
回路を提供することを目的とする。
【0004】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、二重化された第1,第2の系と、これら
各系から出力される系切替信号に応答して系の切替えを
行う系切替回路とを具備し、系の切替えによって障害処
理をなす二重化回路において、各系が、二重化された第
1,第2の回路と、この第1,第2の回路の各回路出力
を比較することによって障害検出をなす比較回路と、こ
の比較回路の検出出力を障害検出フラグとして保持する
保持回路と、他系の保持回路が障害検出フラグを保持し
ていないときのみ自系の保持回路が保持した障害検出フ
ラグに基づいて前記系切替信号を出力するゲート回路と
からなる構成を採っている。
【0005】
【作用】本発明による二重化回路においては、一方の系
での障害発生により障害検出フラグがセットされたとき
、他方の系の障害検出フラグの保持状態をチェックし、
他方の系にも障害が発生していないときのみ系の切替え
を行い、障害が発生している場合には系の切替えを行わ
ない。系の切替えを行わないときには、一方の系に関し
ては、障害処理を行う。これにより、障害の二重発生を
防止でき、組み込まれたシステムの信頼性を向上できる
【0006】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図1は本発明による二重化回路の一実施例
を示す回路図である。図において、0系,1系の各系は
、二重化されかつ互いに同期して動作する回路モジュー
ル00,01及びこれら回路モジュール00,01の各
回路出力を比較チェックすることによって障害検出をな
す比較回路02に加え、この比較回路02の検出出力を
障害検出フラグとして保持するフラグ保持回路03と、
自系のフラグ保持回路03の保持出力を一入力としかつ
他系のフラグ保持回路13の反転保持出力を他入力とす
るANDゲート回路04とを有している。比較回路02
は、回路モジュール00,01の各回路出力が一致して
いれば0系が正常、不一致であれば障害が発生している
旨の検出を行い、障害が発生した場合、フラグ保持回路
03に障害発生フラグをセットする。1系においても同
様に、障害が発生すれば、フラグ保持回路13に障害発
生フラグがセットされる。フラグ保持回路03,13は
、例えばラッチタイプのフリップフロツプによって構成
される。0系,1系の各回路0,1と系切替回路20と
は、入力バスライン05,15及び出力バスライン06
,16によって相互に接続されている。
【0007】次に、かかる構成の回路動作について説明
する。今、系切替回路20が0系の出力信号をバスライ
ン30に送出している状態において、0系に例えばノイ
ズ等の外部的要因による間欠障害が発生すると、そのこ
とを比較回路02が回路モジュール00,01の各出力
データを比較することによって検出し、フラグ保持回路
03に障害検出フラグをセットする。障害検出フラグが
セットされると、フラグ保持回路03の“H”レベルの
セット出力を一入力とするANDゲート回路04は、他
系である1系のフラグ保持回路13の出力が“L”レベ
ルであれば、即ち1系の障害検出フラグが立っていない
ければ、系切替信号を系切替回路20に送出する。これ
により、バスライン30へ送出する信号が、障害が発生
した0系から正常動作を行っている1系へ切り替えられ
るので、本回路が組み込まれたシステムは正常動作を続
けることができることになる。
【0008】一方、0系の障害検出フラグがセットされ
たときに、1系の障害検出フラグも立っている場合には
、ANDゲート回路04から系切替回路20へ系切替信
号が送出されない。このとき、系切替回路20は系の切
替えを行わず、0系の障害処理を行う。この障害処理と
しては、例えば、回路モジュール00,01の動作モー
ドを1つ前段階に戻して同じ処理を繰り返すリトライの
処理を実行する。間欠障害の発生において、その障害の
発生原因が例えばノイズの場合には、一回のリトライで
障害を復旧できる場合が多い。一方、他系での障害が例
えば回路そのものの障害である固定障害等の故障による
ものである場合には、系の切替えを行うことにより、障
害が二重に発生してしまうことになる。
【0009】このように、各系毎に障害を検出したとき
障害検出フラグをセットしてこれを保持する構成とし、
自系に障害が発生したときに、他系にも障害が発生して
いる場合には、系の切替えを行わず、自系の障害処理を
行うことにより、障害の二重発生を防止できるため、本
二重化回路が組み込まれたシステムの信頼性を向上でき
ることになる。
【0010】
【発明の効果】以上詳細に説明したように、本発明によ
れば、二重化された系において、各系毎に障害を検出し
たとき障害検出フラグをセットしてこれを保持すること
とし、一方の系での障害発生によって障害検出フラグが
セットされたとき、他方の系の障害検出フラグの保持状
態をチェックし、他方の系に障害が発生していないとき
のみ、系の切替えを行うようにしたので、障害の二重発
生を防止でき、組み込まれたシステムの信頼性を向上で
きることになる。
【図面の簡単な説明】
【図1】本発明による二重化回路の一実施例を示す回路
図である。
【図2】二重化回路の従来例を示す回路図である。
【符号の説明】
00,01,10,11  回路モジュール02,12
  比較回路 03,13  フラグ保持回路 04,14  ANDゲート回路

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  二重化された第1,第2の系と、これ
    ら各系から出力される系切替信号に応答して系の切替え
    を行う系切替回路とを具備し、系の切替えによって障害
    処理をなす二重化回路において、前記第1,第2の系の
    各々は、二重化された第1,第2の回路と、前記第1,
    第2の回路の各回路出力を比較することによって障害検
    出をなす比較回路と、前記比較回路の検出出力を障害検
    出フラグとして保持する保持回路と、他系の保持回路が
    障害検出フラグを保持していないときのみ自系の保持回
    路が保持した障害検出フラグに基づいて前記系切替信号
    を出力するゲート回路とからなることを特徴とする二重
    化回路。
JP3153898A 1991-05-28 1991-05-28 二重化回路 Pending JPH04350730A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3153898A JPH04350730A (ja) 1991-05-28 1991-05-28 二重化回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3153898A JPH04350730A (ja) 1991-05-28 1991-05-28 二重化回路

Publications (1)

Publication Number Publication Date
JPH04350730A true JPH04350730A (ja) 1992-12-04

Family

ID=15572523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3153898A Pending JPH04350730A (ja) 1991-05-28 1991-05-28 二重化回路

Country Status (1)

Country Link
JP (1) JPH04350730A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897750A (ja) * 1994-09-22 1996-04-12 Nec Commun Syst Ltd クロック受信分配システム
JP2011013796A (ja) * 2009-06-30 2011-01-20 Toshiba Corp 情報処理装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897750A (ja) * 1994-09-22 1996-04-12 Nec Commun Syst Ltd クロック受信分配システム
JP2011013796A (ja) * 2009-06-30 2011-01-20 Toshiba Corp 情報処理装置
US9170617B2 (en) 2009-06-30 2015-10-27 Kabushiki Kaisha Toshiba Information processing apparatus to selectively disable or throttle an external graphics controller

Similar Documents

Publication Publication Date Title
GB2392520A (en) Recovering from loss of lock step
JP3063334B2 (ja) 高信頼度化情報処理装置
JPH04350730A (ja) 二重化回路
KR970004795B1 (ko) 장해로 인한 출력신호의 손실 또는 손상으로부터 시스템을 보호하는 장치 및 방법
JPH10262098A (ja) ラインプロテクションシステム
JP2861595B2 (ja) 冗長化cpuユニットの切り替え制御装置
KR100228306B1 (ko) 핫-스탠바이 이중화 장치 및 그의 구현 방법
JP3107104B2 (ja) 待機冗長方式
KR0161163B1 (ko) 전전자 교환기에 있어서 이중화된 게이트웨이노드에 대한 글로벌버스 이중화구조
KR0176085B1 (ko) 병렬처리 컴퓨터 시스템에서의 프로세서 노드 및 노드연결망의 에러 검출방법
JP2888025B2 (ja) 耐故障コンピュータシステム
JPH04344941A (ja) 高信頼性プロセッサ
JPH096638A (ja) 二重化計算機システム及びその切り替え装置
JPS61134846A (ja) 電子計算機システム
JPH01109441A (ja) 情報処理装置
JPS6232739A (ja) 切換制御方式
JPS6227814A (ja) 故障検出回路
JPH04257931A (ja) 計算機システム
JPS6351295B2 (ja)
JPH0512189A (ja) 情報処理システム
JPH0697989A (ja) 二重系処理装置のプロセス系用回線への切替方法及び装置
JPH0553849A (ja) Lsi制御システム
JPH0380303A (ja) 二重化装置
JPH04252344A (ja) コンピュータシステム
JPH04197022A (ja) 搬送保護継電装置の伝送ルート切換回路