JPS6232739A - 切換制御方式 - Google Patents
切換制御方式Info
- Publication number
- JPS6232739A JPS6232739A JP60173003A JP17300385A JPS6232739A JP S6232739 A JPS6232739 A JP S6232739A JP 60173003 A JP60173003 A JP 60173003A JP 17300385 A JP17300385 A JP 17300385A JP S6232739 A JPS6232739 A JP S6232739A
- Authority
- JP
- Japan
- Prior art keywords
- control device
- control
- controlled
- circuit connection
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、装置間の接続変更を行う切換制御方式に関す
る。特に、制御装置と被制御装置との間の接続がバス構
造を有する等により排他的な接続しか許されない場合の
切換制御方式に関する。
る。特に、制御装置と被制御装置との間の接続がバス構
造を有する等により排他的な接続しか許されない場合の
切換制御方式に関する。
本発明は、制御装置と被制御装置との間の接続がバス構
造を有する等により排他的な接続しか許されない場合の
切換制御方式において、システム制御装置の接続変更の
指示があったときに、被制御装置でそれまで接続されて
いた制御装置を切離し、新たに接続する制御装置に接続
された他の被制御装置が切り離されるまで待合わせて接
続することにより、 システム制御装置の制御が複雑化することなく、二重接
続による誤動作および回路素子の破壊をなくすようにし
たものである。
造を有する等により排他的な接続しか許されない場合の
切換制御方式において、システム制御装置の接続変更の
指示があったときに、被制御装置でそれまで接続されて
いた制御装置を切離し、新たに接続する制御装置に接続
された他の被制御装置が切り離されるまで待合わせて接
続することにより、 システム制御装置の制御が複雑化することなく、二重接
続による誤動作および回路素子の破壊をなくすようにし
たものである。
第３図は切換制御装置のブロック構成図である。
第３図において、Ａ１−Ａ３は通信制御部、Ｂ。
〜Ｂ、はバス、Ｃ８〜Ｃ３は回線接続部およびＤはシス
テム制御部である。
テム制御部である。
従来、切換制御の例としては制御装置である通信制御部
と被制御装置である回線接続部との間で実施されていた
。第３図に示すように制御装置ＡＩ〜Ａ：ｌの内１台は
予備であり、他の制御装置の障害時にその代替となる。
と被制御装置である回線接続部との間で実施されていた
。第３図に示すように制御装置ＡＩ〜Ａ：ｌの内１台は
予備であり、他の制御装置の障害時にその代替となる。
被制御装置Ｃｌ−Ｃａ１の内１台は制御装置の機能確認
用の試験用回線を搭載する試験用のものである。制御装
置Ａ＋−Ａｚと被制御装置Ｃ，−Ｃ３とはバスＢ１〜Ｂ
３で物理的に接続され、システム制御装置りからの指示
により各被制御装置Ｃｒ ” Ｃ’ｓは排他的にバスＢ
。
用の試験用回線を搭載する試験用のものである。制御装
置Ａ＋−Ａｚと被制御装置Ｃ，−Ｃ３とはバスＢ１〜Ｂ
３で物理的に接続され、システム制御装置りからの指示
により各被制御装置Ｃｒ ” Ｃ’ｓは排他的にバスＢ
。
〜Ｂ３のいずれかに論理的に接続され動作する。
制御装置Ａ Ｉ−Ａ ｓの現用装置が障害時にはシステ
ム制御装置りが被制御装置Ｃに新たに接続する制御装置
Ａを指定し、予備制御装置と、障害制御装置に接続され
ていた被制御装置とを接続し、また障害制御装置と試験
用被制御装置とをそれぞれ接続することになる。
ム制御装置りが被制御装置Ｃに新たに接続する制御装置
Ａを指定し、予備制御装置と、障害制御装置に接続され
ていた被制御装置とを接続し、また障害制御装置と試験
用被制御装置とをそれぞれ接続することになる。
しかし、このような従来の切換制御方式では、あるバス
に一時的に２台の被制御装置が接続されることになり、
制御装置または被制御装置の誤動作を生じたり回路素子
を破壊する等の欠点があった。また、バスへの複数の被
制御装置の接続を防ぐために、被制御装置がどのバスに
も接続されない中立状態を設はシステム制御装置から中
立状態についての指示を発行する方式があるが、この場
合も順序制御または中立指示等のシステム制御装置の制
御が複雑化する欠点があった。
に一時的に２台の被制御装置が接続されることになり、
制御装置または被制御装置の誤動作を生じたり回路素子
を破壊する等の欠点があった。また、バスへの複数の被
制御装置の接続を防ぐために、被制御装置がどのバスに
も接続されない中立状態を設はシステム制御装置から中
立状態についての指示を発行する方式があるが、この場
合も順序制御または中立指示等のシステム制御装置の制
御が複雑化する欠点があった。
本発明は上記の欠点を解決するもので、システム制御装
置の制御が複雑化することがなく、二重構造による誤動
作および回路素子の破壊のない切換制御方式を提供する
ことを目的とする。
置の制御が複雑化することがなく、二重構造による誤動
作および回路素子の破壊のない切換制御方式を提供する
ことを目的とする。
本発明は、複数の制御装置（Ａ＋ 、Ａｚ 、Ａｚ ）
と、この複数の制御装置にそれぞれ接続される複数の被
制御装置（ＣＩ、Ｃ２、Ｃ１）と、この複数の被制御装
置と上記複数の制御装置との接続を制御するシステム制
御装置（Ｄ）とを備え、上記複数の被制御装置は、この
システム制御装置の指示に基づいて上記複数の制御装置
を選択して接続する切換制御回路を含む切換制御方式に
おいて、上記切換制御回路は、上記システム制御装置の
接続変更の指示に基づいて接続されている制御装置を切
離した後に、新らたに接続する制御装置に他の被制御装
置が接続されてないことを検出する検出手段と、この検
出手段の検出信号により上記新たに接続する制御装置に
接続する接続手段とを含むことを特徴とする。
と、この複数の制御装置にそれぞれ接続される複数の被
制御装置（ＣＩ、Ｃ２、Ｃ１）と、この複数の被制御装
置と上記複数の制御装置との接続を制御するシステム制
御装置（Ｄ）とを備え、上記複数の被制御装置は、この
システム制御装置の指示に基づいて上記複数の制御装置
を選択して接続する切換制御回路を含む切換制御方式に
おいて、上記切換制御回路は、上記システム制御装置の
接続変更の指示に基づいて接続されている制御装置を切
離した後に、新らたに接続する制御装置に他の被制御装
置が接続されてないことを検出する検出手段と、この検
出手段の検出信号により上記新たに接続する制御装置に
接続する接続手段とを含むことを特徴とする。
本発明は、システム制御装置の接続変更の指示があった
ときに、接続されている制御装置を切離し、被制御装置
の検出手段で新たに制御する制御装置に他の被制御装置
が接続されていないかを調べ、接続されているときには
、接続が切離されるまで待合わせ、接続されていないこ
とを検出したときに、接続手段で新たに接続する制御装
置に接続する。これにより、システム制御装置の制御が
複雑化することがなく、二重接続による誤動作および回
路素子の破壊のないようにすることができる。
ときに、接続されている制御装置を切離し、被制御装置
の検出手段で新たに制御する制御装置に他の被制御装置
が接続されていないかを調べ、接続されているときには
、接続が切離されるまで待合わせ、接続されていないこ
とを検出したときに、接続手段で新たに接続する制御装
置に接続する。これにより、システム制御装置の制御が
複雑化することがなく、二重接続による誤動作および回
路素子の破壊のないようにすることができる。
本発明の実施例について図面を参照して説明する。
切換制御装置の全体構成は第３図で説明した従来例装置
と同様である。この被制御装置である回線接続部Ｃｌ−
０３の各々に本発明の特徴とする切換制御回路を設ける
。
と同様である。この被制御装置である回線接続部Ｃｌ−
０３の各々に本発明の特徴とする切換制御回路を設ける
。
第１図は本発明一実施例、切換制御装置の被制御装置の
切換制御回路のブロック構成図である。第１図において
、図外のシステム制御装置りから接続先制御装置番号が
レジスタ１に接続され格納される。また接続変更指示が
フリップフロップ２に接続されセットされる。レジスタ
１から接続先制御装置番号がデコーダ３．４の入力に接
続される。
切換制御回路のブロック構成図である。第１図において
、図外のシステム制御装置りから接続先制御装置番号が
レジスタ１に接続され格納される。また接続変更指示が
フリップフロップ２に接続されセットされる。レジスタ
１から接続先制御装置番号がデコーダ３．４の入力に接
続される。
フリップフロップ２がセットされｒｌＪが信号線１１を
介してデコーダ３の制御人力に接続され、デコーダ３か
らデコード結果がアンドゲート５の一方の入力に接続さ
れる。第３図に示すバスＢに対応している３本の信号線
１０がそれぞれアンドゲート５の他の入力に接続される
。接続している被制御装置Ｃがあるときはその信号線１
０は「１」になっている。各アンドゲート５の出力はそ
れぞれオアゲート６０入力に接続される。オアゲート６
の反転出力は信号線１２を介してフリップフロップ２の
リセット入力に接続され、またデコーダ４の制御入力に
接続される。新たに接続する制御装置Ａに接続されてい
る被制御装置Ｃがあるときは、そのアンドゲート５から
「１」がオアゲート６の入力に接続され、オアゲート６
から「０」がフリップフロップ２のリセット２のリセッ
ト入力およびデコーダ４の制御入力に接続されるので、
フリップフロップ２はリセットされずまたデコーダ４は
非アクティブである。新たに接続する制御装置Ａに接続
されている被制御装置Ｃがなくなると、オアゲート６の
出力はｒｌＪとなり、フリップフロップ２はリセットさ
れ、信号線１０の状態に関係なく、オアゲート６の出力
は「１」となり、デコーダ４はアクティブとなる。デコ
ーダ４からのデコード結果「１」がゲート７を介して指
定された制御装置Ａに対応する信号線１０を「１」にす
る。また信号線１０を介して指定された制御装置Ａとの
インタフェース信号を有効にする。
介してデコーダ３の制御人力に接続され、デコーダ３か
らデコード結果がアンドゲート５の一方の入力に接続さ
れる。第３図に示すバスＢに対応している３本の信号線
１０がそれぞれアンドゲート５の他の入力に接続される
。接続している被制御装置Ｃがあるときはその信号線１
０は「１」になっている。各アンドゲート５の出力はそ
れぞれオアゲート６０入力に接続される。オアゲート６
の反転出力は信号線１２を介してフリップフロップ２の
リセット入力に接続され、またデコーダ４の制御入力に
接続される。新たに接続する制御装置Ａに接続されてい
る被制御装置Ｃがあるときは、そのアンドゲート５から
「１」がオアゲート６の入力に接続され、オアゲート６
から「０」がフリップフロップ２のリセット２のリセッ
ト入力およびデコーダ４の制御入力に接続されるので、
フリップフロップ２はリセットされずまたデコーダ４は
非アクティブである。新たに接続する制御装置Ａに接続
されている被制御装置Ｃがなくなると、オアゲート６の
出力はｒｌＪとなり、フリップフロップ２はリセットさ
れ、信号線１０の状態に関係なく、オアゲート６の出力
は「１」となり、デコーダ４はアクティブとなる。デコ
ーダ４からのデコード結果「１」がゲート７を介して指
定された制御装置Ａに対応する信号線１０を「１」にす
る。また信号線１０を介して指定された制御装置Ａとの
インタフェース信号を有効にする。
このような構成の切換制御装置の動作について説明する
。
。
第２図は本発明の切換制御装置の動作タイムチャートで
ある。第３図に示す制御装置Ａ１〜Ａ。
ある。第３図に示す制御装置Ａ１〜Ａ。
と被制御装置Ｃ１〜Ｃ３との接続が制御装置Ａ。
と被制御装置Ｃい制御装置Ａ２と被制御装置Ｃ２、制御
装置Ａ：ｌと被制御装置Ｃ１を初期状態としてシステム
制御装置りからの接続指示に対応する動作を示している
。
装置Ａ：ｌと被制御装置Ｃ１を初期状態としてシステム
制御装置りからの接続指示に対応する動作を示している
。
■ 被制御装置ＣＩに対する制御装置Ａ、接続指示で被
制御装置Ｃ１はバスＢ１を開放する。
制御装置Ｃ１はバスＢ１を開放する。
■ 被制御装置Ｃ３に対する制御装置Ａ、接続指示で被
制御装置Ｃ３はバスＢ３を開放する。
制御装置Ｃ３はバスＢ３を開放する。
このときに被制御装置Ｃ３は新たに接続する制御装置Ａ
１には被制御装置Ｃ１が接続されていないことを知りバ
スＢ１に接続する。
１には被制御装置Ｃ１が接続されていないことを知りバ
スＢ１に接続する。
■ 被制御装置Ｃ３がバスＢ３を開放することにより、
被制御装置ＣＩは制御装置Ａ３には被制御装置Ｃ３が接
続されていないことを知り待合わせていたバスＢ３への
接続を行う。
被制御装置ＣＩは制御装置Ａ３には被制御装置Ｃ３が接
続されていないことを知り待合わせていたバスＢ３への
接続を行う。
上述のように、バスには同時に複数の被制御装置Ｃが接
続されることはなく、またシステム制御装置りからの制
御にも順序性や中立状態への指示等が不要である。
続されることはなく、またシステム制御装置りからの制
御にも順序性や中立状態への指示等が不要である。
次に第１図により被制御装置Ｃが新たに接続する制御装
置Ａに他の被制御装置Ｃが接続されているかどうかを知
る手段について説明する。第１図は少なくとも被制御装
置Ｃのすべてを接続する制御バス１０と制御バス１０に
接続されすべての被制御装置Ｃが有する切換制御回路の
ブロック構成図である。レジスタｌはシステム制御装置
りからの新たな接続先制御装置番号を格納し、フリップ
フロップ２はシステム制御装置りからの接続変更指示で
セットされる。デコーダ３．４はそれぞれ信号線１１．
１２が「１」のときに、デコード結果を出力する。また
３本の信号線１０はそれぞれ第３図に示すバスＢ、〜Ｂ
、に対応し、接続している被制御装置Ｃがあるときは「
１」である。接続変更指示があると、接続先番号がレジ
スタ１に格納され、またその指示でフリップフロップ２
がセントされ、デコーダ３がアクティブになる。このと
きに新たに指示された制御装置Ａに接続されている被制
御装置Ｃがあるかどうかアンドゲート５およびオアゲー
ト６で調べられる。もし接続された被制御装置Ｃがある
場合はオアゲート６の出力（信号線１２）が「０」であ
り、デコーダ４を非アクディプにし、またフリップフロ
ップ２を「１」のままに保つ。
置Ａに他の被制御装置Ｃが接続されているかどうかを知
る手段について説明する。第１図は少なくとも被制御装
置Ｃのすべてを接続する制御バス１０と制御バス１０に
接続されすべての被制御装置Ｃが有する切換制御回路の
ブロック構成図である。レジスタｌはシステム制御装置
りからの新たな接続先制御装置番号を格納し、フリップ
フロップ２はシステム制御装置りからの接続変更指示で
セットされる。デコーダ３．４はそれぞれ信号線１１．
１２が「１」のときに、デコード結果を出力する。また
３本の信号線１０はそれぞれ第３図に示すバスＢ、〜Ｂ
、に対応し、接続している被制御装置Ｃがあるときは「
１」である。接続変更指示があると、接続先番号がレジ
スタ１に格納され、またその指示でフリップフロップ２
がセントされ、デコーダ３がアクティブになる。このと
きに新たに指示された制御装置Ａに接続されている被制
御装置Ｃがあるかどうかアンドゲート５およびオアゲー
ト６で調べられる。もし接続された被制御装置Ｃがある
場合はオアゲート６の出力（信号線１２）が「０」であ
り、デコーダ４を非アクディプにし、またフリップフロ
ップ２を「１」のままに保つ。
つまりこの状態で指定された制御装置Ａに接続されてい
る被制御装置Ｃがなくなるのを待ち合わせる。信号線１
０の指定された制御装置Ａに対応する信号が「０」にな
る（すなわち、指定された制御装置Ａに接続されている
被制御装置Ｃがなくなる。）とオアゲート６の出力がｒ
ｌＪになり、フリップフロップ２がリセットされ、デコ
ーダ３は非アクティブとなり、オアゲート６の出力は信
号８３１０の状態に関係なく「ｌ」が保たれる。またデ
コーダ４はアクティブになりゲート７を経由して指定さ
れた制御装置Ａに対応する信号線１０を「１」にする。
る被制御装置Ｃがなくなるのを待ち合わせる。信号線１
０の指定された制御装置Ａに対応する信号が「０」にな
る（すなわち、指定された制御装置Ａに接続されている
被制御装置Ｃがなくなる。）とオアゲート６の出力がｒ
ｌＪになり、フリップフロップ２がリセットされ、デコ
ーダ３は非アクティブとなり、オアゲート６の出力は信
号８３１０の状態に関係なく「ｌ」が保たれる。またデ
コーダ４はアクティブになりゲート７を経由して指定さ
れた制御装置Ａに対応する信号線１０を「１」にする。
信号線１３は指定された制御装置Ａとのインタフェース
信号を有効とする信号であり、この信号により制御装置
Ａに対応したバスＢに被制御装置Ｃが接続される。
信号を有効とする信号であり、この信号により制御装置
Ａに対応したバスＢに被制御装置Ｃが接続される。
以上説明したように、本発明は、システム制御装置に順
序制御あるいは中立指示等の制御の複雑さを必要とせず
、かつ二重接続による誤動作および電子回路の破壊を防
ぐことができる優れた効果がある。
序制御あるいは中立指示等の制御の複雑さを必要とせず
、かつ二重接続による誤動作および電子回路の破壊を防
ぐことができる優れた効果がある。
第１図は本発明の一実施例切換制御装置の被制御装置の
切換制御回路のブロック構成図。 第２図は本発明の切換制御装置の動作タイムチャー１・
。 第３図は切換制御装置のブロック構成図。 ｌ・・・レジスタ、２・・・フリップフロップ、３．４
・・・デコーダ、５・・・アンドゲート、６・・・ノア
ゲート、７・・・ゲート、１０〜１３・・・信号線、Ａ
Ｉ”” Ａ ３・・・通信制御部（制御装置）、Ｂ＋
７８３・・・バス、Ｃ８〜Ｃ１・・・回線接続部（被制
御装置）。
切換制御回路のブロック構成図。 第２図は本発明の切換制御装置の動作タイムチャー１・
。 第３図は切換制御装置のブロック構成図。 ｌ・・・レジスタ、２・・・フリップフロップ、３．４
・・・デコーダ、５・・・アンドゲート、６・・・ノア
ゲート、７・・・ゲート、１０〜１３・・・信号線、Ａ
Ｉ”” Ａ ３・・・通信制御部（制御装置）、Ｂ＋
７８３・・・バス、Ｃ８〜Ｃ１・・・回線接続部（被制
御装置）。
Claims (1)
- （１）複数の制御装置（Ａ＿１、Ａ＿２、Ａ＿３）と、
この複数の制御装置にそれぞれ接続される複数の被制御
装置（Ｃ＿１、Ｃ＿２、Ｃ＿３）と、この複数の被制御
装置と上記複数の制御装置との接続を制御するシステム
制御装置（Ｄ）とを備え、 上記複数の被制御装置は、このシステム制御装置の指示
に基づいて上記複数の制御装置を選択して接続する切換
制御回路を含む切換制御方式において、 上記切換制御回路は、 上記システム制御装置の接続変更の指示に基づいて接続
されている制御装置を切離した後に、新たに接続する制
御装置に他の被制御装置が接続されてないことを検出す
る検出手段と、 この検出手段の検出信号により上記新たに接続する制御
装置に接続する接続手段と を含むことを特徴とする切換制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60173003A JPS6232739A (ja) | 1985-08-05 | 1985-08-05 | 切換制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60173003A JPS6232739A (ja) | 1985-08-05 | 1985-08-05 | 切換制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6232739A true JPS6232739A (ja) | 1987-02-12 |
Family
ID=15952385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60173003A Pending JPS6232739A (ja) | 1985-08-05 | 1985-08-05 | 切換制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6232739A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63171046U (ja) * | 1987-04-28 | 1988-11-08 | ||
| JPH0282737A (ja) * | 1988-09-19 | 1990-03-23 | Yokogawa Electric Corp | 二重化バスの診断方法 |
| JPH02305143A (ja) * | 1989-05-02 | 1990-12-18 | Kone Elevator Gmbh | データ伝送回路網の保護方法および装置 |
-
1985
- 1985-08-05 JP JP60173003A patent/JPS6232739A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63171046U (ja) * | 1987-04-28 | 1988-11-08 | ||
| JPH0537559Y2 (ja) * | 1987-04-28 | 1993-09-22 | ||
| JPH0282737A (ja) * | 1988-09-19 | 1990-03-23 | Yokogawa Electric Corp | 二重化バスの診断方法 |
| JPH02305143A (ja) * | 1989-05-02 | 1990-12-18 | Kone Elevator Gmbh | データ伝送回路網の保護方法および装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6232739A (ja) | 切換制御方式 | |
| JPH07121395A (ja) | 予備装置優先選択方法 | |
| JP2861595B2 (ja) | 冗長化ｃｐｕユニットの切り替え制御装置 | |
| JPS62140155A (ja) | 装置のデ−タバス自動切替回路 | |
| JPS61134846A (ja) | 電子計算機システム | |
| JP2834306B2 (ja) | 切り替え制御回路 | |
| JPS617901A (ja) | デイジタル制御装置 | |
| JPS5816487B2 (ja) | コンピユ−タシステムにおける多重選択検出装置 | |
| JPH04350730A (ja) | 二重化回路 | |
| JPH0514323A (ja) | 回線制御装置 | |
| JPS58203561A (ja) | 外部記憶制御装置 | |
| JPS5876924A (ja) | デ−タ転送装置 | |
| JPH0380303A (ja) | 二重化装置 | |
| JPH04257931A (ja) | 計算機システム | |
| JPS61194939A (ja) | 通信制御装置 | |
| JPH0821012B2 (ja) | ダイレクトメモリアクセスの系切替装置 | |
| JPH0512189A (ja) | 情報処理システム | |
| JPH04140847A (ja) | 二重化切替方式 | |
| JPS6349849A (ja) | デ−タ処理装置 | |
| JPH04373240A (ja) | システムの安全対策方式 | |
| JPH0511822B2 (ja) | ||
| JPH0469759A (ja) | 装置選択信号のバイパス制御方式 | |
| JPS61224757A (ja) | 通信制御装置切換制御方式 | |
| JPH0250659A (ja) | 二重化システムの切換回路 | |
| JPS63276133A (ja) | 系切替装置 |