JPH0432557B2 - - Google Patents

Info

Publication number
JPH0432557B2
JPH0432557B2 JP1323019A JP32301989A JPH0432557B2 JP H0432557 B2 JPH0432557 B2 JP H0432557B2 JP 1323019 A JP1323019 A JP 1323019A JP 32301989 A JP32301989 A JP 32301989A JP H0432557 B2 JPH0432557 B2 JP H0432557B2
Authority
JP
Japan
Prior art keywords
etching
pattern
substrate
glaze layer
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1323019A
Other languages
Japanese (ja)
Other versions
JPH02216890A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP8757484A external-priority patent/JPS60231386A/en
Application filed filed Critical
Priority to JP32301989A priority Critical patent/JPH02216890A/en
Publication of JPH02216890A publication Critical patent/JPH02216890A/en
Publication of JPH0432557B2 publication Critical patent/JPH0432557B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) この発明はパターン形成方法に関する。[Detailed description of the invention] (Industrial application field) The present invention relates to a pattern forming method.

(従来の技術) たとえばAl配線パターンをエツチングにより
形成することはよく知られている。これはセラミ
ツク製の基板の表面にAlを蒸着又はスパツタに
より薄膜に形成し、これをフオトエツチング処理
によつて、所望のパターンどおりとする方法であ
る。
(Prior Art) For example, it is well known that an Al wiring pattern is formed by etching. This is a method in which a thin film of Al is formed on the surface of a ceramic substrate by vapor deposition or sputtering, and then a desired pattern is formed by photoetching the film.

(発明が解決しようとする問題点) ところで、一般に基板の表面のパターンをエツ
チングによつて形成しようとするとき、その端部
のパターンを他の部分のパターンと同時にエツチ
ングによつて形成する場合、端部のパターンは、
中央部のパターンよりもエツチンググレートが大
きい。
(Problems to be Solved by the Invention) Generally speaking, when a pattern on the surface of a substrate is to be formed by etching, a pattern at the end of the substrate is formed by etching at the same time as a pattern in other parts. The pattern at the end is
The etching rate is larger than the pattern in the center.

その原因として、蒸着又はスパツタにより薄膜
を形成する場合、基板の端部より中央部の方がよ
り厚く成膜される傾向にあること、及び複数の基
板を互いに接近させて配置してエツチングする場
合、基板の中央部はその端部に比較してエツチン
グ液の当接量が少ないことが考えられる。
This is because when thin films are formed by vapor deposition or sputtering, the film tends to be thicker at the center than at the edges of the substrate, and when multiple substrates are placed close to each other for etching. It is conceivable that the amount of etching liquid that comes into contact with the central portion of the substrate is smaller than that with the edge portions.

そのため基板上の中央部のパターンが形成され
るようにエツチング条件を定めたとすると、端部
のパターンが必要以上にエツチングされてしま
い、場合によつてはそのパターンが切断してしま
うことがある。
Therefore, if etching conditions are set so that a pattern is formed at the center of the substrate, the pattern at the edges will be etched more than necessary, and in some cases, the pattern may be cut off.

特に端部に中央部のパターンよりも密のパター
ンを形成しようとするときは、その端部における
パターンの切断は顕著に発生する。
Particularly when attempting to form a pattern at the edges that is denser than the pattern at the center, the pattern is noticeably cut at the edges.

この発明は、基板の表面の端部と、端部以外の
他の部分とにパターンを同時にエツチングによつ
て形成する場合でも、端部と他の部分とにおける
両パターンの形成を確実にすることを目的とす
る。
The present invention is to ensure that both patterns are formed at the edge and other parts even when patterns are simultaneously formed on the edge and other parts of the surface of the substrate by etching. With the goal.

(問題点を解決するための手段) この発明は、基板の表面の端部にグレーズ層を
設け、このグレーズ層の表面とグレーズ層以外の
基板のセラミツク部分に、同時にパターンをエツ
チングによつて形成することを特徴とする。
(Means for Solving the Problems) This invention provides a glaze layer at the edge of the surface of a substrate, and simultaneously forms a pattern on the surface of this glaze layer and on the ceramic portion of the substrate other than the glaze layer by etching. It is characterized by

(作用) 同じエツチング条件でも、セラミツク製の基板
の表面のAlをエツチングするときと、その基板
上のグレーズ層の表面のAlをエツチングすると
きとでは、エツチンググレートが異なる。
(Function) Even under the same etching conditions, the etching rate is different when etching Al on the surface of a ceramic substrate and when etching Al on the surface of the glaze layer on the substrate.

これを具体例をあげて説明すると、厚さ1〜
2μmのAlについては、セラミツク製の基板の表
面におけるエツチングレートは、グレーズ層の表
面におけるそれよりも、約20%大きくなる。
To explain this with a specific example, the thickness is 1~
For 2 μm Al, the etching rate at the surface of the ceramic substrate is approximately 20% greater than that at the surface of the glaze layer.

第1図はAlのエツチング速度特性図を示し、
厚さ2μmのAlを、リン酸系エツチング液(液温
40℃)でエツチングしたときの、エツチング時間
に対するエツチングされたAlの厚さを示したも
のである。
Figure 1 shows the etching rate characteristics of Al.
Al with a thickness of 2 μm was etched using a phosphoric acid etching solution (solution temperature
This figure shows the thickness of etched Al versus etching time when etching was performed at 40°C.

これからも、セラミツク基板上のAlがグレー
ズ層上のそれよりも、多くエツチングされている
ことが理解される。これはセラミツク基板上の
Alの表面が凹凸で、エツチング液との当接面積
が大きいので、エツチングが速くすすむことに起
因するものと考えられる。
It can be seen from this that more Al on the ceramic substrate is etched than on the glaze layer. This is on a ceramic substrate
This is thought to be due to the fact that the surface of Al is uneven and has a large contact area with the etching solution, so etching progresses quickly.

一方セラミツク基板上のパターンが同じであつ
ても、基板の端部よりも中央部分に向かう程、エ
ツチング時間は増大することは前述した。第2図
はAl配線について端部からの距離に対するエツ
チング時間を示す特性図である。
On the other hand, as mentioned above, even if the pattern on the ceramic substrate is the same, the etching time increases toward the center of the substrate rather than the edges. FIG. 2 is a characteristic diagram showing the etching time versus the distance from the end of the Al wiring.

エツチング液は前述したものと同じものを使用
した。同じ幅のAl部分をエツチングするのに、
端部側では中央部分よりもエツチング時間は、約
20%短くなることが同図から理解される。
The same etching solution as described above was used. To etch Al parts of the same width,
The etching time on the edge side is approximately
It can be seen from the figure that the length is 20% shorter.

したがつて粗密のパターンが混じり合う場合、
表面の端部に、エツチングレートの小さいグレー
ズ層を設け、その表面で密のパターンをエツチン
グすれば、密のパターンのエツチングされるAl
の量は抑制され、基板の表面の他の部分における
粗のパターンとともに、同時に最適にエツチング
できるようになる。
Therefore, when coarse and dense patterns are mixed,
If a glaze layer with a small etching rate is provided at the edge of the surface and a dense pattern is etched on that surface, the Al
The amount of etch is suppressed, allowing optimal etching at the same time as a coarse pattern on other parts of the surface of the substrate.

(実施例) 第3図はこの発明の実施例方法を示すもので、
セラミツク、たとえばアルミナセラツミツク製の
基板1の表面にAl配線パターンをエツチングで
形成するのに、パターン間隔が微細な(密の)配
線部2を形成するとき、その配線部2は、基板1
上の端部に予め形成したグレーズ層3の表面に形
成する。
(Example) FIG. 3 shows an example method of this invention.
When an Al wiring pattern is formed by etching on the surface of a substrate 1 made of ceramic, for example, alumina ceramic, and a wiring portion 2 with fine (dense) pattern spacing is formed, the wiring portion 2 is formed on the substrate 1.
It is formed on the surface of the glaze layer 3 previously formed on the upper end.

具体的には、密の配線部2の形成予定位置であ
る端部に、予めグレーズ層3を形成しておき、つ
いで基板1の表面(グレーズ層3の表面も含む。)
にAlの薄膜を形成してから、フオトエツチング
により配線部2を、パターン間隔が粗の配線部4
と同時に形成すればよい。
Specifically, the glaze layer 3 is formed in advance at the end portion where the dense wiring portion 2 is planned to be formed, and then the surface of the substrate 1 (including the surface of the glaze layer 3) is formed.
After forming a thin film of Al, the wiring part 2 is formed by photo-etching, and the wiring part 4 with a coarse pattern spacing is formed by photo-etching.
They may be formed at the same time.

配線部2におけるエツチング量は、配線部4の
それより少ないので、配線部2が所定の線幅にエ
ツチングされる頃には、配線部4も所定の線幅に
エツチングされるようになり、したがつて両配線
部2,4は最適にエツチングされることになる。
Since the amount of etching in the wiring part 2 is smaller than that in the wiring part 4, by the time the wiring part 2 is etched to a predetermined line width, the wiring part 4 is also etched to a predetermined line width. As a result, both wiring portions 2 and 4 are etched optimally.

なおここに使用できるグレーズ層としては、そ
の組成が、SiO2,MgO2,Zr2O3系のものが好適
である。また以上の説明はパターンの形成対象と
してAlの場合について説明したが、Cu,Auなど
についても同様の効果が得られることが確認され
ている。
The glaze layer that can be used here preferably has a composition of SiO 2 , MgO 2 , and Zr 2 O 3 . Furthermore, although the above description has been made regarding the case of Al as the pattern formation target, it has been confirmed that similar effects can be obtained with Cu, Au, and the like.

(発明の効果) 以上詳述したようにこの発明によれば、基板表
面にパターンをエツチングによつて形成する場
合、基板表面の端部にグレーズ層を設け、その表
面及びグレーズ層以外の表面のパターンを、同時
にエツチングによつて形成するようにしたので、
基板表面のすべてのパターンを同時にかつ最適に
エツチングできる効果を奏する。
(Effects of the Invention) As detailed above, according to the present invention, when a pattern is formed on the surface of a substrate by etching, a glaze layer is provided at the edge of the substrate surface, and the surface of the glaze layer and the surface other than the glaze layer are Since the pattern was formed by etching at the same time,
The effect is that all patterns on the substrate surface can be etched simultaneously and optimally.

【図面の簡単な説明】[Brief explanation of drawings]

第1図、第2図はエツチング速度を示す特性
図、第3図はこの発明の実施例方法を説明するた
めの基板の平面図である。 1……基板、2……パターン間隔が微細な配線
部、3……グレーズ層、4……パターン間隔が粗
い配線部。
FIGS. 1 and 2 are characteristic diagrams showing the etching rate, and FIG. 3 is a plan view of a substrate for explaining an embodiment of the method of the present invention. 1...Substrate, 2...Wiring portion with fine pattern spacing, 3...Glaze layer, 4... Wiring portion with coarse pattern spacing.

Claims (1)

【特許請求の範囲】 1 セラミツク製の基板の表面にパターンをエツ
チングによつて形成する方法において、 前記基板の表面の端部にグレーズ層を設け、前
記グレーズ層の表面と前記グレーズ層以外の表面
とに、パターンを同時にエツチングによつて形成
することを特徴とするパターン形成方法。
[Claims] 1. A method of forming a pattern on the surface of a ceramic substrate by etching, wherein a glaze layer is provided at the end of the surface of the substrate, and the surface of the glaze layer and the surface other than the glaze layer are and a pattern forming method characterized in that the pattern is simultaneously formed by etching.
JP32301989A 1984-04-28 1989-12-13 Forming method for pattern Granted JPH02216890A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32301989A JPH02216890A (en) 1984-04-28 1989-12-13 Forming method for pattern

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8757484A JPS60231386A (en) 1984-04-28 1984-04-28 Method of forming pattern
JP32301989A JPH02216890A (en) 1984-04-28 1989-12-13 Forming method for pattern

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP8757484A Division JPS60231386A (en) 1984-04-28 1984-04-28 Method of forming pattern

Publications (2)

Publication Number Publication Date
JPH02216890A JPH02216890A (en) 1990-08-29
JPH0432557B2 true JPH0432557B2 (en) 1992-05-29

Family

ID=26428828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32301989A Granted JPH02216890A (en) 1984-04-28 1989-12-13 Forming method for pattern

Country Status (1)

Country Link
JP (1) JPH02216890A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60231386A (en) * 1984-04-28 1985-11-16 ロ−ム株式会社 Method of forming pattern

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60231386A (en) * 1984-04-28 1985-11-16 ロ−ム株式会社 Method of forming pattern

Also Published As

Publication number Publication date
JPH02216890A (en) 1990-08-29

Similar Documents

Publication Publication Date Title
WO2000014797A3 (en) Isolation region forming methods
US4007352A (en) Thin film thermal print head
JPH0432557B2 (en)
JPH0231872B2 (en)
JPS5820157B2 (en) How to form a circuit board
JPS54161285A (en) Manufacture of semiconductor device
JP2564284B2 (en) Method of manufacturing thin film coil
JPS5877016A (en) Production of thin film magnetic head
JPH0447886B2 (en)
JPS61130061A (en) Manufacture of thermal head
KR920006202B1 (en) Method of manufacturing electrode rad of hall element
JPH04307958A (en) Manufacture of semiconductor integrated circuit device
JPS63133647A (en) Manufacture of semiconductor device
JPH07176412A (en) Manufacture of rectangular chip resistor
JPS5817689A (en) Manufacture of josephson circuit
JPS6064435A (en) Manufacture of semiconductor device
JPH023926A (en) Forming method of wiring
JPS60198745A (en) Semiconductor integrated circuit device
JPS6149437A (en) Semiconductor device
JPS6271007A (en) Gap forming method for magnetic head
JPS6439040A (en) Formation of contact hole
JPS61140134A (en) Manufacture of semiconductor device
JPH03274730A (en) Manufacture of semiconductor device
JPS63166255A (en) Method for forming thin film resistance pattern
JPS5620164A (en) Formation of metallic film pattern

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term