JPH04306919A - Ａ−ｄ変換装置 - Google Patents
Ａ−ｄ変換装置Info
- Publication number
- JPH04306919A JPH04306919A JP7130791A JP7130791A JPH04306919A JP H04306919 A JPH04306919 A JP H04306919A JP 7130791 A JP7130791 A JP 7130791A JP 7130791 A JP7130791 A JP 7130791A JP H04306919 A JPH04306919 A JP H04306919A
- Authority
- JP
- Japan
- Prior art keywords
- input
- conversion
- converter
- analog signal
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 55
- 239000002699 waste material Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、Ａ−Ｄ変換装置に関し
、更に詳しくは、ワンチップマイクロコントローラ等に
使用されるＡ−Ｄ変換装置（アナログ−デジタル信号変
換装置）に関する。
、更に詳しくは、ワンチップマイクロコントローラ等に
使用されるＡ−Ｄ変換装置（アナログ−デジタル信号変
換装置）に関する。
【０００２】近年、ワンチップマイクロコントローラは
様々なコンピュータ応用機器に極めて広範囲に利用され
るようになっており、特にアナログ−デジタル変換器を
内蔵したものも多用されている。Ａ−Ｄ変換装置は、装
置一台当りの素子数が極めて多いため、複数のアナログ
信号入力に兼用されるのが通例であり、ワンチップマイ
クロコントローラでは、一のＡ−Ｄ変換装置に対して例
えば４または８の各アナログ信号入力部（ポート）が設
けられ、これらの各入力ポートは入力選択器を成すマル
チプレクサによって順次選択される構成になっている。
様々なコンピュータ応用機器に極めて広範囲に利用され
るようになっており、特にアナログ−デジタル変換器を
内蔵したものも多用されている。Ａ−Ｄ変換装置は、装
置一台当りの素子数が極めて多いため、複数のアナログ
信号入力に兼用されるのが通例であり、ワンチップマイ
クロコントローラでは、一のＡ−Ｄ変換装置に対して例
えば４または８の各アナログ信号入力部（ポート）が設
けられ、これらの各入力ポートは入力選択器を成すマル
チプレクサによって順次選択される構成になっている。
【０００３】
【従来の技術】従来のＡ−Ｄ変換装置において複数のア
ナログ信号をデジタル信号に変換する際には、中央処理
装置（ＣＰＵ）において変換を開始する入力ポートを指
定し、入力選択器に接続されている各アナログ信号入力
ポートを順次に選択することで、変換器に入力される各
アナログ信号を順次デジタル信号に変換する。通常、入
力選択器に接続されている全数の入力数の変換が終了す
るまでこの変換が続けられる。
ナログ信号をデジタル信号に変換する際には、中央処理
装置（ＣＰＵ）において変換を開始する入力ポートを指
定し、入力選択器に接続されている各アナログ信号入力
ポートを順次に選択することで、変換器に入力される各
アナログ信号を順次デジタル信号に変換する。通常、入
力選択器に接続されている全数の入力数の変換が終了す
るまでこの変換が続けられる。
【０００４】
【発明が解決しようとする課題】ワンチップマイクロコ
ントローラは汎用性が高いため、その製品は、これを組
込む特定の応用機器個々において必ずしも必要のないア
ナログ信号入力ポートが設けられているのが通例である
。このためこれら応用機器においては、特定のアナログ
信号入力ポートのみについて必要なＡ−Ｄ変換を行うた
めに、実際には信号が入力されていない、或いはその時
点では不必要な信号入力ポートについても順次にＡ−Ｄ
変換が行なわれ、この不必要なＡ−Ｄ変換を行うため変
換に要する時間が無駄になるばかりか、デジタル信号に
変換した後にこの信号を格納するためのメモリにも無駄
が生ずるという問題がある。しかし、従来この点につい
て問題とされた例は知られていない。
ントローラは汎用性が高いため、その製品は、これを組
込む特定の応用機器個々において必ずしも必要のないア
ナログ信号入力ポートが設けられているのが通例である
。このためこれら応用機器においては、特定のアナログ
信号入力ポートのみについて必要なＡ−Ｄ変換を行うた
めに、実際には信号が入力されていない、或いはその時
点では不必要な信号入力ポートについても順次にＡ−Ｄ
変換が行なわれ、この不必要なＡ−Ｄ変換を行うため変
換に要する時間が無駄になるばかりか、デジタル信号に
変換した後にこの信号を格納するためのメモリにも無駄
が生ずるという問題がある。しかし、従来この点につい
て問題とされた例は知られていない。
【０００５】本発明は、上記従来のＡ−Ｄ変換装置の問
題に鑑み、信号変換時に不必要な信号変換が行なわれる
ことをできるだけ防止し、信号変換時間及び信号を記憶
するためのメモリに無駄が生じなく、効率の高い変換を
行うことができるワンチップマイクロコントローラに好
適なＡ−Ｄ変換装置を提供することを目的とする。
題に鑑み、信号変換時に不必要な信号変換が行なわれる
ことをできるだけ防止し、信号変換時間及び信号を記憶
するためのメモリに無駄が生じなく、効率の高い変換を
行うことができるワンチップマイクロコントローラに好
適なＡ−Ｄ変換装置を提供することを目的とする。
【０００６】
【課題を達成するための手段】図１は、本発明の一実施
例のＡ−Ｄ変換装置を含むマイクロコントローラのブロ
ック図である。
例のＡ−Ｄ変換装置を含むマイクロコントローラのブロ
ック図である。
【０００７】前記目的を達成するため、本発明のＡ−Ｄ
変換装置は、図１に例示したように、初期値を与えられ
カウント入力の度毎に順次カウントしてカウント値を出
力する制御カウンタ（１１）と、複数のアナログ信号入
力から前記制御カウンタ（１１）の各カウント値に夫々
従う一のアナログ信号入力を選択する入力選択器（１２
）と、前記各選択された一のアナログ信号入力を夫々デ
ジタル信号に変換する変換器（１３）と、前記各選択さ
れた一のアナログ信号入力の前記変換の終了毎に前記制
御カウンタ（１１）に対して前記カウント入力を与える
制御部（１４）とを備え、複数の各アナログ信号入力を
順次変換して夫々デジタル信号として出力するＡ−Ｄ変
換装置において、第一の指定値を記憶し、前記制御カウ
ンタに対して該第一の指定値を前記初期値として与える
変換開始入力指定レジスタと、第二の指定値を記憶し、
該第二の指定値を出力する変換終了入力指定レジスタ（
１５）と、前記制御カウンタ（１１）のカウント値と前
記第二の指定値とを比較し、双方の相互一致を検出する
と前記制御部（１４）に対して前記カウント入力を停止
させるカウント終了信号を出力する比較器（１７）とを
更に備えることを特徴とするものである。
変換装置は、図１に例示したように、初期値を与えられ
カウント入力の度毎に順次カウントしてカウント値を出
力する制御カウンタ（１１）と、複数のアナログ信号入
力から前記制御カウンタ（１１）の各カウント値に夫々
従う一のアナログ信号入力を選択する入力選択器（１２
）と、前記各選択された一のアナログ信号入力を夫々デ
ジタル信号に変換する変換器（１３）と、前記各選択さ
れた一のアナログ信号入力の前記変換の終了毎に前記制
御カウンタ（１１）に対して前記カウント入力を与える
制御部（１４）とを備え、複数の各アナログ信号入力を
順次変換して夫々デジタル信号として出力するＡ−Ｄ変
換装置において、第一の指定値を記憶し、前記制御カウ
ンタに対して該第一の指定値を前記初期値として与える
変換開始入力指定レジスタと、第二の指定値を記憶し、
該第二の指定値を出力する変換終了入力指定レジスタ（
１５）と、前記制御カウンタ（１１）のカウント値と前
記第二の指定値とを比較し、双方の相互一致を検出する
と前記制御部（１４）に対して前記カウント入力を停止
させるカウント終了信号を出力する比較器（１７）とを
更に備えることを特徴とするものである。
【０００８】
【作用】第一の指定値を記憶する変換開始入力指定レジ
スタと、第二の指定値を記憶する変換終了入力指定レジ
スタとを設け、制御カウンタのカウント値を第一の指定
値から第二の指定値までとすることにより、Ａ−Ｄ変換
装置における信号変換を行なう信号入力ポートを必要な
範囲に限定でき、不必要な変換を行うための無駄な時間
とメモリの使用を省くことができる。
スタと、第二の指定値を記憶する変換終了入力指定レジ
スタとを設け、制御カウンタのカウント値を第一の指定
値から第二の指定値までとすることにより、Ａ−Ｄ変換
装置における信号変換を行なう信号入力ポートを必要な
範囲に限定でき、不必要な変換を行うための無駄な時間
とメモリの使用を省くことができる。
【０００９】
【実施例】図面を参照して本発明を更に説明する。図１
に示した８ビットのマイクロコントローラは、逐次比較
型Ａ−Ｄ変換装置が例として挙げてある。同図において
、中央処理装置（ＣＰＵ）１はレジスタ、演算装置を含
んで構成され、データバス／アドレスバス２を介してＲ
ＯＭ３、ＲＡＭ４、入出力ポート５並びに本発明の実施
例のＡ−Ｄ変換装置１０等に連絡している。ＲＯＭ３に
は、ＣＰＵ１を制御する命令が書き込まれており、また
Ａ−Ｄ変換装置１０に与える第一及び第二の指定値も記
録されている。ＲＡＭ３では、演算結果やデータが一時
的に保存され、Ａ−Ｄ変換装置１０からの出力であるデ
ジタル信号或いは別の入力ポートから入力された信号な
どが同様に保存される。ＣＰＵ１は、電源が投入された
時点でＲＯＭ３に記録されている信号に従って必要な初
期化を行なった上で全体の制御を行なう。
に示した８ビットのマイクロコントローラは、逐次比較
型Ａ−Ｄ変換装置が例として挙げてある。同図において
、中央処理装置（ＣＰＵ）１はレジスタ、演算装置を含
んで構成され、データバス／アドレスバス２を介してＲ
ＯＭ３、ＲＡＭ４、入出力ポート５並びに本発明の実施
例のＡ−Ｄ変換装置１０等に連絡している。ＲＯＭ３に
は、ＣＰＵ１を制御する命令が書き込まれており、また
Ａ−Ｄ変換装置１０に与える第一及び第二の指定値も記
録されている。ＲＡＭ３では、演算結果やデータが一時
的に保存され、Ａ−Ｄ変換装置１０からの出力であるデ
ジタル信号或いは別の入力ポートから入力された信号な
どが同様に保存される。ＣＰＵ１は、電源が投入された
時点でＲＯＭ３に記録されている信号に従って必要な初
期化を行なった上で全体の制御を行なう。
【００１０】図２は図１のマイクロコントローラにおけ
る逐次比較型Ａ−Ｄ変換装置１０の詳細を示すブロック
図である。同図に示したように、このＡ−Ｄ変換装置１
０は、変換器本体部分１３と、Ａ−Ｄ変換装置の全体の
制御を行なう制御部（制御ロジック部）１４と、変換開
始入力指定レジスタ１５、変換終了入力指定レジスタ１
６、制御カウンタ１１、比較器１７及び選択器を成すマ
ルチプレクサ１２から構成されている。マルチプレクサ
１２には入力（０）から入力（７）までの８個の入力ポ
ートが接続可能であり、個々の応用機器の必要に応じて
１以上が接続され使用される。
る逐次比較型Ａ−Ｄ変換装置１０の詳細を示すブロック
図である。同図に示したように、このＡ−Ｄ変換装置１
０は、変換器本体部分１３と、Ａ−Ｄ変換装置の全体の
制御を行なう制御部（制御ロジック部）１４と、変換開
始入力指定レジスタ１５、変換終了入力指定レジスタ１
６、制御カウンタ１１、比較器１７及び選択器を成すマ
ルチプレクサ１２から構成されている。マルチプレクサ
１２には入力（０）から入力（７）までの８個の入力ポ
ートが接続可能であり、個々の応用機器の必要に応じて
１以上が接続され使用される。
【００１１】変換器本体部分１３は、マルチプレクサ１
２から選択されたアナログ信号を入力されこれを一定時
間保持するサンプル・ホールド回路１３Ａ、アナログ信
号と大小を比較すべきデジタル値を逐次出力する比較レ
ジスタ１３Ｂ、比較レジスタ１３Ｂからのデジタル値を
アナログ信号に変換するデジタル・アナログコンバータ
１３Ｃ、サンプル・ホールド回路１３Ａの出力である入
力アナログ信号とデジタル・アナログコンバータ１３Ｃ
からのアナログ信号とを比較してその大小を判定して結
果を再び比較レジスタ１３Ｂに返すアナログ比較器１３
Ｄ、比較レジスタ１３Ｂの各ビット全てが確定した後こ
の結果を入力される結果レジスタ１３Ｅから構成される
。
２から選択されたアナログ信号を入力されこれを一定時
間保持するサンプル・ホールド回路１３Ａ、アナログ信
号と大小を比較すべきデジタル値を逐次出力する比較レ
ジスタ１３Ｂ、比較レジスタ１３Ｂからのデジタル値を
アナログ信号に変換するデジタル・アナログコンバータ
１３Ｃ、サンプル・ホールド回路１３Ａの出力である入
力アナログ信号とデジタル・アナログコンバータ１３Ｃ
からのアナログ信号とを比較してその大小を判定して結
果を再び比較レジスタ１３Ｂに返すアナログ比較器１３
Ｄ、比較レジスタ１３Ｂの各ビット全てが確定した後こ
の結果を入力される結果レジスタ１３Ｅから構成される
。
【００１２】電源が投入されると、ＣＰＵ１は必要な他
の初期化の処理と共にＡ−Ｄ変換装置１０のためにＲＯ
Ｍ３から第一及び第二の指定値を読み出し、この信号を
夫々Ａ−Ｄ変換装置１０内の変換開始入力指定レジスタ
１５及び変換終了入力指定レジスタ１６に与える。例え
ば、第一の指定値は“１”、第二の指定値は“３”とい
うように、マルチプレクサ１２に実際に接続されたアナ
ログ信号入力ポート、入力（１）から入力（３）迄に合
わせて応用機器製作者によってＲＯＭ内に書込みがなさ
れている。
の初期化の処理と共にＡ−Ｄ変換装置１０のためにＲＯ
Ｍ３から第一及び第二の指定値を読み出し、この信号を
夫々Ａ−Ｄ変換装置１０内の変換開始入力指定レジスタ
１５及び変換終了入力指定レジスタ１６に与える。例え
ば、第一の指定値は“１”、第二の指定値は“３”とい
うように、マルチプレクサ１２に実際に接続されたアナ
ログ信号入力ポート、入力（１）から入力（３）迄に合
わせて応用機器製作者によってＲＯＭ内に書込みがなさ
れている。
【００１３】所定の制御のためアナログ信号の入力が必
要になり、ＣＰＵ１からアナログ信号変換開始指令信号
が出力されると、Ａ−Ｄ変換装置１０は作動を開始し、
まず変換開始入力指定レジスタ１５が記憶している第一
の指定値“１”をカウンタに対しその初期値として与え
る。この初期値はそのまま選択器を成すマルチプレクサ
１２に与えられる。マルチプレクサ１２はこの初期値に
従うアナログ信号入力ポート、入力（１）を選択してＡ
−Ｄ変換器本体１３の一部を構成するサンプル・ホール
ド回路１３Ａに与え、サンプル・ホールド回路１３Ａは
この信号値を一定時間保持すると共にアナログ比較器１
３Ｄにその一方の入力として与える。
要になり、ＣＰＵ１からアナログ信号変換開始指令信号
が出力されると、Ａ−Ｄ変換装置１０は作動を開始し、
まず変換開始入力指定レジスタ１５が記憶している第一
の指定値“１”をカウンタに対しその初期値として与え
る。この初期値はそのまま選択器を成すマルチプレクサ
１２に与えられる。マルチプレクサ１２はこの初期値に
従うアナログ信号入力ポート、入力（１）を選択してＡ
−Ｄ変換器本体１３の一部を構成するサンプル・ホール
ド回路１３Ａに与え、サンプル・ホールド回路１３Ａは
この信号値を一定時間保持すると共にアナログ比較器１
３Ｄにその一方の入力として与える。
【００１４】制御ロジック部１４は比較レジスタ１３Ｂ
に対して変換クロックを出力し、比較レジスタ１３Ｂは
、このクロックを受けて最上位のビット７を“１”に他
のビットを全て“０”にしてこれをデジタル・アナログ
コンバータ１３Ｃに出力する。デジタル・アナログコン
バータ１３Ｃにおいて比較レジスタ１３Ｂのデジタル値
はアナログ信号に変換され、このアナログ信号は、安定
化のための待機時間の後アナログ比較器１３Ｄの他方の
入力に入力され、サンプル・ホールド回路１３Ａの出力
であるアナログ信号とについてその大小が比較され、結
果が比較レジスタ１３Ｂに与えられる。
に対して変換クロックを出力し、比較レジスタ１３Ｂは
、このクロックを受けて最上位のビット７を“１”に他
のビットを全て“０”にしてこれをデジタル・アナログ
コンバータ１３Ｃに出力する。デジタル・アナログコン
バータ１３Ｃにおいて比較レジスタ１３Ｂのデジタル値
はアナログ信号に変換され、このアナログ信号は、安定
化のための待機時間の後アナログ比較器１３Ｄの他方の
入力に入力され、サンプル・ホールド回路１３Ａの出力
であるアナログ信号とについてその大小が比較され、結
果が比較レジスタ１３Ｂに与えられる。
【００１５】比較レジスタで１３Ｂは、次の変換クロッ
クに応答して、前記比較結果において入力アナログ信号
の方が大きいときには最上位のビット７を“１”のまま
とした上で更に次の上位ビット６を“１”にし残りのビ
ットを“０”として出力し、また、前記比較結果におい
て入力アナログ信号の方が小さいときには最上位ビット
７を“０”にした上で次の上位ビット６のみを“１”に
して出力する。このように最上位ビットが決定され、次
の上位ビットについて決定を行なうためにデジタル・ア
ナログコンバータ１３Ｃの出力と選択された入力アナロ
グ信号とについての同様な大小比較が再びアナログ比較
器１３Ｄにおいて行なわれる。上記比較が逐次行われ最
下位ビット０が決定された時点で、制御ロジック部１４
は、必要な全ての比較が終ったことを自らのカウンタに
よって検出し、結果レジスタ１３Ｅに対して比較レジス
タ１３Ｂの最終値を記憶するよう指示する信号を出力す
る。
クに応答して、前記比較結果において入力アナログ信号
の方が大きいときには最上位のビット７を“１”のまま
とした上で更に次の上位ビット６を“１”にし残りのビ
ットを“０”として出力し、また、前記比較結果におい
て入力アナログ信号の方が小さいときには最上位ビット
７を“０”にした上で次の上位ビット６のみを“１”に
して出力する。このように最上位ビットが決定され、次
の上位ビットについて決定を行なうためにデジタル・ア
ナログコンバータ１３Ｃの出力と選択された入力アナロ
グ信号とについての同様な大小比較が再びアナログ比較
器１３Ｄにおいて行なわれる。上記比較が逐次行われ最
下位ビット０が決定された時点で、制御ロジック部１４
は、必要な全ての比較が終ったことを自らのカウンタに
よって検出し、結果レジスタ１３Ｅに対して比較レジス
タ１３Ｂの最終値を記憶するよう指示する信号を出力す
る。
【００１６】第一の指定値（ｃ）に基づく最初の入力、
例えば前記の例で入力（１）のアナログ信号のデジタル
化が終了すると、制御ロジック部１４から制御カウンタ
１１に対してカウントのための入力（カウントアップ信
号）ａが出力され、制御カウンタ１１は次のカウント値
ｂとして信号“２”を出力する。この信号は変換終了入
力指定レジスタ１６に記憶されている第二の指定値ｄと
比較され、相互の一致が検出されなければ、そのまま次
の入力（２）のアナログ信号が同様にデジタル信号に変
換される。
例えば前記の例で入力（１）のアナログ信号のデジタル
化が終了すると、制御ロジック部１４から制御カウンタ
１１に対してカウントのための入力（カウントアップ信
号）ａが出力され、制御カウンタ１１は次のカウント値
ｂとして信号“２”を出力する。この信号は変換終了入
力指定レジスタ１６に記憶されている第二の指定値ｄと
比較され、相互の一致が検出されなければ、そのまま次
の入力（２）のアナログ信号が同様にデジタル信号に変
換される。
【００１７】前記比較において、制御カウンタ１１のカ
ウント値ｂと変換終了入力指定レジスタ１６の出力ｄと
の相互一致が検出されると、カウント終了信号が制御ロ
ジック部１４に出力される。制御ロジック部１４は、こ
れによってこの変換が最終の入力、前記の例で入力（３
）であることを知り、この入力（３）のアナログ信号の
変換が終了したとき次のカウントアップ信号ａを出力し
ないこととするため、全体のＡ−Ｄ変換が終了する。こ
の終了の旨は、ＣＰＵ１に出力され、ＣＰＵ１は次の処
理に進む。
ウント値ｂと変換終了入力指定レジスタ１６の出力ｄと
の相互一致が検出されると、カウント終了信号が制御ロ
ジック部１４に出力される。制御ロジック部１４は、こ
れによってこの変換が最終の入力、前記の例で入力（３
）であることを知り、この入力（３）のアナログ信号の
変換が終了したとき次のカウントアップ信号ａを出力し
ないこととするため、全体のＡ−Ｄ変換が終了する。こ
の終了の旨は、ＣＰＵ１に出力され、ＣＰＵ１は次の処
理に進む。
【００１８】次に、再びアナログ信号入力が必要になり
、また必要な信号が入力（１）及び（２）のみの場合に
は、ＣＰＵ１は変換終了入力指定レジスタ１６に指定値
“２”を与え、入力（１）及び（２）についてのＡ−Ｄ
変換のみを行わせる。このように各指定値はＣＰＵ１が
必要に応じて与えることができ、また初期値に基づいて
そのまま変換することもできる。
、また必要な信号が入力（１）及び（２）のみの場合に
は、ＣＰＵ１は変換終了入力指定レジスタ１６に指定値
“２”を与え、入力（１）及び（２）についてのＡ−Ｄ
変換のみを行わせる。このように各指定値はＣＰＵ１が
必要に応じて与えることができ、また初期値に基づいて
そのまま変換することもできる。
【００１９】通常一つのアナログ信号を変換するために
は信号安定化のための時間を見込んで１０μｓ程度で行
われ、従って、例えば前記の如く３個所の入力ポートの
みをＡ−Ｄ変換する場合、３０μｓ程度で全ての入力ポ
ートの変換が終了する。ＣＰＵは変換終了信号を受けて
から必要な間隔をおいた後再び変換開始指令信号を出力
し、また必要ならば事前に各レジスタに指定値を与える
。これに応答して再びＡ−Ｄ変換装置が作動する。
は信号安定化のための時間を見込んで１０μｓ程度で行
われ、従って、例えば前記の如く３個所の入力ポートの
みをＡ−Ｄ変換する場合、３０μｓ程度で全ての入力ポ
ートの変換が終了する。ＣＰＵは変換終了信号を受けて
から必要な間隔をおいた後再び変換開始指令信号を出力
し、また必要ならば事前に各レジスタに指定値を与える
。これに応答して再びＡ−Ｄ変換装置が作動する。
【００２０】上記の如く本発明では、任意の指定値を必
要な時期に夫々変換開始入力指定レジスタ１５及び変換
終了入力指定レジスタ１６に与えることができ、マルチ
プレクサが全ての入力について変換をしなければならな
かったり、或いは単に特定の入力の指定のみが可能であ
った従来のＡ−Ｄ変換装置に比して、その都度真に必要
な入力部のみを選定してアナログ信号をデジタル信号に
変換することができるので、変換に要する時間の節約は
勿論、変換を終了した結果を記憶するメモリを節約する
ことができる。
要な時期に夫々変換開始入力指定レジスタ１５及び変換
終了入力指定レジスタ１６に与えることができ、マルチ
プレクサが全ての入力について変換をしなければならな
かったり、或いは単に特定の入力の指定のみが可能であ
った従来のＡ−Ｄ変換装置に比して、その都度真に必要
な入力部のみを選定してアナログ信号をデジタル信号に
変換することができるので、変換に要する時間の節約は
勿論、変換を終了した結果を記憶するメモリを節約する
ことができる。
【００２１】なお、上記実施例では、逐次比較型Ａ−Ｄ
変換装置を例として説明したが、本発明のＡ−Ｄ変換装
置はこの形式のものに限定されず、サンプル・ホールド
変換型等別の形式のＡ−Ｄ変換装置に適用可能である。
変換装置を例として説明したが、本発明のＡ−Ｄ変換装
置はこの形式のものに限定されず、サンプル・ホールド
変換型等別の形式のＡ−Ｄ変換装置に適用可能である。
【００２２】また、制御カウンタにおけるカウント方法
はカウントダウンでもカウントアップのいずれでも良い
ことは当然である。
はカウントダウンでもカウントアップのいずれでも良い
ことは当然である。
【００２３】
【発明の効果】以上説明したように、本発明のＡ−Ｄ変
換装置によると、変換開始入力指定と変換終了入力指定
とを独立に行なうこととしたため、真に変換の必要な入
力のみを指定して変換を行うことができ、従来に比して
変換に要する時間を節約でき、マイクロコントローラの
自由度が向上すると共にメモリの節約も可能であるとい
う顕著な効果を奏する。
換装置によると、変換開始入力指定と変換終了入力指定
とを独立に行なうこととしたため、真に変換の必要な入
力のみを指定して変換を行うことができ、従来に比して
変換に要する時間を節約でき、マイクロコントローラの
自由度が向上すると共にメモリの節約も可能であるとい
う顕著な効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施例のＡ−Ｄ変換装置を含むマイ
クロコントローラのブロック図である。
クロコントローラのブロック図である。
【図２】図１におけるＡ−Ｄ変換装置の詳細ブロック図
である。
である。
１：ＣＰＵ
２：データ／アドレスバス
３：ＲＯＭ
４：ＲＡＭ
１０：Ａ−Ｄ変換装置
１１：制御カウンタ
１２：入力選択機（マルチプレクサ）
１３：変換機本体
１４：制御部
１５：変換開始入力指定レジスタ
１６：変換終了入力指定レジスタ
１７：比較器
Claims (1)
- 【請求項１】初期値を与えられカウント入力の度毎に順
次カウントしてカウント値を出力する制御カウンタ（１
１）と、複数のアナログ信号入力から前記制御カウンタ
（１１）の各カウント値に夫々従う一のアナログ信号入
力を選択する入力選択器（１２）と、前記各選択された
一のアナログ信号入力を夫々デジタル信号に変換する変
換器（１３）と、前記各選択された一のアナログ信号入
力の前記変換の終了毎に前記制御カウンタ（１１）に対
して前記カウント入力を与える制御部（１４）とを備え
、複数の各アナログ信号入力を順次変換して夫々デジタ
ル信号として出力するＡ−Ｄ変換装置において、第一の
指定値を記憶し、前記制御カウンタに対して該第一の指
定値を前記初期値として与える変換開始入力指定レジス
タと、第二の指定値を記憶し、該第二の指定値を出力す
る変換終了入力指定レジスタ（１５）と、前記制御カウ
ンタ（１１）のカウント値と前記第二の指定値とを比較
し、双方の相互一致を検出すると前記制御部（１４）に
対して前記カウント入力を停止させるカウント終了信号
を出力する比較器（１７）とを更に備えることを特徴と
するＡ−Ｄ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3071307A JP2699680B2 (ja) | 1991-04-04 | 1991-04-04 | Ａ−ｄ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3071307A JP2699680B2 (ja) | 1991-04-04 | 1991-04-04 | Ａ−ｄ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04306919A true JPH04306919A (ja) | 1992-10-29 |
| JP2699680B2 JP2699680B2 (ja) | 1998-01-19 |
Family
ID=13456846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3071307A Expired - Fee Related JP2699680B2 (ja) | 1991-04-04 | 1991-04-04 | Ａ−ｄ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2699680B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009060186A (ja) * | 2007-08-29 | 2009-03-19 | Panasonic Corp | Ａ／ｄ変換装置 |
| JP2012134886A (ja) * | 2010-12-22 | 2012-07-12 | Mitsumi Electric Co Ltd | Ａｄ変換方法及びａｄ変換回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5961228A (ja) * | 1982-09-29 | 1984-04-07 | Nec Home Electronics Ltd | カウンタの計数値設定回路 |
| JPS60237527A (ja) * | 1984-05-11 | 1985-11-26 | Mitsubishi Electric Corp | Ａ−ｄ変換装置 |
| JPH01174120A (ja) * | 1987-12-28 | 1989-07-10 | Toshiba Corp | アナログ・デジタル変換装置 |
-
1991
- 1991-04-04 JP JP3071307A patent/JP2699680B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5961228A (ja) * | 1982-09-29 | 1984-04-07 | Nec Home Electronics Ltd | カウンタの計数値設定回路 |
| JPS60237527A (ja) * | 1984-05-11 | 1985-11-26 | Mitsubishi Electric Corp | Ａ−ｄ変換装置 |
| JPH01174120A (ja) * | 1987-12-28 | 1989-07-10 | Toshiba Corp | アナログ・デジタル変換装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009060186A (ja) * | 2007-08-29 | 2009-03-19 | Panasonic Corp | Ａ／ｄ変換装置 |
| JP2012134886A (ja) * | 2010-12-22 | 2012-07-12 | Mitsumi Electric Co Ltd | Ａｄ変換方法及びａｄ変換回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2699680B2 (ja) | 1998-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6243808B1 (en) | Digital data bit order conversion using universal switch matrix comprising rows of bit swapping selector groups | |
| JPH0123805B2 (ja) | ||
| JPH07162310A (ja) | コンバータ回路および信号を変換するための方法 | |
| JP2007208738A (ja) | アナログ／ディジタル変換装置 | |
| JPH04306919A (ja) | Ａ−ｄ変換装置 | |
| JPH0568751B2 (ja) | ||
| JPH03220917A (ja) | Ａｄ変換回路 | |
| JPH05135184A (ja) | 信号処理装置 | |
| JPH05315957A (ja) | アナログデジタル変換装置 | |
| JP2521535B2 (ja) | デ―タ転送回路 | |
| JPH09219644A (ja) | Ａ／ｄ変換方法およびａ／ｄ変換器 | |
| JP2004032415A (ja) | アナログディジタル変換器 | |
| JPS6113978Y2 (ja) | ||
| JP2578940B2 (ja) | Ａ／ｄ変換回路 | |
| JPS60168259A (ja) | デ−タ転送制御回路 | |
| JP2998647B2 (ja) | データ順次セレクト方式 | |
| JPS62151025A (ja) | Ａｄ変換回路 | |
| JPH0396118A (ja) | マイクロコンピュータ装置 | |
| JPH04255116A (ja) | アナログ・ディジタル変換回路 | |
| JPS62133A (ja) | Ａｄ変換器 | |
| JPH01101736A (ja) | 入力回路 | |
| JPH0774633A (ja) | アナログ・ディジタル変換装置 | |
| JPH06260938A (ja) | Ａ−ｄ変換装置 | |
| JPH07141288A (ja) | Ｄｍａ転送方式 | |
| JPH0798695A (ja) | マイクロコンピューター |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970826 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |