JPS5961228A - カウンタの計数値設定回路 - Google Patents
カウンタの計数値設定回路Info
- Publication number
- JPS5961228A JPS5961228A JP17064382A JP17064382A JPS5961228A JP S5961228 A JPS5961228 A JP S5961228A JP 17064382 A JP17064382 A JP 17064382A JP 17064382 A JP17064382 A JP 17064382A JP S5961228 A JPS5961228 A JP S5961228A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- input
- register
- count value
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、カウンタの計数値を任意に設定する回路に関
する。
する。
背景技術
従来、カウンタはそのカウントすべき計数値が設計段階
で決められていた。従って、コンピュータ等に組み込む
場合には所定の計数値が固定的に設定されているカウン
タをその都度選定する必要があった。このように、カウ
ンタには汎用性が無く、ソの計数値を任意に変更するこ
とができなかった。
で決められていた。従って、コンピュータ等に組み込む
場合には所定の計数値が固定的に設定されているカウン
タをその都度選定する必要があった。このように、カウ
ンタには汎用性が無く、ソの計数値を任意に変更するこ
とができなかった。
発りＪの開示
本発明の目的は、カウンタの計数値を任意に設定するこ
とができるカウンタの計数値設定回路を提供することに
ある。
とができるカウンタの計数値設定回路を提供することに
ある。
本発明は、計数値任意設定用レジスタの複数の出力端子
のそれぞれに、複数の２人力排他的論理和回路のそれぞ
れの一方め入力端子を接続すると共に、これら複数の２
人力排他的論理和回路のそれぞれの他方の入力端子に、
カウンタの複数の入力端子をそれぞれ接続し、予めレジ
スタにカラン）すべき任意の計数値を設定することでそ
の複数の出力端子の状態を変化させておき、これら複数
の出力端子の状態に、カウンタが計数値を順次カウント
してその複数の出力端子の状態と一致し、２人力排他的
論理和回路の全てが出力したときにゲート回路を介して
カウンタにクリア信号を送るように構成したものである
。
のそれぞれに、複数の２人力排他的論理和回路のそれぞ
れの一方め入力端子を接続すると共に、これら複数の２
人力排他的論理和回路のそれぞれの他方の入力端子に、
カウンタの複数の入力端子をそれぞれ接続し、予めレジ
スタにカラン）すべき任意の計数値を設定することでそ
の複数の出力端子の状態を変化させておき、これら複数
の出力端子の状態に、カウンタが計数値を順次カウント
してその複数の出力端子の状態と一致し、２人力排他的
論理和回路の全てが出力したときにゲート回路を介して
カウンタにクリア信号を送るように構成したものである
。
そして、本発明のかかる構成によれば、カウンタｃｂＨ
ｆ敵値を任意に設定できることで、コンピュータにおい
てはプ四グラムに基づいて計数値任意設定用のレジスタ
に所望する計数値を設定するたりでカウンタの計数値を
変更できる。また、カウンタに汎用性を持たせることが
できるので、各種機器にその改造を要せず４井でき経済
的である。
ｆ敵値を任意に設定できることで、コンピュータにおい
てはプ四グラムに基づいて計数値任意設定用のレジスタ
に所望する計数値を設定するたりでカウンタの計数値を
変更できる。また、カウンタに汎用性を持たせることが
できるので、各種機器にその改造を要せず４井でき経済
的である。
発ＩＪｉを実施するための最良の形態
以下、本発明の尖施例な図面を参照して説明する０
本発明に係るカウンタの計数値設定回路は、第１図に示
すように、ＣＰＵ （図示せず）の複数の、データバス
に入力端子Ｑ） ｏＮＤ ｎ）が接続されている計数値
任意設定用のレジスタｔと「ＩＩ」で計数値がクリアさ
れる被制御用のカランタコと、レジスタｌの複数の出力
端子（Ｑｏ〜Ｑｎ）のそれぞれに一方の入力端子が接続
され、他方の入力端子がカウンタ２の複数の出力端子（
ＱＯ−Ｑ、刀）のそれぞれに接続されている複数の２入
力エクスクルーシフ・ＮＯＲ回路３と、これら複数の２
入力エクスクルーシフ・Ｎ０Ｒｕ路３のｌｋＩ力端子が
それぞれ入力側に接続され、出力側かカウンタ２のクリ
ア入力端子に接続されているＮＡＮＤ回路ｔとから成る
。
すように、ＣＰＵ （図示せず）の複数の、データバス
に入力端子Ｑ） ｏＮＤ ｎ）が接続されている計数値
任意設定用のレジスタｔと「ＩＩ」で計数値がクリアさ
れる被制御用のカランタコと、レジスタｌの複数の出力
端子（Ｑｏ〜Ｑｎ）のそれぞれに一方の入力端子が接続
され、他方の入力端子がカウンタ２の複数の出力端子（
ＱＯ−Ｑ、刀）のそれぞれに接続されている複数の２入
力エクスクルーシフ・ＮＯＲ回路３と、これら複数の２
入力エクスクルーシフ・Ｎ０Ｒｕ路３のｌｋＩ力端子が
それぞれ入力側に接続され、出力側かカウンタ２のクリ
ア入力端子に接続されているＮＡＮＤ回路ｔとから成る
。
レジスタｌの入力端子（Ｄｏ〜Ｄｎ）は、カウンタ２の
カウントすべき計数ｉｆｉを示す信号がデータバスを介
してＯＰＵから入力される。例えばカウントすべき計数
値が「δ」゛であれば、入力端子（Ｄｏ−ｐマ）にのみ
信号が送り込まれる・従つて、レジスタｌの出力端子群
（ＱＯ〜Ｑｎ）のうち下位出力端子群（Ｑ Ｏ”（ｈ
）のみがｒＨＪの状態にあり、その他の上位出力端子群
（Ｑａ ”Ｑ ｎ）は「Ｘ−」の状態を保持する。
カウントすべき計数ｉｆｉを示す信号がデータバスを介
してＯＰＵから入力される。例えばカウントすべき計数
値が「δ」゛であれば、入力端子（Ｄｏ−ｐマ）にのみ
信号が送り込まれる・従つて、レジスタｌの出力端子群
（ＱＯ〜Ｑｎ）のうち下位出力端子群（Ｑ Ｏ”（ｈ
）のみがｒＨＪの状態にあり、その他の上位出力端子群
（Ｑａ ”Ｑ ｎ）は「Ｘ−」の状態を保持する。
一方、２入力エクスクルーシフ・ＮＯＲ回路３は周知の
ように、２入力端子がｒＬＪ、、ｒＬＪ若［７くはｒＪ
、ｒｌｉｊの状態で出力に「Ｂ」が立つ。従って、」
−述の言１数虻が「８」の例で説明するならば、レジス
タｌのｒＨＪの下位出力端子群（Ｑ ｏ ”Ｃｈ ）
ＩＰ：Ｍａ糺されているに個の２人力コークスクルーシ
プ・′ＨＯＲ回Ｉ５３訂のみがその一方の入力端子を
「只」に維打される。このときカウンタ２が、計数百７
開始していない状態でほぞの出力端子群（Ｑｏ〜Ｑｌす
べてがＩｆＪであることから、上述のδ個のエクスクル
−シブ・ＮＯＲ回路３群の出力はｒＨＪが立たず、他の
２入力エクスクルーシフ・ＮＯＲ回に３群の出力のみが
ｒ）ＬＪ Ｖ立てる。この状態ではＮＡｙＤ回路弘の入
力側が全てｒＨＪになっていないので、）ＴＡＮＤ回路
グの出力状態はｒＨＪに保持される。
仏法に、カウンタ２が端子ＯＩＬに
入力されるクロック信号に基づいてカウントを開始する
と、その出力端子（ＱＯ）が下位から順に−「Ｈ」の状
態に前進の計数値に応じて変化する。そして、カウンタ
２が泪故値「ざ」をカウントした時点では、（の下位出
力端子群（ＱＯ〜Ｑ４）がすべてｒＨＪの状態となり、
残りの上位出力端子群（Ｑｌ〜Ｑｎ）は「ＩＩ」′の状
態に保持される。これは、前記したδ個の２入力エクス
クルーシブ・ＮＯＲ回路３からもＩ−ＨＪが立つことを
意味する。結局、全ての２入力エクスクルーシフ・ＮＯ
Ｒ回路３群からはＮＡＮＤ回路ｔに対し１−Ｈ」か与え
られる。この結果、ＭＡＮＤ回路弘の出力状態が１−Ｌ
Ｊに反転し、カウンタ２の計数値はクリアされる。
ように、２入力端子がｒＬＪ、、ｒＬＪ若［７くはｒＪ
、ｒｌｉｊの状態で出力に「Ｂ」が立つ。従って、」
−述の言１数虻が「８」の例で説明するならば、レジス
タｌのｒＨＪの下位出力端子群（Ｑ ｏ ”Ｃｈ ）
ＩＰ：Ｍａ糺されているに個の２人力コークスクルーシ
プ・′ＨＯＲ回Ｉ５３訂のみがその一方の入力端子を
「只」に維打される。このときカウンタ２が、計数百７
開始していない状態でほぞの出力端子群（Ｑｏ〜Ｑｌす
べてがＩｆＪであることから、上述のδ個のエクスクル
−シブ・ＮＯＲ回路３群の出力はｒＨＪが立たず、他の
２入力エクスクルーシフ・ＮＯＲ回に３群の出力のみが
ｒ）ＬＪ Ｖ立てる。この状態ではＮＡｙＤ回路弘の入
力側が全てｒＨＪになっていないので、）ＴＡＮＤ回路
グの出力状態はｒＨＪに保持される。
仏法に、カウンタ２が端子ＯＩＬに
入力されるクロック信号に基づいてカウントを開始する
と、その出力端子（ＱＯ）が下位から順に−「Ｈ」の状
態に前進の計数値に応じて変化する。そして、カウンタ
２が泪故値「ざ」をカウントした時点では、（の下位出
力端子群（ＱＯ〜Ｑ４）がすべてｒＨＪの状態となり、
残りの上位出力端子群（Ｑｌ〜Ｑｎ）は「ＩＩ」′の状
態に保持される。これは、前記したδ個の２入力エクス
クルーシブ・ＮＯＲ回路３からもＩ−ＨＪが立つことを
意味する。結局、全ての２入力エクスクルーシフ・ＮＯ
Ｒ回路３群からはＮＡＮＤ回路ｔに対し１−Ｈ」か与え
られる。この結果、ＭＡＮＤ回路弘の出力状態が１−Ｌ
Ｊに反転し、カウンタ２の計数値はクリアされる。
以上のように本発Ｆ！Ａを計数値「ｂＪを一例としてあ
げて説明しできたが、本発明によれはレジスタｌの出力
端子群（’Ｑ Ｏ−Ｑη）の状態を・洞室変化させるこ
とによって、カウンターの計数値を変更可能であること
が脚力１゛できよう。
げて説明しできたが、本発明によれはレジスタｌの出力
端子群（’Ｑ Ｏ−Ｑη）の状態を・洞室変化させるこ
とによって、カウンターの計数値を変更可能であること
が脚力１゛できよう。
第１図は本発明の一笑施例を示す回路構成しｉである。
１ＩＩＩＩ・レジスタ、
２・・・カウンタ、
３曝・−，１カエクスタルーシブ・Ｎ ＯＲ１ｔＪｉ％
、ｔ・・・ａ Ａ ＩＩ Ｄ回路、 Ｓ・・・出力端子。 出願人 訪日本−気株式会社 代理人 弁理士 増田竹夫
、ｔ・・・ａ Ａ ＩＩ Ｄ回路、 Ｓ・・・出力端子。 出願人 訪日本−気株式会社 代理人 弁理士 増田竹夫
Claims (1)
- 【特許請求の範囲】 ｔ 被制御用のカウンタのカウントすべき計数値を示す
信号が入力され、この信号に応じて複数の出力端子群の
うちの所定の下位出力端子群のみが「Ｈ」もしくはｒＬ
Ｊのいずれかの論理に保持される計数値任意設定用のレ
ジスタと、 該レジスタの前記出力端子が一方の入力端子に接続され
、前記被制御用のカウンタの出力端子が他方の入力端子
が接続されてなる入力をｌ単位とした複数個の排他的論
理和回路と、 前記被制御用のカウンタが所定のクロック信号をカウン
トし、その複数の出力端子群の状態が前記レジスタに入
力された信号の示す計数値に達することによって、前記
複数の排他的論理和回路の全てから得られる一定の論理
に応じて前記カウンタにクリア信゛号を出力するゲート
回路と、を備えることを特徴とするカウンタの計数値設
定回路Ｏ
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17064382A JPS5961228A (ja) | 1982-09-29 | 1982-09-29 | カウンタの計数値設定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17064382A JPS5961228A (ja) | 1982-09-29 | 1982-09-29 | カウンタの計数値設定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5961228A true JPS5961228A (ja) | 1984-04-07 |
Family
ID=15908674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17064382A Pending JPS5961228A (ja) | 1982-09-29 | 1982-09-29 | カウンタの計数値設定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5961228A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60196011A (ja) * | 1984-02-29 | 1985-10-04 | テクトロニツクス・インコーポレイテツド | 非同期カウンタ回路 |
| JPH04306919A (ja) * | 1991-04-04 | 1992-10-29 | Fujitsu Ltd | Ａ−ｄ変換装置 |
-
1982
- 1982-09-29 JP JP17064382A patent/JPS5961228A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60196011A (ja) * | 1984-02-29 | 1985-10-04 | テクトロニツクス・インコーポレイテツド | 非同期カウンタ回路 |
| JPH04306919A (ja) * | 1991-04-04 | 1992-10-29 | Fujitsu Ltd | Ａ−ｄ変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR850007715A (ko) | 고속 배럴 시프터 | |
| US4410960A (en) | Sorting circuit for three or more inputs | |
| JPH0211180B2 (ja) | ||
| JPS5961228A (ja) | カウンタの計数値設定回路 | |
| US4596027A (en) | Counter/divider apparatus | |
| US3189832A (en) | Pulse train repetition rate divider that divides by n+1/2 where n is a whole number | |
| JPS58124325A (ja) | 可変遅延段数シフト・レジスタ | |
| US3134015A (en) | High speed decade counters | |
| JPS61133727A (ja) | カウンタ故障分離回路 | |
| SU830390A1 (ru) | Устройство дл обнаружени ошибокВ пАРАллЕльНОМ -РАзР дНОМ КОдЕС пОСТО ННыМ BECOM | |
| US3862401A (en) | Multi-phase pulse counter | |
| SU1119177A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
| JPS63164616A (ja) | バイナリカウンタ | |
| Parab et al. | Building Simple Applications with FPGA | |
| JP2533946B2 (ja) | 集積回路 | |
| SU1152038A1 (ru) | Счетно-сдвиговое устройство | |
| JPS5815333A (ja) | 計数方式 | |
| SU798810A1 (ru) | Устройство дл сравнени весов кодов | |
| SU406199A1 (ru) | УСТРОЙСТВО дл ОПРЕДЕЛЕНИЯ ЗНАКА ИЗМЕНЕНИЯ ФУНКЦИИ | |
| SU868763A1 (ru) | Устройство дл контрол логических блоков | |
| SU1109911A1 (ru) | Делитель частоты следовани импульсов | |
| SU766018A1 (ru) | Делитель частоты следовани импульсов | |
| JPS6349853A (ja) | 論理シミユレ−シヨン処理方式 | |
| SU746540A1 (ru) | Устройство дл вычислени логарифмов чисел | |
| JPS5685127A (en) | Digital signal processor |