JPH0430476A - 絶縁ゲートバイポーラトランジスタ - Google Patents
絶縁ゲートバイポーラトランジスタInfo
- Publication number
- JPH0430476A JPH0430476A JP2136107A JP13610790A JPH0430476A JP H0430476 A JPH0430476 A JP H0430476A JP 2136107 A JP2136107 A JP 2136107A JP 13610790 A JP13610790 A JP 13610790A JP H0430476 A JPH0430476 A JP H0430476A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- layers
- bipolar transistor
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012535 impurity Substances 0.000 claims abstract description 14
- 238000002347 injection Methods 0.000 abstract description 14
- 239000007924 injection Substances 0.000 abstract description 14
- 239000000969 carrier Substances 0.000 abstract description 12
- 230000004888 barrier function Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、縦型電力用ＭＯ３ＦＥＴの高比抵抗層に伝導
度変調を起こすことで電圧降下を小さくする絶縁ゲート
バイポーラトランジスタ （以下ＩＧＢＴと略す）に関
する。
度変調を起こすことで電圧降下を小さくする絶縁ゲート
バイポーラトランジスタ （以下ＩＧＢＴと略す）に関
する。
インバータ１ スイッチング電源等の高、開披化に伴い
、電力用スイッチング素子に高速化、低損失化が求めら
れている。ＩＧＥＴは、電力用ＭＯ３ＦＥＴの持つ高速
性とバイポーラトランジスタの持つ低オン抵抗を兼ね備
えた電力用スイッチング素子として利用が広がりつつあ
る。
、電力用スイッチング素子に高速化、低損失化が求めら
れている。ＩＧＥＴは、電力用ＭＯ３ＦＥＴの持つ高速
性とバイポーラトランジスタの持つ低オン抵抗を兼ね備
えた電力用スイッチング素子として利用が広がりつつあ
る。
第３図は、ｎチャネルＩ ＧＢＴの構造を示し、高抵抗
のｎ−基板１ （第一領域）の表面部に選択的に２層２
（第二領域）が形成され、さらに２層２の表面部に選
択的にｎ゛層３（第三領域）が形成され、 ２層２のｎ
−層１とｎ９層３ではさまれた表面領域をチャネル領域
４として、その上にゲート絶縁膜５を介してゲート端子
Ｇに接続されるゲート電極６が設けられている。そして
、エミツタ端子Ｅに接続されるエミッタ電極７が２層２
とｎ゛層３共通に接触する。一方、ｎ−基Ｆｉｌの反対
の表面部に９層８ （第四領域）が形成され、コレクタ
端子Ｃに接続されるコレクタ電極９が接触している。
のｎ−基板１ （第一領域）の表面部に選択的に２層２
（第二領域）が形成され、さらに２層２の表面部に選
択的にｎ゛層３（第三領域）が形成され、 ２層２のｎ
−層１とｎ９層３ではさまれた表面領域をチャネル領域
４として、その上にゲート絶縁膜５を介してゲート端子
Ｇに接続されるゲート電極６が設けられている。そして
、エミツタ端子Ｅに接続されるエミッタ電極７が２層２
とｎ゛層３共通に接触する。一方、ｎ−基Ｆｉｌの反対
の表面部に９層８ （第四領域）が形成され、コレクタ
端子Ｃに接続されるコレクタ電極９が接触している。
この素子は、コレクタ電極９に正の電圧がかけられてい
るときにゲート電極６に正の電圧を与えると、チャネル
領域４を介してｐｎｐ トランジスタのベース領域であ
るｎ−層１に電流が流れ、そのｐＤｐ）ランジスタが導
通する。また、ゲート電極６の電圧をゼロにするか負に
すると、ベース電流を供給していたチャネルが閉じられ
るので、ｐｎｐ ｔ−ランジスタがオフする。
るときにゲート電極６に正の電圧を与えると、チャネル
領域４を介してｐｎｐ トランジスタのベース領域であ
るｎ−層１に電流が流れ、そのｐＤｐ）ランジスタが導
通する。また、ゲート電極６の電圧をゼロにするか負に
すると、ベース電流を供給していたチャネルが閉じられ
るので、ｐｎｐ ｔ−ランジスタがオフする。
Ｉ ＧＢＴがオン時に低い導通抵抗であることの理由は
、チャネル領域４を介してｎ−層１に流入する電子に対
応して９層８からｎ−層１への正孔の注入が生じて、伝
導度変調を起こすためである。
、チャネル領域４を介してｎ−層１に流入する電子に対
応して９層８からｎ−層１への正孔の注入が生じて、伝
導度変調を起こすためである。
ところで、ＩＧＢＴは応用上の理由から６００ｖ以上の
順方向耐圧が必要とされており、高耐圧化のためには、
ｎ−層１の厚さを数十−から２００ ｎ程度にまで増大
することが必要である。すなわち、Ｉ ＧＥＴの順方向
阻止状態においては、ｎ−層１と２層２とでできる接合
により主にｎ−層１中に空乏層が広がることで高い電圧
を保つことができる。
順方向耐圧が必要とされており、高耐圧化のためには、
ｎ−層１の厚さを数十−から２００ ｎ程度にまで増大
することが必要である。すなわち、Ｉ ＧＥＴの順方向
阻止状態においては、ｎ−層１と２層２とでできる接合
により主にｎ−層１中に空乏層が広がることで高い電圧
を保つことができる。
しかし、ｎ−層１を厚くすると、導通時の蓄積キャリア
総数が増大するため、これがターンオフ時のテール電流
の生成原因となり、速いスイッチング速度を実現するこ
とが困難となる。そこで、ターンオフ時に蓄積キャリア
を速やかに引き抜く構造として、例えば特開昭５９−４
０７７号公報あるいは特開昭６１−１８５９７１号公報
で公知のようにコレクタ短絡構造が提案されている。こ
れは、第４図に示すように９層８の形成されない部分を
周期的に設けるもので、その部分ではコレクタ電極９を
ｎ。
総数が増大するため、これがターンオフ時のテール電流
の生成原因となり、速いスイッチング速度を実現するこ
とが困難となる。そこで、ターンオフ時に蓄積キャリア
を速やかに引き抜く構造として、例えば特開昭５９−４
０７７号公報あるいは特開昭６１−１８５９７１号公報
で公知のようにコレクタ短絡構造が提案されている。こ
れは、第４図に示すように９層８の形成されない部分を
周期的に設けるもので、その部分ではコレクタ電極９を
ｎ。
層１１を介して直接ｎ−層１に接続することにより、ｎ
−層１中の蓄積された電子を、速やかに引き抜き、ター
ンオフ時間を短くする効果がある。
−層１中の蓄積された電子を、速やかに引き抜き、ター
ンオフ時間を短くする効果がある。
しかし、このようなコレクタ短絡構造のＩＧＢＴは、タ
ーンオン時に電子がｎ′″層１１を通ってコレクタ電極
に抜けてしまうため第一と第四領域間の接合電位を越え
る大きさの電圧降下になりにくく、９層８よりの正孔の
注入が起こりにクク、伝導度変調が十分に起こらないた
め、ｎ−層１の導通抵抗を十分に低減することができな
い。
ーンオン時に電子がｎ′″層１１を通ってコレクタ電極
に抜けてしまうため第一と第四領域間の接合電位を越え
る大きさの電圧降下になりにくく、９層８よりの正孔の
注入が起こりにクク、伝導度変調が十分に起こらないた
め、ｎ−層１の導通抵抗を十分に低減することができな
い。
これらの問題は、導電型を逆にしたｐチャネルＩＧＢＴ
でも同様に起こる。
でも同様に起こる。
本発明の目的は、上記の問題に対処し、スイッチングの
高速化を導通抵抗の増大なしに実現できるＩ ＧＢＴを
提供することにある。
高速化を導通抵抗の増大なしに実現できるＩ ＧＢＴを
提供することにある。
上記の目的を達成するために、本発明は、低不純物濃度
で第一導電型の第一領域、第一領域の一側の表面部に選
択的に形成された第二導電型の第二領域、第二領域の表
面部に選択的に形成された高不純物濃度で第一導電型の
第三領域、第一領域の他側に隣接する第二導電型の第四
領域、第二領域の第一領域および第三領域にはさまれた
表面領域をチャネル領域としてその上にゲート絶縁膜を
介して設けられたゲート電極、第二領域および第三領域
に共通に接触するエミッタ電極ならびに第四領域に接触
するコレクタ電極を備える絶縁ゲートバイポーラトラン
ジスタにおいて、第四領域がそれぞれコレクタ電極接触
面からの深さの深い部分と、その部分の間に互いに接し
て周期的に存在すると共にその深さが前記深い部分より
浅くかつ不純物濃度も低い部分とからなるものとする。
で第一導電型の第一領域、第一領域の一側の表面部に選
択的に形成された第二導電型の第二領域、第二領域の表
面部に選択的に形成された高不純物濃度で第一導電型の
第三領域、第一領域の他側に隣接する第二導電型の第四
領域、第二領域の第一領域および第三領域にはさまれた
表面領域をチャネル領域としてその上にゲート絶縁膜を
介して設けられたゲート電極、第二領域および第三領域
に共通に接触するエミッタ電極ならびに第四領域に接触
するコレクタ電極を備える絶縁ゲートバイポーラトラン
ジスタにおいて、第四領域がそれぞれコレクタ電極接触
面からの深さの深い部分と、その部分の間に互いに接し
て周期的に存在すると共にその深さが前記深い部分より
浅くかつ不純物濃度も低い部分とからなるものとする。
つまり、この発明では、コレクタ電極には従来のように
第一導電型の領域部分の接触が無く、その代わりに従来
の第四領域と同じ第二導電型であって表面からの深さが
それより浅く、その不純物濃度も低い部分（以下低濃度
第四領域）が接触する構成にされていると言える。従っ
て、この発明は、前記低濃度第四領域と第一領域との間
にもバリヤとなる接合電位が生じている点が従来と異な
る。
第一導電型の領域部分の接触が無く、その代わりに従来
の第四領域と同じ第二導電型であって表面からの深さが
それより浅く、その不純物濃度も低い部分（以下低濃度
第四領域）が接触する構成にされていると言える。従っ
て、この発明は、前記低濃度第四領域と第一領域との間
にもバリヤとなる接合電位が生じている点が従来と異な
る。
ところで、この発明にかかる前記接合電位は不純物濃度
の高い領域部分（以下高濃度第四領域）と第一領域との
間の接合電位よりは小さいので、スイッチングオフ直前
のような小電流の際にはソース側からの注入キャリヤに
対応して流れるコレクタ側からの逆キャリヤの注入は前
記低濃度第四領域からのものが支配的となる。
の高い領域部分（以下高濃度第四領域）と第一領域との
間の接合電位よりは小さいので、スイッチングオフ直前
のような小電流の際にはソース側からの注入キャリヤに
対応して流れるコレクタ側からの逆キャリヤの注入は前
記低濃度第四領域からのものが支配的となる。
しかしながら、大電流時では、ソース側からのキャリヤ
の注入の増大に対応する前記低濃度第四領域からの逆キ
ャリヤの注入は、その領域の不純物濃度が低く注入効率
も低いが故に抑制を受けて増大しにくくなる。
の注入の増大に対応する前記低濃度第四領域からの逆キ
ャリヤの注入は、その領域の不純物濃度が低く注入効率
も低いが故に抑制を受けて増大しにくくなる。
一方、このような大電流時において、増大したソース側
からの注入キャリヤのうち、高濃度第四領域と第一領域
との接合面近くに到達したものはその接合面に沿って、
より接合電位が低くかっコレクタ側表面からの深さも浅
い前記低濃度第四領域へ向かって流れるものが増えるこ
とになる。そうするとその接合面に沿って電位降下が生
じ、その結果不純物濃度が高く注入効率も大きい故に前
述のようなキャリヤ注入に関する抑制を受ける程度の低
い高濃度第四領域からの逆キャリヤの注入が促進され、
かつこの注入が支配的になる。
からの注入キャリヤのうち、高濃度第四領域と第一領域
との接合面近くに到達したものはその接合面に沿って、
より接合電位が低くかっコレクタ側表面からの深さも浅
い前記低濃度第四領域へ向かって流れるものが増えるこ
とになる。そうするとその接合面に沿って電位降下が生
じ、その結果不純物濃度が高く注入効率も大きい故に前
述のようなキャリヤ注入に関する抑制を受ける程度の低
い高濃度第四領域からの逆キャリヤの注入が促進され、
かつこの注入が支配的になる。
さらにこの発明では高濃度第四領域と低濃度第四ｗＩ域
とは互いに接すると共にその深さに関し低濃度第四領域
の方が浅くされているので、前記電位降下はいっそう大
きくなり、前記高濃度第四領域からの逆キャリヤ注入促
進の効果もより大きくなる。従って、大電流時にも第一
領域は充分な伝導度変調を受けるので、小さい導通抵抗
が実現される。
とは互いに接すると共にその深さに関し低濃度第四領域
の方が浅くされているので、前記電位降下はいっそう大
きくなり、前記高濃度第四領域からの逆キャリヤ注入促
進の効果もより大きくなる。従って、大電流時にも第一
領域は充分な伝導度変調を受けるので、小さい導通抵抗
が実現される。
さらに、本発明では、前記小さい導通抵抗の実現ととも
に、スイッチング時についてもソースから注入された残
留キャリヤは低濃度第四領域の接合面付近に多く存在す
ることになるので、より早い引き抜き効果を受ける結果
スイッチングの高速化も同時に達成することができる。
に、スイッチング時についてもソースから注入された残
留キャリヤは低濃度第四領域の接合面付近に多く存在す
ることになるので、より早い引き抜き効果を受ける結果
スイッチングの高速化も同時に達成することができる。
第１図は本発明の一実施例を示し、第２図と共通の部分
には同一の符号が付されている。第１図のＩＧＢＴにお
いては、第３図のｐ層（第四領域）８が一様の厚さでは
なく、深さ１μ程度の浅い９層８１と深さ３〜５μ程度
の深い９層８２からなっている。浅い９層８１は、例え
ば表面側の構造を省略した斜視図の第２図に示すように
深い９層８２にはさまれて周期的に帯状に形成されてい
る。このＩＧＢＴのターンメン時には、ｎ”層１に蓄積
された電子は、浅い９層８１と深い９層８２の二つの領
域からコレクタ電極９に抜ける。この内、９層８２を通
る径路で電子が抜けると、それに対応した正孔が深い９
層８２よりｎ−層１に注入され、ｎ−層１中の伝導度変
調に寄与する。この際、浅い９層８１とｎ−層１の間に
バリアが存在するため、コレクタ短絡構造の場合に比し
て９層８２がらの正孔の注入が促進される。また、深い
９層８２の表面不純物濃度がｌＸｌ０”／−以上である
のに対して、浅い９層８１の表面不純物濃度をｌＸｌ０
ＩＳ／ｃ＋Ｊ程度に大幅に低くすることにより、９層８
１がらの正孔の注入を制限して蓄積キャリアが過剰にな
らないように制御することができ、また、９層８１とｎ
−Ｊｌｌとの間に形成されるｐｎ接合の接合電位をさら
に低くすることができるので、ターンオフ時にキャリア
を排出する効果をより大きくすることができる。そして
、第２図に示すように、９層８１とｎ層８２を交互に帯
状に配置することにより、全体に電流分布を均一にする
ことができ、また表面構造と裏面構造にずれが生じても
、素子特性に大きな影響を与えることがない、ただし、
９層８１の面積が大きくなりすぎると導通抵抗が大きく
なるので、コレクタ電極接触面積の５０％以下であるこ
とが望ましい。
には同一の符号が付されている。第１図のＩＧＢＴにお
いては、第３図のｐ層（第四領域）８が一様の厚さでは
なく、深さ１μ程度の浅い９層８１と深さ３〜５μ程度
の深い９層８２からなっている。浅い９層８１は、例え
ば表面側の構造を省略した斜視図の第２図に示すように
深い９層８２にはさまれて周期的に帯状に形成されてい
る。このＩＧＢＴのターンメン時には、ｎ”層１に蓄積
された電子は、浅い９層８１と深い９層８２の二つの領
域からコレクタ電極９に抜ける。この内、９層８２を通
る径路で電子が抜けると、それに対応した正孔が深い９
層８２よりｎ−層１に注入され、ｎ−層１中の伝導度変
調に寄与する。この際、浅い９層８１とｎ−層１の間に
バリアが存在するため、コレクタ短絡構造の場合に比し
て９層８２がらの正孔の注入が促進される。また、深い
９層８２の表面不純物濃度がｌＸｌ０”／−以上である
のに対して、浅い９層８１の表面不純物濃度をｌＸｌ０
ＩＳ／ｃ＋Ｊ程度に大幅に低くすることにより、９層８
１がらの正孔の注入を制限して蓄積キャリアが過剰にな
らないように制御することができ、また、９層８１とｎ
−Ｊｌｌとの間に形成されるｐｎ接合の接合電位をさら
に低くすることができるので、ターンオフ時にキャリア
を排出する効果をより大きくすることができる。そして
、第２図に示すように、９層８１とｎ層８２を交互に帯
状に配置することにより、全体に電流分布を均一にする
ことができ、また表面構造と裏面構造にずれが生じても
、素子特性に大きな影響を与えることがない、ただし、
９層８１の面積が大きくなりすぎると導通抵抗が大きく
なるので、コレクタ電極接触面積の５０％以下であるこ
とが望ましい。
以上の実施例はｎチャネルＩ ＧＢＴについて述べたが
、導電型を入れ換えたｐチャネルＩＧＢＴでも同様に実
施でき、同様の効果を得ることができる。
、導電型を入れ換えたｐチャネルＩＧＢＴでも同様に実
施でき、同様の効果を得ることができる。
本発明によれば、コレクタ電極の一部を第一導電型の高
抵抗領域と接続してコレクタ短絡構造としないで、その
間に他の部分より低濃度で浅い第二導電型の領域を設け
ることにより、第一導電型の領域との間に低い接合電位
を生じさせ、ターンオン時にコレクタ電極に接触する厚
い第二導電型の領域からの第一導電型の領域の少数キャ
リアの注入を促進すると共に、ターンオフ時に第一導電
型の置載からの多数キャリアの引抜きを可能にすること
ができる。この結果、導通抵抗が小さく、スイッチング
の高速なＩ ＧＢＴを得ることができた。
抵抗領域と接続してコレクタ短絡構造としないで、その
間に他の部分より低濃度で浅い第二導電型の領域を設け
ることにより、第一導電型の領域との間に低い接合電位
を生じさせ、ターンオン時にコレクタ電極に接触する厚
い第二導電型の領域からの第一導電型の領域の少数キャ
リアの注入を促進すると共に、ターンオフ時に第一導電
型の置載からの多数キャリアの引抜きを可能にすること
ができる。この結果、導通抵抗が小さく、スイッチング
の高速なＩ ＧＢＴを得ることができた。
第１図は本発明の一実施例のＩＧＢＴの断面図、第２図
は第１図のＩ ＧＢＴの裏面構造を示す斜視図、第３図
は従来のＩ ＧＢＴの断面図、第４図は従来のコレクタ
短絡構造のＩ ＧＢＴの断面図である。 １：第一領域（ｎ−層）、２：第二領域（ｐ層）、３：
第三領域（ｎ”層） ４：チャネル領域、５：ゲート
絶縁膜、６：ゲート電極、７：エミンタ電極、８１：浅
いｐ層 （第四領域）、８２：深いｐ層 （第四領域）
９：コレクタ電極。
は第１図のＩ ＧＢＴの裏面構造を示す斜視図、第３図
は従来のＩ ＧＢＴの断面図、第４図は従来のコレクタ
短絡構造のＩ ＧＢＴの断面図である。 １：第一領域（ｎ−層）、２：第二領域（ｐ層）、３：
第三領域（ｎ”層） ４：チャネル領域、５：ゲート
絶縁膜、６：ゲート電極、７：エミンタ電極、８１：浅
いｐ層 （第四領域）、８２：深いｐ層 （第四領域）
９：コレクタ電極。
Claims (1)
- １）低不純物濃度で第一導電型の第一領域、その第一領
域の一側の表面部に選択的に形成された第二導電型の第
二領域、その第二領域の表面部に選択的に形成された高
不純物濃度で第一導電型の第三領域、第一領域の他側に
隣接する第二導電型の第四領域、第二領域の第一領域お
よび第三領域にはさまれた表面領域をチャネル領域とし
てその上にゲート絶縁膜を介して設けられたゲート電極
、第二領域および第三領域に共通に接触するエミッタ電
極ならびに第四領域に接触するコレクタ電極を備えるも
のにおいて、第四領域がそれぞれコレクタ電極接触面か
らの深さの深い部分とその部分の間に互いに接して周期
的に存在すると共にその深さが前記深い部分より浅くか
つ不純物濃度も低い部分とからなることを特徴とする絶
縁ゲートバイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2136107A JPH0430476A (ja) | 1990-05-25 | 1990-05-25 | 絶縁ゲートバイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2136107A JPH0430476A (ja) | 1990-05-25 | 1990-05-25 | 絶縁ゲートバイポーラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0430476A true JPH0430476A (ja) | 1992-02-03 |
Family
ID=15167452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2136107A Pending JPH0430476A (ja) | 1990-05-25 | 1990-05-25 | 絶縁ゲートバイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0430476A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5729031A (en) * | 1996-01-16 | 1998-03-17 | Mitsubishi Denki Kabushiki Kaisha | High breakdown voltage semiconductor device |
| US5751023A (en) * | 1996-05-16 | 1998-05-12 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| JP2009021285A (ja) * | 2007-07-10 | 2009-01-29 | Mitsubishi Electric Corp | 電力用半導体装置とその製造方法 |
| CN102446966A (zh) * | 2010-09-30 | 2012-05-09 | 比亚迪股份有限公司 | 一种集成反并联二极管的igbt结构及其制造方法 |
| WO2016001182A3 (en) * | 2014-06-30 | 2016-04-14 | Abb Technology Ag | Semiconductor device |
| CN107845677A (zh) * | 2016-09-20 | 2018-03-27 | 株式会社东芝 | 半导体装置 |
-
1990
- 1990-05-25 JP JP2136107A patent/JPH0430476A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5729031A (en) * | 1996-01-16 | 1998-03-17 | Mitsubishi Denki Kabushiki Kaisha | High breakdown voltage semiconductor device |
| US5751023A (en) * | 1996-05-16 | 1998-05-12 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| DE19644504B4 (de) * | 1996-05-16 | 2004-01-22 | Mitsubishi Denki K.K. | Halbleitervorrichtung mit hoher Durchbruchspannung und Verfahren zu deren Herstellung |
| JP2009021285A (ja) * | 2007-07-10 | 2009-01-29 | Mitsubishi Electric Corp | 電力用半導体装置とその製造方法 |
| US8742474B2 (en) | 2007-07-10 | 2014-06-03 | Mitsubishi Electric Corporation | Power semiconductor device having an active region and an electric field reduction region |
| CN102446966A (zh) * | 2010-09-30 | 2012-05-09 | 比亚迪股份有限公司 | 一种集成反并联二极管的igbt结构及其制造方法 |
| WO2016001182A3 (en) * | 2014-06-30 | 2016-04-14 | Abb Technology Ag | Semiconductor device |
| CN107845677A (zh) * | 2016-09-20 | 2018-03-27 | 株式会社东芝 | 半导体装置 |
| US10892351B2 (en) | 2016-09-20 | 2021-01-12 | Kabushiki Kaisha Toshiba | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3163820B2 (ja) | 半導体装置 | |
| JPH11274516A (ja) | 電力用半導体装置 | |
| JPH0430476A (ja) | 絶縁ゲートバイポーラトランジスタ | |
| JPH0620141B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JP2601862B2 (ja) | アノードショート型導電変調ｍｏｓｆｅｔ | |
| JPH088422A (ja) | たて型ｍｏｓ半導体装置 | |
| JP2004103980A (ja) | 半導体装置 | |
| JPH0241182B2 (ja) | ||
| US9209287B2 (en) | Power semiconductor device | |
| JPH07226511A (ja) | 半導体装置 | |
| JPH04196174A (ja) | 絶縁ゲートバイポーラトランジスタ | |
| JP3116667B2 (ja) | 半導体装置 | |
| WO2023228587A1 (ja) | 半導体装置および電力変換装置 | |
| JPS63104481A (ja) | 伝導度変調型たて型ｍｏｓｆｅｔ | |
| JP7524589B2 (ja) | 半導体装置 | |
| JP4407172B2 (ja) | 横型絶縁ゲートバイポーラトランジスタ | |
| JP3196575B2 (ja) | 複合半導体装置及びそれを使った電力変換装置 | |
| JP2856257B2 (ja) | ｐチャネル絶縁ゲートバイポーラトランジスタ | |
| JP3271396B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH0783125B2 (ja) | 半導体装置 | |
| JPH04320377A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP3126868B2 (ja) | 静電誘導サイリスタ | |
| JP3289880B2 (ja) | Ｍｏｓ制御サイリスタ | |
| JP3284019B2 (ja) | 電力用半導体装置 | |
| JP3094682B2 (ja) | 横型絶縁ゲート型バイポーラトランジスタ |