JPH0654763B2 - 半導体薄膜の成長方法 - Google Patents
半導体薄膜の成長方法Info
- Publication number
- JPH0654763B2 JPH0654763B2 JP24659990A JP24659990A JPH0654763B2 JP H0654763 B2 JPH0654763 B2 JP H0654763B2 JP 24659990 A JP24659990 A JP 24659990A JP 24659990 A JP24659990 A JP 24659990A JP H0654763 B2 JPH0654763 B2 JP H0654763B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor thin
- thin film
- forming
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体装置の形成に必要な半導体薄膜の成長
方法に関するものである。
方法に関するものである。
（従来の技術） 従来、Si基板上にSiと格子定数の異なった半導体膜、例
えばGaAs膜を成長する方法としては、例えばハル(Hull)
他、アプライドフィジクスレターズ(Appl.Phys.Lett
s.)、49、p1714、(1986)にある様にSi基板上に直接成長す
る方法や、例えば、カラム(Karam)ら、エレクトロニッ
クマテリアルコンファレンステクニカルプログラムアブ
ストラクト(Electronic Materials Conference Technic
al Program Abstract)P52,(1990)にある様にSi表面をSi
O2膜で覆いそのSiO2膜の一部領域を除去して露出しその
露出部にのみ選択的に成長する方法がある。
えばGaAs膜を成長する方法としては、例えばハル(Hull)
他、アプライドフィジクスレターズ(Appl.Phys.Lett
s.)、49、p1714、(1986)にある様にSi基板上に直接成長す
る方法や、例えば、カラム(Karam)ら、エレクトロニッ
クマテリアルコンファレンステクニカルプログラムアブ
ストラクト(Electronic Materials Conference Technic
al Program Abstract)P52,(1990)にある様にSi表面をSi
O2膜で覆いそのSiO2膜の一部領域を除去して露出しその
露出部にのみ選択的に成長する方法がある。
（発明が解決しようとする課題） 従来の技術では、Si基板上にSiと格子定数の異なる半導
体薄膜を成長すると、成長した半導体薄膜中にSiとの格
子定数の違いに起因する多数の結晶欠陥が存在する。従
来技術のうち後者の選択成長を利用した方法では、成長
面積を縮小する事によってこの様な結晶欠陥の減少の効
果があるが、得られる半導体薄膜の面積小さいし結晶欠
陥も残留しているという問題がある。
体薄膜を成長すると、成長した半導体薄膜中にSiとの格
子定数の違いに起因する多数の結晶欠陥が存在する。従
来技術のうち後者の選択成長を利用した方法では、成長
面積を縮小する事によってこの様な結晶欠陥の減少の効
果があるが、得られる半導体薄膜の面積小さいし結晶欠
陥も残留しているという問題がある。
（課題を解決するための手段） 本発明によれば、Si基板表面に第１のSi酸化膜またはSi
窒化膜を形成する工程と、第１のSi酸化膜またはSi窒化
膜に第１の開口部を形成する工程と、第１の開口部にの
み選択的にSiを成長する工程と、第１の開口部と接する
ように多結晶Si膜または非晶質Si膜を堆積する工程と、
第２のSi酸化膜またはSi窒化膜を形成する工程と、該第
２のSi酸化膜またはSi窒化膜に第２の開口部を形成する
工程と、多結晶Si膜または非晶質Si膜を除去して第１の
Si酸化膜またはSi窒化膜に挟まれた空洞を形成する工程
と、該空洞部に選択的にSiと格子定数の異なる半導体薄
膜を成長する工程とからなる半導体薄膜の成長方法が得
られる。
窒化膜を形成する工程と、第１のSi酸化膜またはSi窒化
膜に第１の開口部を形成する工程と、第１の開口部にの
み選択的にSiを成長する工程と、第１の開口部と接する
ように多結晶Si膜または非晶質Si膜を堆積する工程と、
第２のSi酸化膜またはSi窒化膜を形成する工程と、該第
２のSi酸化膜またはSi窒化膜に第２の開口部を形成する
工程と、多結晶Si膜または非晶質Si膜を除去して第１の
Si酸化膜またはSi窒化膜に挟まれた空洞を形成する工程
と、該空洞部に選択的にSiと格子定数の異なる半導体薄
膜を成長する工程とからなる半導体薄膜の成長方法が得
られる。
（作用） 以下本発明によって、Si基板上に結晶欠陥が少なく大面
積のSiとは格子定数の異なる半導体薄膜を成長する事が
可能となる作用について述べる。
積のSiとは格子定数の異なる半導体薄膜を成長する事が
可能となる作用について述べる。
本発明者らは、Si基板上にSiと格子定数の異なる半導体
薄膜を成長する過程を詳細に評価したところ、発生する
結晶欠陥の種類はそのほとんどが“転位”であった。転
位はその他の結晶欠陥（積層欠陥や双晶欠陥）とは異な
り、一度異種物質との界面などに達するとそこで抜けて
それ以上は伝搬しない性質を持つ。従って、本発明の様
な構造を取る事によって、転位が上下のSi酸化膜あるい
はSi窒化膜との界面に抜けて、横方向には伝搬しないた
め結晶欠陥の減少が期待される。さらに、従来技術の選
択成長と同様にSiとの接触面積が小さい事も結晶欠陥の
減少に有効である。しかも従来技術では、選択成長を利
用すると得られる半導体薄膜の面積が小さくなるが、本
発明の方法では横方向へ成長するため大面積の成長が可
能である。
薄膜を成長する過程を詳細に評価したところ、発生する
結晶欠陥の種類はそのほとんどが“転位”であった。転
位はその他の結晶欠陥（積層欠陥や双晶欠陥）とは異な
り、一度異種物質との界面などに達するとそこで抜けて
それ以上は伝搬しない性質を持つ。従って、本発明の様
な構造を取る事によって、転位が上下のSi酸化膜あるい
はSi窒化膜との界面に抜けて、横方向には伝搬しないた
め結晶欠陥の減少が期待される。さらに、従来技術の選
択成長と同様にSiとの接触面積が小さい事も結晶欠陥の
減少に有効である。しかも従来技術では、選択成長を利
用すると得られる半導体薄膜の面積が小さくなるが、本
発明の方法では横方向へ成長するため大面積の成長が可
能である。
（実施例） 以下本発明の実施例について図面を用いて詳細に説明す
る。第１図は本発明の実施例を説明するための構造図で
ある。
る。第１図は本発明の実施例を説明するための構造図で
ある。
単結晶Si基板10の表面に、第１のSi酸化膜20を基板温度
900℃〜1100℃の熱酸化法で膜厚0.2〜１μｍ形成した。
つぎに通常のフォトリソグラフィーとイオンエッチング
技術で第１のSi酸化膜に開口部を形成してSi基板表面を
一部露出して、第１図(a)に示す構造を得た。次にSiH2C
l2/HCl/H2ガスを用いた基板温度800〜1000℃の選択成長
で、開口部にのみSiをエピタキシャル成長し、第１図
(b)の構造を形成した。次にLPCVD法で多結晶Si40を膜厚
0.01μｍ〜１μｍ堆積し、フォトリソグラフィーとイオ
ンエッチング技術で成型して端部が選択成長Si30と重な
るようにした。次にLPCVD法で第２のSi酸化膜50を膜厚
0.2〜１μｍ堆積し、第２のSi酸化膜に選択成長Si30か
ら10μｍ離れた位置に開口部を形成して第１図(c)に示
す構造を得た。次の基板温度800〜950℃でHClガスを導
入し、開口部から多結晶Si40をエッチングし空洞領域を
形成した。単結晶Siは多結晶Siよりエッチングレートを
小さいので選択成長Si30のところでエッチングを止める
ことができる。最後に基板温度400℃〜700℃でトリメチ
ルガリウム(TMG)またはトリエチルガリウム(TEG)とアル
シンガスを用いた通常のMOCVD法による選択成長で、空
洞部をGaAs薄膜で埋め戻し、第１図(d)に示す構造を得
た。得られた構造を走査電子顕微鏡および透過電子顕微
鏡を用いて、平面方向および断面方向から評価した。
900℃〜1100℃の熱酸化法で膜厚0.2〜１μｍ形成した。
つぎに通常のフォトリソグラフィーとイオンエッチング
技術で第１のSi酸化膜に開口部を形成してSi基板表面を
一部露出して、第１図(a)に示す構造を得た。次にSiH2C
l2/HCl/H2ガスを用いた基板温度800〜1000℃の選択成長
で、開口部にのみSiをエピタキシャル成長し、第１図
(b)の構造を形成した。次にLPCVD法で多結晶Si40を膜厚
0.01μｍ〜１μｍ堆積し、フォトリソグラフィーとイオ
ンエッチング技術で成型して端部が選択成長Si30と重な
るようにした。次にLPCVD法で第２のSi酸化膜50を膜厚
0.2〜１μｍ堆積し、第２のSi酸化膜に選択成長Si30か
ら10μｍ離れた位置に開口部を形成して第１図(c)に示
す構造を得た。次の基板温度800〜950℃でHClガスを導
入し、開口部から多結晶Si40をエッチングし空洞領域を
形成した。単結晶Siは多結晶Siよりエッチングレートを
小さいので選択成長Si30のところでエッチングを止める
ことができる。最後に基板温度400℃〜700℃でトリメチ
ルガリウム(TMG)またはトリエチルガリウム(TEG)とアル
シンガスを用いた通常のMOCVD法による選択成長で、空
洞部をGaAs薄膜で埋め戻し、第１図(d)に示す構造を得
た。得られた構造を走査電子顕微鏡および透過電子顕微
鏡を用いて、平面方向および断面方向から評価した。
その結果、GaAsがSiに接触する領域では多数の転位が存
在するが、Si酸化膜上を横方向に成長するにつれて転位
の密度は減少し、１μｍ離れた領域からは欠陥密度103
個/cm2以下の良好なGaAs薄膜が得られた。同様な現象は
アルシンガスの代わりにフォスフィンガスを用いたGaP
成長でも見られ、他にもGaSb成長でも見られ、Siと格子
定数の異なるすべての半導体薄膜の適用に可能である。
また、Si酸化膜のかわりにSi窒化膜を用いても同様な結
果が得られる。
在するが、Si酸化膜上を横方向に成長するにつれて転位
の密度は減少し、１μｍ離れた領域からは欠陥密度103
個/cm2以下の良好なGaAs薄膜が得られた。同様な現象は
アルシンガスの代わりにフォスフィンガスを用いたGaP
成長でも見られ、他にもGaSb成長でも見られ、Siと格子
定数の異なるすべての半導体薄膜の適用に可能である。
また、Si酸化膜のかわりにSi窒化膜を用いても同様な結
果が得られる。
（発明の効果） 以上本発明によって、Si基板上に良好な結晶性を有し
て、大面積のSiと格子定数の異なる半導体薄膜を形成す
る事が可能となり、OEIC等の複数の機能を持つデバイス
作製に有用な半導体基板の提供が可能となった。
て、大面積のSiと格子定数の異なる半導体薄膜を形成す
る事が可能となり、OEIC等の複数の機能を持つデバイス
作製に有用な半導体基板の提供が可能となった。
第１図は、本発明の実施例を説明するための構造図であ
る。 10……Si基板 20……第１のSi酸化膜 30……選択成長Si 40……多結晶Si 50……第２のSi酸化膜 60……GaAs薄膜
る。 10……Si基板 20……第１のSi酸化膜 30……選択成長Si 40……多結晶Si 50……第２のSi酸化膜 60……GaAs薄膜
Claims (1)
- 【請求項１】Si基板表面に第１のSi酸化膜またはSi窒化
膜を形成する工程と、該第１のSi酸化膜またはSi窒化膜
に第１の開口部を形成する工程と、該第１の開口部にの
み選択的にSiを成長する工程と、多結晶Si膜または非晶
質Si膜を第１の開口部に接するように堆積する工程と、
第２のSi酸化膜またはSi窒化膜を形成する工程と、該第
２のSi酸化膜またはSi窒化膜に第２の開口部を形成する
工程と、多結晶Si膜または非晶質Si膜を除去して第１の
Si酸化膜またはSi窒化膜と第２のSi酸化膜またはSi窒化
膜に挟まれた空洞を形成する工程と、該空洞部に選択的
にSiと格子定数の異なる半導体薄膜を成長する工程とか
らなる半導体薄膜の成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24659990A JPH0654763B2 (ja) | 1990-09-17 | 1990-09-17 | 半導体薄膜の成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24659990A JPH0654763B2 (ja) | 1990-09-17 | 1990-09-17 | 半導体薄膜の成長方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04125920A JPH04125920A (ja) | 1992-04-27 |
| JPH0654763B2 true JPH0654763B2 (ja) | 1994-07-20 |
Family
ID=17150811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24659990A Expired - Fee Related JPH0654763B2 (ja) | 1990-09-17 | 1990-09-17 | 半導体薄膜の成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0654763B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2682128B1 (fr) * | 1991-10-08 | 1993-12-03 | Thomson Csf | Procede de croissance de couches heteroepitaxiales. |
| US5525536A (en) * | 1991-12-26 | 1996-06-11 | Rohm Co., Ltd. | Method for producing SOI substrate and semiconductor device using the same |
| FR2689680B1 (fr) * | 1992-04-02 | 2001-08-10 | Thomson Csf | Procédé de réalisation de couches minces hétéroépitaxiales et de dispositifs électroniques. |
-
1990
- 1990-09-17 JP JP24659990A patent/JPH0654763B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04125920A (ja) | 1992-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5238869A (en) | Method of forming an epitaxial layer on a heterointerface | |
| US7888244B2 (en) | Threading-dislocation-free nanoheteroepitaxy of Ge on Si using self-directed touch-down of Ge through a thin SiO2 layer | |
| JP2691721B2 (ja) | 半導体薄膜の製造方法 | |
| US20010009167A1 (en) | Methods of fabricating gallium nitride semiconductor layers by lateral overgrowth through offset masks | |
| JP3114809B2 (ja) | 半導体装置 | |
| JPH03276716A (ja) | 酸化物でマスクされたＳｉ基板上にＳｉＧｅ層を被着する方法 | |
| JPH06140346A (ja) | ヘテロエピタキシアルの薄い層と電子デバイスの製造法 | |
| JPH04303920A (ja) | Ｉｖ族基板上の絶縁膜／ｉｉｉ −ｖ族化合物半導体積層構造 | |
| JPH04315419A (ja) | 元素半導体基板上の絶縁膜／化合物半導体積層構造 | |
| JPH0654763B2 (ja) | 半導体薄膜の成長方法 | |
| JPH03136319A (ja) | ヘテロエピタキシャル基板および半導体装置 | |
| JP3060486B2 (ja) | Ｓｏｉ基板の形成方法 | |
| JP2527016B2 (ja) | 半導体膜の製造方法 | |
| US6495385B1 (en) | Hetero-integration of dissimilar semiconductor materials | |
| JPH07193007A (ja) | エピタキシャル成長方法 | |
| JP3416051B2 (ja) | Ｉｉｉ−ｖ族化合物半導体装置の製造方法 | |
| JPH05267175A (ja) | 化合物半導体基板 | |
| JPH0263115A (ja) | 薄膜の選択成長方法 | |
| JPH0419700B2 (ja) | ||
| US20220254633A1 (en) | Semiconductor Layered Structure | |
| JPH07273025A (ja) | 半導体基板 | |
| JP2527015B2 (ja) | 半導体膜の製造方法 | |
| JPH05291156A (ja) | 元素半導体基板上の絶縁膜／化合物半導体積層構造 | |
| JP3400085B2 (ja) | 化合物半導体層の形成方法 | |
| JP2527227B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |