JPH04297044A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH04297044A
JPH04297044A JP6218291A JP6218291A JPH04297044A JP H04297044 A JPH04297044 A JP H04297044A JP 6218291 A JP6218291 A JP 6218291A JP 6218291 A JP6218291 A JP 6218291A JP H04297044 A JPH04297044 A JP H04297044A
Authority
JP
Japan
Prior art keywords
anisotropic conductive
adhesive layer
liquid crystal
conductive film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6218291A
Other languages
English (en)
Inventor
Osamu Osada
長田　治
Hirotaka Nakano
博隆 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6218291A priority Critical patent/JPH04297044A/ja
Publication of JPH04297044A publication Critical patent/JPH04297044A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】〔発明の目的〕
【０００２】
【産業上の利用分野】本発明は、半導体素子の電極と基
板上の電極とが、たとえばフェイスダウンボンディング
法により電気的に接続された半導体装置に関する。
【０００３】
【従来の技術】一般に、半導体素子を基板に実装した電
子装置で、半導体素子を実装する方法として、半導体素
子上の金属バンプ電極と基板上の取りだし電極とを直接
接続するフェイスダウンボンディング法が知られている
。
【０００４】そして、接続材料として導電性微片が含ま
れた異方性導電膜を用いて電気的に接続することにより
、低コストで高密度実装を実現する方法が、たとえば特
公昭６２−６６５２号公報に記載されている。
【０００５】この特公昭６２−６６５２号公報に記載さ
れている構成は、たとえば図７に示すように、上面に取
りだし電極としての導電リード層１および位置決め部２
が形成された基板３と、この基板３の導電リード層１上
に配置され、絶縁性を有する接着剤４中に導電性微片と
しての導電粒子５が混入分散され、厚み方向に導電性を
有し面方向に絶縁性を有する異方性導電接着剤層６と、
この異方性導電接着剤層６上に配置固定され、下面に形
成された金属バンプ電極としてのパッド７が形成された
半導体素子８とを備えている。そして、基板３と半導体
素子８との間に、異方性導電接着剤層６を介挿させ、基
板３と半導体素子８とを接着するとともに導電リード層
１とパッド７とを導電粒子５により電気的に接続する。
【０００６】また、基板３に半導体素子８を接続するに
際しては、図８に示すように、基板３と半導体素子８と
の間に異方性導電接着剤層６を介挿し、位置決め部２に
より基板３に対する半導体素子８の位置を設定する。そ
して、半導体素子８を基板３方向に押圧し、図７に示す
ように異方性導電接着剤層６の接着剤４により基板３に
半導体素子８を接着するとともに、導電リード層１とパ
ッド７とを導電粒子５により電気的に接続する。
【０００７】
【発明が解決しようとする課題】しかしながら、基板３
と上記半導体素子８との間の全域にわたって異方性導電
接着剤層６が介挿されているので、半導体素子８を基板
３に接続する際、機械が認識するときに導電粒子５を接
着剤４中に分散された異方性導電接着剤層６の上から基
板３の位置決め部２を見ることになり、位置決め部２が
ぼやけ、認識ミスが発生し、精度の高い接続ができない
。また、半導体素子８が大きくなると、たとえばシート
状の異方性導電接着剤層６を用いて半導体素子８を接続
する場合、圧着加重が低いと半導体素子８下面の導電リ
ード層１間の異方性導電接着剤層６が外周部に向かって
流れ出すことができず、むりやり押し出すためより大き
な加重が必要となる。このため、接続時に半導体素子８
に損傷を与え、接続の歩留まりを低下させる問題を有し
ている。
【０００８】本発明は、上記問題点に鑑みなされたもの
で、高信頼性および高歩留まりで基板と半導体素子とを
接続した半導体装置を提供することを目的とする。
【０００９】〔発明の構成〕
【００１０】
【課題を解決するための手段】本発明は、半導体素子に
形成されたバンプ電極と、基板上に形成された電極とを
、導電性微片を含む異方性導電膜を介し電気的に接続し
た半導体装置において、前記異方性導電膜は、少なくと
も一部に異方性導電膜が存在していない異方性導電膜不
存在部を形成したものである。
【００１１】
【作用】本発明は、半導体素子を異方性導電膜を介して
基板に接続する場合、異方性導電膜の少なくとも一部に
異方性導電膜が存在していない異方性導電膜不存在部が
形成されているため、基板上の位置決め部に介在しない
ように異方性導電膜が配置されれば、位置決め部をたと
えばカメラで直接見ることも可能であり、確実に認識さ
れ、認識ミスの発生がおこりずらくなるため精度の高い
接続ができる。また、圧着加重が低くても異方性導電膜
不存在部に異方性導電膜が容易に流れ出すことができ、
半導体素子に損傷を与えることなく低加重で接続できる
ため、高信頼性、高歩留りとなる。
【００１２】
【実施例】以下、本発明の半導体装置の一実施例を図面
を参照して説明する。
【００１３】図１に示すように、半導体装置としての液
晶表示装置のガラス基板１１上には、所定位置に配線電
極１２および位置決め部としての位置認識マーク１３が
形成されている。この配線電極１２は、表面層がアルミ
ニウム（Ａｌ）またはアルミニウムを主体とする金属ま
たは金属多層膜からなり、本実施例では、クロム（Ｃｒ
）およびアルミニウムからなり、これらクロムおよびア
ルミニウムの膜厚は、それぞれ７０ｎｍ、４００ｎｍに
設定されている。
【００１４】また、位置認識マーク１３も同じ材質で形
成されている。
【００１５】一方、半導体素子である出力数１２０の液
晶駆動用ＩＣ１６は、およそ５ｍｍ×９ｍｍの大きさで
ある。 そして、液晶駆動用ＩＣ１６の表面にはアルミニウム電
極１７とこのアルミニウム電極１７の下面の一部をも被
覆する窒化シリコン（ＳｉＮ）　などからなる保護用の
パッシベーション膜１８とが形成され、アルミニウム電
極１７の上面には、たとえばチタン（Ｔｉ）、ニッケル
（Ｎｉ）、金（Ａｕ）の順序で構成された図示しないバ
リアメタル層が形成されている。このバリアメタル層の
上には、たとえば金（Ａｕ）　よりなる金属バンプ電極
１９がメッキ法などによって形成されている。
【００１６】この場合、金属バンプ電極１９の高さは約
２３μｍ、大きさは約１００μｍ角のものが用いられ、
接続ピッチは約１４０μｍである。
【００１７】また、２１は異方性導電膜としての異方性
導電接着剤層で、この異方性導電接着剤層２１は、たと
えばエポキシ系の絶縁性を有する熱硬化性樹脂の接着剤
２２に、たとえばニッケル製の導電性微片としての導電
粒子２３が分散されて包含されている。そして、この異
方性導電接着剤層２１は、厚み方向に導電性を有し、面
方向に絶縁性を有している。
【００１８】なお、異方性導電接着剤層２１の膜厚は約
３０μｍである。また、導電粒子２３は完全に球形でな
くてもよく、たとえば毬栗状であっても良く、直径は、
約２μｍから６μｍに設定されている。さらに、異方性
導電接着剤層２１には、位置認識マーク１３よりやや大
きめの孔状の導電膜不存在部２４が形成されている。
【００１９】次に、ガラス基板１１上の配線電極１２へ
、液晶駆動用ＩＣ１６の金属バンプ電極１９をフェイス
ダウンボンディング法により電気的に接続する方法につ
いて図２ないし図４を用いて説明する。
【００２０】まず、異方性導電接着剤層２１の外形を液
晶駆動用ＩＣ１６よりやや大きく、その中心部に３ｍｍ
×７ｍｍの大きさの導電膜不存在部２４を金型で打ち抜
く。
【００２１】そして、図２に示すように、たとえばカメ
ラ等で位置認識マーク１３を確認し、位置認識マーク１
３上に、異方性導電膜不存在部２４が位置するように異
方性導電接着剤層２１を位置させ、図３に示すように異
方性導電接着剤層２１の異方性導電膜不存在部２４がガ
ラス基板１１上の位置認識マーク１３に接触しないよう
に貼付する。
【００２２】次に、図４に示す自動ボンディング・ツー
ル３１で、液晶駆動用ＩＣ１６の裏面側より約８ｋｇで
加圧（約５０ｇ／パッド）・加熱（ツール温度１９０℃
）しながら約３０秒保持する。
【００２３】この時、ガラス基板１１は、約６０℃に加
熱した図示しないステージ上に載せてあり、ガラス基板
１１の裏面側より加熱されている。
【００２４】そうして、ボンディング・ツール３１を液
晶駆動用ＩＣ１６から離せば、図１に示すように、異方
性導電接着剤層２１の接着剤２２により、ガラス基板１
１に液晶駆動用ＩＣ１６が接着されるとともに、異方性
導電接着剤層２１中の導電粒子２３によりガラス基板１
１の配線電極１２に液晶駆動用ＩＣ１６の金属バンプ電
極１９が電気的に接続される。
【００２５】以上の工程は、すべて自動化されており、
液晶駆動用ＩＣ１６はガラス基板１１上に実装される。 液晶駆動用ＩＣ１６下面中央部に３ｍｍ×７ｍｍの大き
さの異方性導電接着剤層２１が介在していない異方性導
電膜不存在部２４があるため、ガラス基板１１上の、異
方性導電膜不存在部２４の範囲内に形成されている位置
認識マーク１３をカメラ等で直接見ることができ、クリ
アに認識され、認識ミスの発生がおこりにくく、精度の
高い接続ができる。
【００２６】また、液晶駆動用ＩＣ１６とガラス基板１
１との間隙は異方性導電接着剤層２１の厚さより少なく
設定する。これにより、たとえばシート状の異方性導電
接着剤層２１を用いて接続の場合、液晶駆動用ＩＣ１６
下面の一部に３ｍｍ×７ｍｍの大きさの異方性導電接着
剤層２１が介在していない異方性導電膜不存在部２４が
あるため、低加重の接続で、液晶駆動用ＩＣ１６下面の
接着剤２２が容易に流れ出すことができ、高信頼性・高
歩留まりの液晶表示装置を提供することが可能である。
【００２７】なお、上記接着剤２２は、接続時に１９０
℃、約３０秒間保持することにより硬化が進み、液晶駆
動用ＩＣ１６の表面保護層であるパッシベーション膜１
８およびガラス基板１１に強固に密着する。それゆえ、
液晶駆動用ＩＣ１６全体が、ガラス基板１１上に強固に
装着され、その後のボンディングによる樹脂補強の工程
も不要となる。
【００２８】また、液晶駆動用ＩＣ１６の上の金属バン
プ電極１９の高さが揃っている場合には、図１に示すよ
うに、それぞれの金属バンプ電極１９が導電粒子２３を
介して配線電極１２に接続される。しかし、液晶駆動用
ＩＣ１６には、多くの金属バンプ電極１９が形成されて
おり、金属バンプ電極１９の高さは必ずしも一様ではな
い。
【００２９】すなわち、金属バンプ電極１９は通常はメ
ッキ法により形成されるが、その高さにはばらつきがあ
る。出力数１２０の液晶駆動用ＩＣ１６の場合には、金
属バンプ電極１９の数は、たとえば１８２であり、高さ
２３μｍの金属バンプ電極１９のばらつきは、通常±３
．５μｍ、すなわち、約７μｍの高低差がある。
【００３０】したがって、導電粒子２３の粒子径が約２
μｍから６μｍである異方性導電接着剤層２１を用いて
ボンディングを行なうと、図６に示すように、金属バン
プ電極１９の高い箇所においては良好な接続が成される
が、金属バンプ電極１９の低い箇所においては、導電粒
子２３が金属バンプ電極１９あるいは配線電極１２とは
接触せず、電気的にオープンが発生するということがし
ばしば起こった。
【００３１】そこで、図５に示すように、大きい導電粒
子２３を用いると、高低差のある金属バンプ電極１９の
いずれに対しても、良好な接続が成される。
【００３２】そして、導電粒子２３として、粒子径が約
１０μｍ（±１．５　μｍ）の異方性導電接着剤層２１
を用い、接続実験を行なったところ、電気的にオープン
が発生することが無くなった。なお、導電粒子２３の粒
子径の範囲は、たとえば６μｍから２０μｍの範囲で効
果がある。 具体的には、液晶表示装置の接続部の接触抵抗を評価し
たところ、接続箇所１８２に対し、最低値で約０．１Ω
、最大値で１．０Ωであり、オープン発生は１箇所も無
く、また、ショートの発生も無かった。
【００３３】また、−３０℃（３０分間）／８５℃（３
０分間）の５００サイクルの熱衝撃試験、温度６５℃湿
度９５％の１０００時間の高温高湿保存試験、８５℃で
１０００時間の高温保存試験、湿度９５％で−１０℃か
ら６５℃の５サイクルの温湿度サイクル試験、動作試験
、振動試験や衝撃試験等の機械試験など、各種信頼性試
験により本発明による液晶表示装置を評価したところ、
接続箇所に起因するオープン、ショートの発生は、皆無
であった。
【００３４】上記実施例として、液晶駆動用ＩＣ１６の
金属バンプ電極１９が金の場合を例にしたが、ニッケル
粒子より柔らかく、ニッケル粒子が良く食い込む金属バ
ンプ電極として、たとえば鉛−錫（ＰｂーＳｎ）系また
は鉛−インジウム（ＰｂーＩｎ）系などの半田バンプ電
極の場合にも適用できる。
【００３５】また、アルミニウム電極１７上にバリアメ
タルを形成し、メッキ法で形成された金属バンプ電極付
きの半導体素子について説明したが、バリアメタルの構
成は、たとえばプラチナ／チタン（Ｐｔ／Ｔｉ）であっ
ても良く、また、無くても構わない。さらに、メッキ法
以外、たとえばディップ法、ボールボンディング法によ
りバンプ電極が形成された場合にも適用できる。
【００３６】また、液晶駆動用ＩＣ１６の下面中央部に
、３ｍｍ×７ｍｍの大きさの異方性導電接着剤層２１が
介在していない導電膜不存在部２４が１箇所ある例につ
いてであるが、この大きさは、ＩＣのサイズ、基板上の
位置認識マーク１３の位置に基づき任意に設定できる。
【００３７】基板上の認識マークをカメラで認識しやす
いよう、マークの位置周辺に複数個の空間を設けても良
い。
【００３８】また、ガラス基板１１上に形成された取り
出し電極の配線電極１２をクロム／アルミニウムとした
が、配線電極１２が金属または金属多層膜で、その表面
層に来る材料がアルミニウム、アルミニウム合金以外で
も、たとえばアルミニウム、アルミニウム合金の上に薄
い金属が形成されている場合などでも適用できる。この
様な例として、ガラス基板１１上にモリブデン（Ｍｏ）
アルミニウム（Ａｌ）モリブデン（Ｍｏ）が順次形成さ
れた配線電極１２がある。なお、それぞれの膜厚は、た
とえば、７０ｎｍ、４００ｎｍ、５０ｎｍである。
【００３９】また、上記装置は、高信頼性の接続部を有
するので、液晶駆動用ＩＣ１６の裏面側から封止樹脂で
覆うことは不要であるが、封止樹脂で覆っても良い。
【００４０】さらに、駆動方式が単純マトリクス方式あ
るいはＴＦＴ（薄膜トランジスタ）方式などに限らず、
いずれの方式の液晶表示装置にも適用できる。
【００４１】なお、上記各実施例では、液晶表示装置を
例にとり説明したが、液晶表示装置に限定されること無
く、ＩＣなどの半導体装置を基板上に実装した電子装置
のすべてに適用可能である。
【００４２】また、導電膜不存在部を形成することによ
り、高価な異方性導電膜の節約にもなるため、低コスト
化にも有効である。
【００４３】
【発明の効果】本発明の半導体装置によれば、半導体素
子を異方性導電膜を介して基板に接続する場合、異方性
導電膜の少なくとも一部に異方性導電膜が存在していな
い異方性導電膜不存在部が形成されているため、基板上
の位置決め部に介在しないように異方性導電膜が配置さ
れれば、位置決め部をたとえばカメラで直接見ることも
可能であり、確実に認識され、認識ミスの発生がおこり
ずらくなるため精度の高い接続ができる。また、圧着加
重が低くても異方性導電膜不存在部に異方性導電膜が容
易に流れ出すことができ、半導体素子に損傷を与えるこ
となく低加重で接続できるため、高信頼性および高歩留
りを得ることができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の一実施例に係る液晶表示
装置を示す断面図である。
【図２】同上液晶表示装置を製造する工程を示す断面図
である。
【図３】同上液晶表示装置を製造する図２に示すつぎの
工程を示す断面図である。
【図４】同上液晶表示装置を製造する図３に示すつぎの
工程を示す断面図である。
【図５】同上大きな導電粒子を用いた場合の液晶表示装
置を示す断面図である。
【図６】同上小さな導電粒子を用いた場合の液晶表示装
置を示す断面図である。
【図７】従来例の液晶表示装置を示す断面図である。
【図８】同上液晶表示装置を製造する工程を示す断面図
である。
【符号の説明】
１１　　　　ガラス基板 １２　　　　配線電極 １６　　　　半導体素子としての液晶駆動用ＩＣ２１　
　　　異方性導電膜としての異方性導電接着剤層２４　
　　　異方性導電膜不存在部

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】　　半導体素子に形成されたバンプ電極と
    、基板上に形成された電極とを、導電性微片を含む異方
    性導電膜を介し電気的に接続した半導体装置において、
    前記異方性導電膜は、少なくとも一部に異方性導電膜が
    存在していない異方性導電膜不存在部を形成したことを
    特徴とする半導体装置。
JP6218291A 1991-03-26 1991-03-26 半導体装置およびその製造方法 Pending JPH04297044A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6218291A JPH04297044A (ja) 1991-03-26 1991-03-26 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6218291A JPH04297044A (ja) 1991-03-26 1991-03-26 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH04297044A true JPH04297044A (ja) 1992-10-21

Family

ID=13192738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6218291A Pending JPH04297044A (ja) 1991-03-26 1991-03-26 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH04297044A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330393A (ja) * 1995-03-24 1996-12-13 Matsushita Electric Ind Co Ltd フラットパネルディスプレイへのｉｃ部品の接合方法
EP0928016A1 (en) * 1997-07-17 1999-07-07 Rohm Co., Ltd. Process for manufacturing semiconductor wafer, process for manufacturing semiconductor chip, and ic card
JPH11243115A (ja) * 1998-02-26 1999-09-07 Hitachi Chem Co Ltd 回路板
JP2004038203A (ja) * 1997-07-30 2004-02-05 Seiko Epson Corp 回路基板ユニットの製造方法及び液晶装置の製造方法
JP2004079693A (ja) * 2002-08-14 2004-03-11 Sony Corp 半導体装置及びその製造方法
JP2019024097A (ja) * 2006-01-16 2019-02-14 日立化成株式会社 導電性接着フィルム及び太陽電池モジュール
WO2020182361A1 (en) * 2019-03-13 2020-09-17 Danfoss Silicon Power Gmbh Method for making a cohesive connection by fluxless chip- or element soldering, gluing or sintering using a material preform

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330393A (ja) * 1995-03-24 1996-12-13 Matsushita Electric Ind Co Ltd フラットパネルディスプレイへのｉｃ部品の接合方法
EP0928016A1 (en) * 1997-07-17 1999-07-07 Rohm Co., Ltd. Process for manufacturing semiconductor wafer, process for manufacturing semiconductor chip, and ic card
EP0928016B1 (en) * 1997-07-17 2008-01-02 Rohm Co., Ltd. Process for manufacturing semiconductor wafer, semiconductor chip, and ic card
JP2004038203A (ja) * 1997-07-30 2004-02-05 Seiko Epson Corp 回路基板ユニットの製造方法及び液晶装置の製造方法
JPH11243115A (ja) * 1998-02-26 1999-09-07 Hitachi Chem Co Ltd 回路板
JP2004079693A (ja) * 2002-08-14 2004-03-11 Sony Corp 半導体装置及びその製造方法
JP2019024097A (ja) * 2006-01-16 2019-02-14 日立化成株式会社 導電性接着フィルム及び太陽電池モジュール
WO2020182361A1 (en) * 2019-03-13 2020-09-17 Danfoss Silicon Power Gmbh Method for making a cohesive connection by fluxless chip- or element soldering, gluing or sintering using a material preform

Similar Documents

Publication Publication Date Title
US7847399B2 (en) Semiconductor device having solder-free gold bump contacts for stability in repeated temperature cycles
US6414382B1 (en) Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument
US6335568B1 (en) Semiconductor device and method of fabrication thereof, circuit board, and electronic equipment
US5844304A (en) Process for manufacturing semiconductor device and semiconductor wafer
JP3186941B2 (ja) 半導体チップおよびマルチチップ半導体モジュール
US6441487B2 (en) Chip scale package using large ductile solder balls
JP4973878B2 (ja) 電子部品及び半導体装置並びにこれらの製造方法
US6194250B1 (en) Low-profile microelectronic package
JP3233535B2 (ja) 半導体装置及びその製造方法
US7629687B2 (en) Semiconductor device and method for manufacturing the same
US6420787B1 (en) Semiconductor device and process of producing same
JPH0897217A (ja) 半導体装置及びその製造方法
US6605522B1 (en) Method of manufacturing a semiconductor device having a protruding bump electrode
AU617867B2 (en) Memory card
US5569956A (en) Interposer connecting leadframe and integrated circuit
US20010031515A1 (en) Semiconductor device and method of manufacturing the same, circuit board and electronic instrument
US20110316157A1 (en) Semiconductor device and a method for manufacturing the same
JPH04297044A (ja) 半導体装置およびその製造方法
US6689679B2 (en) Semiconductor device having bumps
JP2835145B2 (ja) 電子装置
JPH04296723A (ja) 半導体素子の製造方法
JP3116926B2 (ja) パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法
JP2002118210A (ja) 半導体装置用インタポーザ及びこれを用いた半導体装置
JP3635151B2 (ja) 半導体装置および半導体装置の製造方法
JP4175339B2 (ja) 半導体装置の製造方法