JPH04296723A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH04296723A JPH04296723A JP3062180A JP6218091A JPH04296723A JP H04296723 A JPH04296723 A JP H04296723A JP 3062180 A JP3062180 A JP 3062180A JP 6218091 A JP6218091 A JP 6218091A JP H04296723 A JPH04296723 A JP H04296723A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- electrode
- crystal driving
- metal bump
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 238000003825 pressing Methods 0.000 claims abstract description 12
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 39
- 239000000758 substrate Substances 0.000 abstract description 27
- 229910052782 aluminium Inorganic materials 0.000 abstract description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 15
- 238000007747 plating Methods 0.000 abstract description 5
- 229910052751 metal Inorganic materials 0.000 description 39
- 239000002184 metal Substances 0.000 description 39
- 239000002245 particle Substances 0.000 description 25
- 238000000034 method Methods 0.000 description 24
- 239000010408 film Substances 0.000 description 13
- 239000011521 glass Substances 0.000 description 13
- 239000012790 adhesive layer Substances 0.000 description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 239000010931 gold Substances 0.000 description 7
- 239000011295 pitch Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 239000010410 layer Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910020174 Pb-In Inorganic materials 0.000 description 1
- 229910020220 Pb—Sn Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000009863 impact test Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】〔発明の目的〕
【０００２】
【産業上の利用分野】本発明は、半導体素子の複数の電
極を基板上の電極に、確実に電気的に接続する半導体装
置の製造方法に関する。
極を基板上の電極に、確実に電気的に接続する半導体装
置の製造方法に関する。
【０００３】
【従来の技術】一般に、半導体素子を基板に実装した電
子装置で、半導体素子を実装する方法として、半導体素
子上の金属バンプ電極と基板上の電極とを直接接続する
フェイスダウンボンディング法が知られている。
子装置で、半導体素子を実装する方法として、半導体素
子上の金属バンプ電極と基板上の電極とを直接接続する
フェイスダウンボンディング法が知られている。
【０００４】そして、接続材料として導電性微片が含ま
れた異方性導電膜を用いて電気的に接続することにより
、低コストで高密度実装を実現する方法が、たとえば特
公昭６２−６６５２号公報に記載されている。
れた異方性導電膜を用いて電気的に接続することにより
、低コストで高密度実装を実現する方法が、たとえば特
公昭６２−６６５２号公報に記載されている。
【０００５】この特公昭６２−６６５２号公報に記載さ
れている構成は、たとえば図６に示すように、上面にエ
ッチング等で形成された電極である導電リード層１が形
成されたリジットまたはフレキシブルな基板２と、この
基板２の導電リード層１上に配置され、絶縁性を有する
接着剤３中に導電性微片としての導電粒子４が混入分散
され、厚み方向に導電性を有し面方向に絶縁性を有する
異方性導電接着剤層５と、この異方性導電接着剤層５上
に配置固定され、下面に形成されたパッド６が形成され
た半導体素子７とを備えている。そして、基板２と半導
体素子７との間に、異方性導電接着剤層５を介挿させ、
基板２と半導体素子７とを接着するとともに導電リード
層１とパッド６とを導電粒子４により電気的に接続する
。
れている構成は、たとえば図６に示すように、上面にエ
ッチング等で形成された電極である導電リード層１が形
成されたリジットまたはフレキシブルな基板２と、この
基板２の導電リード層１上に配置され、絶縁性を有する
接着剤３中に導電性微片としての導電粒子４が混入分散
され、厚み方向に導電性を有し面方向に絶縁性を有する
異方性導電接着剤層５と、この異方性導電接着剤層５上
に配置固定され、下面に形成されたパッド６が形成され
た半導体素子７とを備えている。そして、基板２と半導
体素子７との間に、異方性導電接着剤層５を介挿させ、
基板２と半導体素子７とを接着するとともに導電リード
層１とパッド６とを導電粒子４により電気的に接続する
。
【０００６】また、接続の歩留まりを高くするために、
半導体素子７のパッド６上には、多くの場合、金属バン
プ電極８が図７および図８に示すように形成されている
ものの、これら金属バンプ電極８の高さは必ずしも一様
ではない。これらの金属バンプ電極８は通常金属からな
り、メッキ法により形成される場合が多く、たとえば図
５に示すような半導体素子としての出力数１６０の液晶
駆動用ＩＣ１１の場合には、電極突起数はたとえば１８
４であり、高さ１８μｍの金属バンプ電極８の高さは、
通常約６μｍの高低差がある。
半導体素子７のパッド６上には、多くの場合、金属バン
プ電極８が図７および図８に示すように形成されている
ものの、これら金属バンプ電極８の高さは必ずしも一様
ではない。これらの金属バンプ電極８は通常金属からな
り、メッキ法により形成される場合が多く、たとえば図
５に示すような半導体素子としての出力数１６０の液晶
駆動用ＩＣ１１の場合には、電極突起数はたとえば１８
４であり、高さ１８μｍの金属バンプ電極８の高さは、
通常約６μｍの高低差がある。
【０００７】
【発明が解決しようとする課題】したがって、導電粒子
４の粒子径が約２μｍから５μｍである異方性導電接着
剤層５を用いて接続を行なうと、図９に示すように、高
さの高い金属バンプ電極８においては良好な接続がなさ
れるが、高さの低い金属バンプ電極８の個所においては
、導電粒子４が金属バンプ電極８および配線電極１とは
接触せず、電気的にオープンが発生するということが生
ずる。
４の粒子径が約２μｍから５μｍである異方性導電接着
剤層５を用いて接続を行なうと、図９に示すように、高
さの高い金属バンプ電極８においては良好な接続がなさ
れるが、高さの低い金属バンプ電極８の個所においては
、導電粒子４が金属バンプ電極８および配線電極１とは
接触せず、電気的にオープンが発生するということが生
ずる。
【０００８】そこで、図１０に示すように、粒子径の大
きい導電粒子を用いれば、高低差のある金属バンプ電極
８のいずれに対しても良好な接続がなされることが考え
られる。導電粒子４に粒子径が約１０μｍ（±１．５μ
ｍ）の異方性導電接着剤層５を用い接続実験を行なった
ところ、電気的にオープンが発生することがなくなった
。なお、導電粒子４の粒子径の範囲は、たとえば、６μ
ｍから２０μｍの範囲で効果がある。
きい導電粒子を用いれば、高低差のある金属バンプ電極
８のいずれに対しても良好な接続がなされることが考え
られる。導電粒子４に粒子径が約１０μｍ（±１．５μ
ｍ）の異方性導電接着剤層５を用い接続実験を行なった
ところ、電気的にオープンが発生することがなくなった
。なお、導電粒子４の粒子径の範囲は、たとえば、６μ
ｍから２０μｍの範囲で効果がある。
【０００９】しかしながら、半導体素子であるたとえば
液晶駆動用ＩＣ７は、液晶デバイスの高精細化の進展と
ともに接続する金属バンプ電極８が増え、接続ピッチも
さらに微細化が進んでいる。
液晶駆動用ＩＣ７は、液晶デバイスの高精細化の進展と
ともに接続する金属バンプ電極８が増え、接続ピッチも
さらに微細化が進んでいる。
【００１０】したがって、高低差のある金属バンプ電極
８に対して大きい導電粒子４を用いたとき良好な接続が
なされるのであるが、接続ピッチが狭く隣合うバンプ間
隔が小さい半導体素子７の接続に用いると、金属バンプ
電極８間でショートが生じ易くなる。したがって、金属
バンプ電極８がある接続ピッチ以下になると大きい導電
粒子４を用いることができなくなる問題を有している。
８に対して大きい導電粒子４を用いたとき良好な接続が
なされるのであるが、接続ピッチが狭く隣合うバンプ間
隔が小さい半導体素子７の接続に用いると、金属バンプ
電極８間でショートが生じ易くなる。したがって、金属
バンプ電極８がある接続ピッチ以下になると大きい導電
粒子４を用いることができなくなる問題を有している。
【００１１】本発明は上記問題点に鑑みなされたもので
、フェイスダウンボンディング法において、微細ピッチ
で高低差のある電極突起に対しても良好な接続がなされ
、隣合う電極間でショートが生じにくい高信頼性・高歩
留まりの半導体素子の製造方法を提供することを目的と
する。
、フェイスダウンボンディング法において、微細ピッチ
で高低差のある電極突起に対しても良好な接続がなされ
、隣合う電極間でショートが生じにくい高信頼性・高歩
留まりの半導体素子の製造方法を提供することを目的と
する。
【００１２】〔発明の構成〕
【００１３】
【課題を解決するための手段】本発明の半導体素子の製
造方法は、半導体素子上に形成された電極突起を、加圧
面が平坦でかつ１９０℃以上５５０℃以下の温度に加熱
された治具で押圧し、この半導体素子内での前記電極突
起の高さを均一化するものである。
造方法は、半導体素子上に形成された電極突起を、加圧
面が平坦でかつ１９０℃以上５５０℃以下の温度に加熱
された治具で押圧し、この半導体素子内での前記電極突
起の高さを均一化するものである。
【００１４】
【作用】本発明は、半導体素子上に形成された電極突起
を、加圧面が平坦で、かつ、接続時に生ずる温度である
１９０℃以上の温度で、また、半導体素子を破壊しない
温度である５５０℃以下の温度に加熱された治具で押圧
し、この半導体素子内での前記電極突起の高さを均一化
する。
を、加圧面が平坦で、かつ、接続時に生ずる温度である
１９０℃以上の温度で、また、半導体素子を破壊しない
温度である５５０℃以下の温度に加熱された治具で押圧
し、この半導体素子内での前記電極突起の高さを均一化
する。
【００１５】
【実施例】以下、本発明の一実施例を図面を参照して説
明する。
明する。
【００１６】図１ないし図５において、１１は半導体素
子である出力数１６０の液晶駆動用ＩＣ１１で、およそ
５ｍｍ×９ｍｍのサイズである。そして、液晶駆動用Ｉ
Ｃ１１の表面にはアルミニウム電極１２とこのアルミニ
ウム電極１２の上面には、たとえば、チタン（Ｔｉ）、
ニッケル（Ｎｉ）、金（Ａｕ）の順序で構成された図示
しないバリアメタル層が形成されている。このバリアメ
タル層の上には、たとえば金（Ａｕ） よりなる電極突
起としての金属バンプ電極１３がメッキ法などによって
形成されている。
子である出力数１６０の液晶駆動用ＩＣ１１で、およそ
５ｍｍ×９ｍｍのサイズである。そして、液晶駆動用Ｉ
Ｃ１１の表面にはアルミニウム電極１２とこのアルミニ
ウム電極１２の上面には、たとえば、チタン（Ｔｉ）、
ニッケル（Ｎｉ）、金（Ａｕ）の順序で構成された図示
しないバリアメタル層が形成されている。このバリアメ
タル層の上には、たとえば金（Ａｕ） よりなる電極突
起としての金属バンプ電極１３がメッキ法などによって
形成されている。
【００１７】また、たとえば上記出力数１６０の液晶駆
動用ＩＣ１１の場合には、金属バンプ電極１３は、たと
えば１８４あり、大きさは約６０μｍ角で、接続ピッチ
は１００μｍで、金属バンプ電極１３の平均高さは１８
μｍで、通常約６μｍの高低差がある。
動用ＩＣ１１の場合には、金属バンプ電極１３は、たと
えば１８４あり、大きさは約６０μｍ角で、接続ピッチ
は１００μｍで、金属バンプ電極１３の平均高さは１８
μｍで、通常約６μｍの高低差がある。
【００１８】この状態で、図１（ａ） に示すように加
圧面１５が平坦な加熱した加圧治具１６で液晶駆動用Ｉ
Ｃ１１の上方から、矢印Ｐの方向へ、温度４００℃〜５
５０℃、加圧力５０〜１５０ｋｇ／ｐａｄ、加圧時間１
．０秒の条件で、液晶駆動用ＩＣ１１上に形成された金
属バンプ電極１３を押圧したところ、初期高さの平均値
が１８μｍ、最大値が２０μｍ、最小値が１４μｍであ
ったものが、加圧後の高さは、図１（ｂ） に示すよう
に、平均値およそ１４μｍ、最大値が１４μｍ、最小値
が１３μｍとなる。
圧面１５が平坦な加熱した加圧治具１６で液晶駆動用Ｉ
Ｃ１１の上方から、矢印Ｐの方向へ、温度４００℃〜５
５０℃、加圧力５０〜１５０ｋｇ／ｐａｄ、加圧時間１
．０秒の条件で、液晶駆動用ＩＣ１１上に形成された金
属バンプ電極１３を押圧したところ、初期高さの平均値
が１８μｍ、最大値が２０μｍ、最小値が１４μｍであ
ったものが、加圧後の高さは、図１（ｂ） に示すよう
に、平均値およそ１４μｍ、最大値が１４μｍ、最小値
が１３μｍとなる。
【００１９】なお、上記条件で加圧を加えても液晶駆動
用ＩＣ１１の動作不良は、まったく生じていない。また
、加圧力は金属バンプ電極１３のサイズ、数、硬度さら
に形成された条件によって異なり、適宜決定される。
用ＩＣ１１の動作不良は、まったく生じていない。また
、加圧力は金属バンプ電極１３のサイズ、数、硬度さら
に形成された条件によって異なり、適宜決定される。
【００２０】また、異方性導電膜を用いた接続の場合、
液晶駆動用ＩＣ１１接続時の温度が１９０℃に達するの
で、１９０℃以上の温度で加圧するとき有効であり、加
圧時の温度は５５０℃を超えると、金属バンプ電極１３
の材質にかかわらず、半導体に損傷が生じる確率が高い
ので５５０℃以下の温度に制御する必要がある。たとえ
ばメッキ形成された金（Ａｕ）製の金属バンプ電極１３
の高低を十分に均一化するためには、加圧温度を少なく
とも４００℃以上に上げなくてはならない。実験によれ
ば、室温での加圧では１５０ｋｇ／ｐａｄの加圧力を加
えても２μｍしか潰れず、十分な均一化ができず、さら
に、加圧力を増してもこれ以上変形しなかった。
液晶駆動用ＩＣ１１接続時の温度が１９０℃に達するの
で、１９０℃以上の温度で加圧するとき有効であり、加
圧時の温度は５５０℃を超えると、金属バンプ電極１３
の材質にかかわらず、半導体に損傷が生じる確率が高い
ので５５０℃以下の温度に制御する必要がある。たとえ
ばメッキ形成された金（Ａｕ）製の金属バンプ電極１３
の高低を十分に均一化するためには、加圧温度を少なく
とも４００℃以上に上げなくてはならない。実験によれ
ば、室温での加圧では１５０ｋｇ／ｐａｄの加圧力を加
えても２μｍしか潰れず、十分な均一化ができず、さら
に、加圧力を増してもこれ以上変形しなかった。
【００２１】さらに、加圧治具１６は、コストおよび寿
命の点から、高融点金属の合金たとえばモリブデン（Ｍ
ｏ）合金を母材とし、加圧面１５には、耐衝撃性、耐熱
性の高い材料たとえば人工ダイヤモンドをろう付けした
ものを用いる。さらに、粒子径約２μｍから５μｍであ
る微細ピッチ接続に適した異方性導電膜を用いる場合、
加圧治具１６の加圧面１５の平坦度を±０．５μｍ以内
に押さえることが望ましい。
命の点から、高融点金属の合金たとえばモリブデン（Ｍ
ｏ）合金を母材とし、加圧面１５には、耐衝撃性、耐熱
性の高い材料たとえば人工ダイヤモンドをろう付けした
ものを用いる。さらに、粒子径約２μｍから５μｍであ
る微細ピッチ接続に適した異方性導電膜を用いる場合、
加圧治具１６の加圧面１５の平坦度を±０．５μｍ以内
に押さえることが望ましい。
【００２２】また、液晶駆動用ＩＣ１１の上面には、ア
ルミニウム電極１２の上面の一部をも被覆する窒化シリ
コン（ＳｉＮ） などからなる保護用のパッシベーショ
ン膜１４が形成されている。
ルミニウム電極１２の上面の一部をも被覆する窒化シリ
コン（ＳｉＮ） などからなる保護用のパッシベーショ
ン膜１４が形成されている。
【００２３】一方、半導体装置としての液晶表示装置の
ガラス基板２１上には、所定位置に配線電極２２が形成
されている。この配線電極２２は、表面層がアルミニウ
ム（Ａｌ）またはアルミニウムを主体とする金属または
金属多層膜からなり、本実施例では、クロム（Ｃｒ）お
よびアルミニウムからなり、クロムおよびアルミニウム
の膜厚は、それぞれ７０ｎｍ、４００ｎｍに設定されて
いる。
ガラス基板２１上には、所定位置に配線電極２２が形成
されている。この配線電極２２は、表面層がアルミニウ
ム（Ａｌ）またはアルミニウムを主体とする金属または
金属多層膜からなり、本実施例では、クロム（Ｃｒ）お
よびアルミニウムからなり、クロムおよびアルミニウム
の膜厚は、それぞれ７０ｎｍ、４００ｎｍに設定されて
いる。
【００２４】さらに、２６は異方性導電膜としての異方
性導電接着剤層で、この異方性導電接着剤層２６は、た
とえばエポキシ系の熱硬化性樹脂の接着剤２７に、たと
えばニッケル製の導電性微片としての導電粒子２８が分
散されて包含されている。なお、異方性導電接着剤層２
６の膜厚は約３０μｍである。また、導電粒子２８は完
全に球形でなくてもよく、たとえば毬栗状であっても良
く、直径は、約２μｍから５μｍに設定されている。
性導電接着剤層で、この異方性導電接着剤層２６は、た
とえばエポキシ系の熱硬化性樹脂の接着剤２７に、たと
えばニッケル製の導電性微片としての導電粒子２８が分
散されて包含されている。なお、異方性導電接着剤層２
６の膜厚は約３０μｍである。また、導電粒子２８は完
全に球形でなくてもよく、たとえば毬栗状であっても良
く、直径は、約２μｍから５μｍに設定されている。
【００２５】次に、ガラス基板２１上の配線電極２２へ
、液晶駆動用ＩＣ１１の金属バンプ電極１３をフェイス
ダウンボンディング法により電気的に接続する方法につ
いて図２ないし図５を用いて説明する。
、液晶駆動用ＩＣ１１の金属バンプ電極１３をフェイス
ダウンボンディング法により電気的に接続する方法につ
いて図２ないし図５を用いて説明する。
【００２６】まず、異方性導電接着剤層２６の外形を液
晶駆動用ＩＣ１１よりやや大きく金型で打ち抜く。
晶駆動用ＩＣ１１よりやや大きく金型で打ち抜く。
【００２７】そして、図２に示すように、ガラス基板２
１上に異方性導電接着剤層２６を位置させ、図３に示す
ように異方性導電接着剤層２６をガラス基板２１上に貼
付する。
１上に異方性導電接着剤層２６を位置させ、図３に示す
ように異方性導電接着剤層２６をガラス基板２１上に貼
付する。
【００２８】次に、図４に示す自動ボンディング・ツー
ル３１で、液晶駆動用ＩＣ１１の裏面側より約８ｋｇで
加圧（約５０ｇ／パッド）・加熱（ツール温度１９０℃
）しながら約３０秒保持する。この時、ガラス基板２１
は、約６０℃に加熱した図示しないステージ上に載せて
あり、ガラス基板２１の裏面側より加熱されている。
ル３１で、液晶駆動用ＩＣ１１の裏面側より約８ｋｇで
加圧（約５０ｇ／パッド）・加熱（ツール温度１９０℃
）しながら約３０秒保持する。この時、ガラス基板２１
は、約６０℃に加熱した図示しないステージ上に載せて
あり、ガラス基板２１の裏面側より加熱されている。
【００２９】そうして、ボンディング・ツール３１を液
晶駆動用ＩＣ１１から離せば、図５に示すように、異方
性導電接着剤層２６の接着剤２７により、ガラス基板２
１に液晶駆動用ＩＣ１１が接着されるとともに、異方性
導電接着剤層２６中の導電粒子２８によりガラス基板２
１の配線電極２２に液晶駆動用ＩＣ１１の金属バンプ電
極１３が電気的に接続される。
晶駆動用ＩＣ１１から離せば、図５に示すように、異方
性導電接着剤層２６の接着剤２７により、ガラス基板２
１に液晶駆動用ＩＣ１１が接着されるとともに、異方性
導電接着剤層２６中の導電粒子２８によりガラス基板２
１の配線電極２２に液晶駆動用ＩＣ１１の金属バンプ電
極１３が電気的に接続される。
【００３０】以上の工程は、すべて自動化されており、
液晶駆動用ＩＣ１１はガラス基板２１上に実装される。
液晶駆動用ＩＣ１１はガラス基板２１上に実装される。
【００３１】なお、上記実施例で用いる接着剤２７は、
接続時に１９０℃、約３０秒間保持することにより硬化
が進み、液晶駆動用ＩＣ１１の表面保護層であるパッシ
ベーション膜１４およびガラス基板２１に強固に密着す
る。それゆえ、液晶駆動用ＩＣ１１全体が、ガラス基板
２１上に強固に装着され、その後のボンディングによる
樹脂補強の工程も不要となる。
接続時に１９０℃、約３０秒間保持することにより硬化
が進み、液晶駆動用ＩＣ１１の表面保護層であるパッシ
ベーション膜１４およびガラス基板２１に強固に密着す
る。それゆえ、液晶駆動用ＩＣ１１全体が、ガラス基板
２１上に強固に装着され、その後のボンディングによる
樹脂補強の工程も不要となる。
【００３２】また、−３０℃（３０分間）／８５℃（３
０分間）の５００サイクルの熱衝撃試験、温度６５℃湿
度９５％の１０００時間の高温高湿保存試験、８５℃で
１０００時間の高温保存試験、湿度９５％で−１０℃か
ら６５℃の５サイクルの温湿度サイクル試験、動作試験
、振動試験や衝撃試験等の機械試験など、各種信頼性試
験により本発明による液晶表示装置を評価したところ、
接続箇所に起因するオープン、ショートの発生は、皆無
であった。
０分間）の５００サイクルの熱衝撃試験、温度６５℃湿
度９５％の１０００時間の高温高湿保存試験、８５℃で
１０００時間の高温保存試験、湿度９５％で−１０℃か
ら６５℃の５サイクルの温湿度サイクル試験、動作試験
、振動試験や衝撃試験等の機械試験など、各種信頼性試
験により本発明による液晶表示装置を評価したところ、
接続箇所に起因するオープン、ショートの発生は、皆無
であった。
【００３３】上記実施例として、液晶駆動用ＩＣ１１の
金属バンプ電極１３が金の場合を例にしたが、ニッケル
粒子より柔らかく、ニッケル粒子が良く食い込む金属バ
ンプ電極として、たとえば鉛−錫（ＰｂーＳｎ）系また
は鉛−インジウム（ＰｂーＩｎ）系などの半田バンプ電
極の場合にも適用できる。
金属バンプ電極１３が金の場合を例にしたが、ニッケル
粒子より柔らかく、ニッケル粒子が良く食い込む金属バ
ンプ電極として、たとえば鉛−錫（ＰｂーＳｎ）系また
は鉛−インジウム（ＰｂーＩｎ）系などの半田バンプ電
極の場合にも適用できる。
【００３４】また、アルミニウム電極１２上にバリアメ
タルを形成し、メッキ法で形成された金属バンプ電極付
きの半導体素子について説明したが、バリアメタルの構
成は、たとえばプラチナ／チタン（Ｐｔ／Ｔｉ）であっ
ても良く、また、無くても構わない。さらに、メッキ法
以外、たとえばディップ法、ボールボンディング法によ
りバンプ電極が形成された場合にも適用できる。
タルを形成し、メッキ法で形成された金属バンプ電極付
きの半導体素子について説明したが、バリアメタルの構
成は、たとえばプラチナ／チタン（Ｐｔ／Ｔｉ）であっ
ても良く、また、無くても構わない。さらに、メッキ法
以外、たとえばディップ法、ボールボンディング法によ
りバンプ電極が形成された場合にも適用できる。
【００３５】また、ガラス基板２１上に形成された取り
出し電極の配線電極２２をクロム／アルミニウムとした
が、配線電極２２が金属または金属多層膜で、その表面
層の材料がアルミニウム、アルミニウム合金以外でも、
たとえばアルミニウム、アルミニウム合金の上に薄い金
属が形成されている場合などでも適用できる。この様な
例として、ガラス基板１１上にモリブデン（Ｍｏ）、ア
ルミニウム（Ａｌ）、モリブデン（Ｍｏ）が順次形成さ
れた配線電極２２がある。なお、それぞれの膜厚は、た
とえば、７０ｎｍ、４００ｎｍ、５０ｎｍである。
出し電極の配線電極２２をクロム／アルミニウムとした
が、配線電極２２が金属または金属多層膜で、その表面
層の材料がアルミニウム、アルミニウム合金以外でも、
たとえばアルミニウム、アルミニウム合金の上に薄い金
属が形成されている場合などでも適用できる。この様な
例として、ガラス基板１１上にモリブデン（Ｍｏ）、ア
ルミニウム（Ａｌ）、モリブデン（Ｍｏ）が順次形成さ
れた配線電極２２がある。なお、それぞれの膜厚は、た
とえば、７０ｎｍ、４００ｎｍ、５０ｎｍである。
【００３６】また、上記装置は、高信頼性の接続部を有
するので、液晶駆動用ＩＣ１１の裏面側から封止樹脂で
覆うことは不要であるが、封止樹脂で覆っても良い。
するので、液晶駆動用ＩＣ１１の裏面側から封止樹脂で
覆うことは不要であるが、封止樹脂で覆っても良い。
【００３７】さらに、駆動方式が単純マトリクス方式あ
るいはＴＦＴ（薄膜トランジスタ）方式などに限らず、
いずれの方式の液晶表示装置にも適用できる。
るいはＴＦＴ（薄膜トランジスタ）方式などに限らず、
いずれの方式の液晶表示装置にも適用できる。
【００３８】なお、上記各実施例では、液晶表示装置を
例にとり説明したが、液晶表示装置に限定されること無
く、ＩＣなどの半導体装置を基板上に実装した電子装置
のすべてに適用可能である。
例にとり説明したが、液晶表示装置に限定されること無
く、ＩＣなどの半導体装置を基板上に実装した電子装置
のすべてに適用可能である。
【００３９】
【発明の効果】本発明は、半導体素子上に形成された電
極突起を、加圧面が平坦で、かつ、接続時に生ずる１９
０℃以上の温度で、また、半導体素子を破壊しない５５
０℃以下の温度に加熱された治具で押圧し、この半導体
素子内での前記電極突起の高さを均一化でき、特に、フ
ェイスダウンボンディング法において、異方性導電膜の
導電粒子を小さくできるので、微細ピッチで高低差のあ
る金属突起に対しても良好な接続がなされ、隣合う電極
突起間でショートが生じにくいより高信頼性、高歩留ま
りの確実な接続が可能となる。
極突起を、加圧面が平坦で、かつ、接続時に生ずる１９
０℃以上の温度で、また、半導体素子を破壊しない５５
０℃以下の温度に加熱された治具で押圧し、この半導体
素子内での前記電極突起の高さを均一化でき、特に、フ
ェイスダウンボンディング法において、異方性導電膜の
導電粒子を小さくできるので、微細ピッチで高低差のあ
る金属突起に対しても良好な接続がなされ、隣合う電極
突起間でショートが生じにくいより高信頼性、高歩留ま
りの確実な接続が可能となる。
【図１】（ａ） 本発明の一実施例の半導体素子の形
成方法を示す断面図である。 （ｂ） 同上形成後の半導体素子を示す断面図である
。
成方法を示す断面図である。 （ｂ） 同上形成後の半導体素子を示す断面図である
。
【図２】同上液晶駆動用ＩＣを基板への取り付けの工程
を示す断面図である。
を示す断面図である。
【図３】同上液晶駆動用ＩＣを基板への取り付けの図２
の次の工程を示す断面図である。
の次の工程を示す断面図である。
【図４】同上液晶駆動用ＩＣを基板への取り付けの図３
の次の工程を示す断面図である。
の次の工程を示す断面図である。
【図５】同上液晶駆動用ＩＣを基板への取り付けの図４
の次の工程を示す断面図である。
の次の工程を示す断面図である。
【図６】従来例の液晶駆動用ＩＣが基板へ取り付けられ
た状態を示す断面図である。
た状態を示す断面図である。
【図７】同上液晶駆動用ＩＣを基板への取り付けの工程
を示す断面図である。
を示す断面図である。
【図８】同上液晶駆動用ＩＣを基板への取り付けの図７
の次の工程を示す断面図である。
の次の工程を示す断面図である。
【図９】同上高さの異なる金属バンプ電極で小径の導電
粒子を用いて液晶駆動用ＩＣを基板に取り付けた状態を
示す断面図である。
粒子を用いて液晶駆動用ＩＣを基板に取り付けた状態を
示す断面図である。
【図１０】同上高さの異なる金属バンプ電極で大径の導
電粒子を用いて液晶駆動用ＩＣを基板に取り付けた状態
を示す断面図である。
電粒子を用いて液晶駆動用ＩＣを基板に取り付けた状態
を示す断面図である。
１１ 半導体素子としての液晶駆動用ＩＣ１３
電極突起としての金属バンプ電極１５ 加
圧面 １６ 加圧治具
電極突起としての金属バンプ電極１５ 加
圧面 １６ 加圧治具
Claims (1)
- 【請求項１】 半導体素子上に形成された電極突起を
、加圧面が平坦でかつ１９０℃以上５５０℃以下の温度
に加熱された治具で押圧し、この半導体素子内での前記
電極突起の高さを均一化することを特徴とする半導体素
子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3062180A JPH04296723A (ja) | 1991-03-26 | 1991-03-26 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3062180A JPH04296723A (ja) | 1991-03-26 | 1991-03-26 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04296723A true JPH04296723A (ja) | 1992-10-21 |
Family
ID=13192676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3062180A Pending JPH04296723A (ja) | 1991-03-26 | 1991-03-26 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04296723A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0729937A (ja) * | 1993-06-25 | 1995-01-31 | Canon Inc | 集電電極及び電極形成法 |
| JPH11214420A (ja) * | 1998-01-28 | 1999-08-06 | Citizen Watch Co Ltd | 半導体装置とその製造方法およびその実装構造 |
| JPH11258620A (ja) * | 1998-03-11 | 1999-09-24 | Hitachi Ltd | 液晶表示装置 |
| JP2000214455A (ja) * | 1999-01-26 | 2000-08-04 | Alps Electric Co Ltd | 反射型液晶表示装置およびその製造方法 |
| JP2001133801A (ja) * | 1999-11-04 | 2001-05-18 | Seiko Epson Corp | 部品実装方法および電気光学装置の製造方法 |
| JP2001230273A (ja) * | 2000-02-18 | 2001-08-24 | Matsushita Electric Ind Co Ltd | 表示パネルおよびその製造方法 |
| JP2011061241A (ja) * | 2006-04-26 | 2011-03-24 | Hitachi Chem Co Ltd | 接着剤 |
| JP2019024097A (ja) * | 2006-01-16 | 2019-02-14 | 日立化成株式会社 | 導電性接着フィルム及び太陽電池モジュール |
-
1991
- 1991-03-26 JP JP3062180A patent/JPH04296723A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0729937A (ja) * | 1993-06-25 | 1995-01-31 | Canon Inc | 集電電極及び電極形成法 |
| JPH11214420A (ja) * | 1998-01-28 | 1999-08-06 | Citizen Watch Co Ltd | 半導体装置とその製造方法およびその実装構造 |
| JPH11258620A (ja) * | 1998-03-11 | 1999-09-24 | Hitachi Ltd | 液晶表示装置 |
| JP2000214455A (ja) * | 1999-01-26 | 2000-08-04 | Alps Electric Co Ltd | 反射型液晶表示装置およびその製造方法 |
| JP2001133801A (ja) * | 1999-11-04 | 2001-05-18 | Seiko Epson Corp | 部品実装方法および電気光学装置の製造方法 |
| JP2001230273A (ja) * | 2000-02-18 | 2001-08-24 | Matsushita Electric Ind Co Ltd | 表示パネルおよびその製造方法 |
| JP2019024097A (ja) * | 2006-01-16 | 2019-02-14 | 日立化成株式会社 | 導電性接着フィルム及び太陽電池モジュール |
| JP2011061241A (ja) * | 2006-04-26 | 2011-03-24 | Hitachi Chem Co Ltd | 接着剤 |
| JP2011066448A (ja) * | 2006-04-26 | 2011-03-31 | Hitachi Chem Co Ltd | 接着テープ及びそれを用いた太陽電池モジュール |
| JP2012216843A (ja) * | 2006-04-26 | 2012-11-08 | Hitachi Chem Co Ltd | 接着テープ及びそれを用いた太陽電池モジュール |
| US8969706B2 (en) | 2006-04-26 | 2015-03-03 | Hitachi Chemical Company, Ltd. | Adhesive tape and solar cell module using the same |
| US8969707B2 (en) | 2006-04-26 | 2015-03-03 | Hitachi Chemical Company, Ltd. | Adhesive tape and solar cell module using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7847399B2 (en) | Semiconductor device having solder-free gold bump contacts for stability in repeated temperature cycles | |
| JP3262497B2 (ja) | チップ実装回路カード構造 | |
| US6812569B2 (en) | Semiconductor device using bumps, method for fabricating same, and method for forming bumps | |
| US5801446A (en) | Microelectronic connections with solid core joining units | |
| US7300865B2 (en) | Method for bonding IC chips to substrates incorporating dummy bumps and non-conductive adhesive | |
| US5821627A (en) | Electronic circuit device | |
| US5971253A (en) | Microelectronic component mounting with deformable shell terminals | |
| US6365499B1 (en) | Chip carrier and method of manufacturing and mounting the same | |
| US5764486A (en) | Cost effective structure and method for interconnecting a flip chip with a substrate | |
| US5147210A (en) | Polymer film interconnect | |
| US6387714B1 (en) | Die-to-insert permanent connection and method of forming | |
| JPH1197480A (ja) | 導電性接着剤による相互接続構造物 | |
| US6420787B1 (en) | Semiconductor device and process of producing same | |
| US20070063347A1 (en) | Packages, anisotropic conductive films, and conductive particles utilized therein | |
| US5877079A (en) | Method for manufacturing a semiconductor device and a method for mounting a semiconductor device for eliminating a void | |
| KR20030080032A (ko) | 플립 칩 상호연결을 구비한 칩 스케일 패키지 | |
| US6429453B1 (en) | Substrate assembly for burn in test of integrated circuit chip | |
| US6605491B1 (en) | Method for bonding IC chips to substrates with non-conductive adhesive | |
| JPH10270498A (ja) | 電子装置の製造方法 | |
| US6468830B1 (en) | Compliant semiconductor package with anisotropic conductive material interconnects and methods therefor | |
| JPH04296723A (ja) | 半導体素子の製造方法 | |
| JP2835145B2 (ja) | 電子装置 | |
| JPH04297044A (ja) | 半導体装置およびその製造方法 | |
| JP3119479B2 (ja) | 電子装置の製造方法 | |
| JPH0669278A (ja) | 半導体素子の接続方法 |