JPH0429558A - 電圧駆動形半導体素子のゲート駆動回路 - Google Patents
電圧駆動形半導体素子のゲート駆動回路Info
- Publication number
- JPH0429558A JPH0429558A JP13442190A JP13442190A JPH0429558A JP H0429558 A JPH0429558 A JP H0429558A JP 13442190 A JP13442190 A JP 13442190A JP 13442190 A JP13442190 A JP 13442190A JP H0429558 A JPH0429558 A JP H0429558A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- gate
- gate voltage
- semiconductor element
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 230000007423 decrease Effects 0.000 abstract description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 2
- 230000005611 electricity Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Landscapes
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明はＩ（１，ＢＴ、ＦＥＴなどの電圧駆動形半導
体素子のスイッチング（ターンオン、ターンオフ）のた
めにこの半導体素子のゲートを駆動する回路、 特にこのスイッチング時における主回路電圧のはね上が
りを抑制し、また定常時はこの半導体素子のオン、オフ
の安定度を高め得るようにした電圧駆動形半導体素子の
ゲート駆動回路に関する。 なお以下各図において同一の符号は同一もしくは相当部
分を示す。
体素子のスイッチング（ターンオン、ターンオフ）のた
めにこの半導体素子のゲートを駆動する回路、 特にこのスイッチング時における主回路電圧のはね上が
りを抑制し、また定常時はこの半導体素子のオン、オフ
の安定度を高め得るようにした電圧駆動形半導体素子の
ゲート駆動回路に関する。 なお以下各図において同一の符号は同一もしくは相当部
分を示す。
第３図は電圧駆動形半導体素子の従来のゲート駆動回路
を示す。同図において外部よりロジック演算回路５に電
圧駆動形半導体素子６へのオン・オフ指令０１が入力さ
れると、ロジック演算回路５では信号人力０１を絶縁増
巾し、順逆切換スイッチ３に必要なオン・オフ信号５ａ
として伝達する。 ここでオン指令の場合、順逆切換スイッチ３内の順バイ
アススイッチ３−１がオンし、順バイアス電源１の電圧
Ｅ１が、ゲート抵抗ＲＧを介し、電圧駆動形半導体素子
６のゲー）ＧとエミッタＥとの間に順バイアスの電圧と
して加わる。 他方、オフ指令の場合、順逆切換スイッチ３内の逆バイ
アススイッチ３−２がオンし、逆バイアス電源２の電圧
Ｅ２が、ゲート抵抗ＲＧを介し、電圧駆動形半導体素子
６のゲートＧ、エミッタＥ間に逆バイアスの電圧−Ｅ２
として加わる。但し以上の動作において順バイアススイ
ッチ３−１と逆バイアススイッチ３−２が同時にオンし
て、順バイアス電源Ｅｌと逆バイアス電源Ｅ２が短絡し
ないように、ロジック演算回路５が制御している。 第４図は第３図の回路における半導体素子６のゲート電
圧波形の例を示す、但しこの電圧制御形半導体素子６は
ゲート電圧ＶＧｔが正電圧のときオンする素子とする。 ロジック演算回路５への信号人力０１がオン指令になる
と、順逆切換スイッチ３により、ゲート電圧ｖ、ｔは−
Ｅ２からＥｌへと切り換わり、電圧制御形半導体素子６
はオンする。 但しゲート抵抗ＲＧと電圧制御形半導体素子６のゲート
Ｇ、エミッタＥ間の等価容量Ｃ３により、ゲート電圧Ｖ
ＧＥはある時定数をもって切り換わる。 また信号人力０１がオフ指令になると、同様にある時定
数をもって、ゲート電圧ｖＧｘはＥｌから−Ｅ２へと切
り換わり、電圧制御形半導体素子６はオフする。
を示す。同図において外部よりロジック演算回路５に電
圧駆動形半導体素子６へのオン・オフ指令０１が入力さ
れると、ロジック演算回路５では信号人力０１を絶縁増
巾し、順逆切換スイッチ３に必要なオン・オフ信号５ａ
として伝達する。 ここでオン指令の場合、順逆切換スイッチ３内の順バイ
アススイッチ３−１がオンし、順バイアス電源１の電圧
Ｅ１が、ゲート抵抗ＲＧを介し、電圧駆動形半導体素子
６のゲー）ＧとエミッタＥとの間に順バイアスの電圧と
して加わる。 他方、オフ指令の場合、順逆切換スイッチ３内の逆バイ
アススイッチ３−２がオンし、逆バイアス電源２の電圧
Ｅ２が、ゲート抵抗ＲＧを介し、電圧駆動形半導体素子
６のゲートＧ、エミッタＥ間に逆バイアスの電圧−Ｅ２
として加わる。但し以上の動作において順バイアススイ
ッチ３−１と逆バイアススイッチ３−２が同時にオンし
て、順バイアス電源Ｅｌと逆バイアス電源Ｅ２が短絡し
ないように、ロジック演算回路５が制御している。 第４図は第３図の回路における半導体素子６のゲート電
圧波形の例を示す、但しこの電圧制御形半導体素子６は
ゲート電圧ＶＧｔが正電圧のときオンする素子とする。 ロジック演算回路５への信号人力０１がオン指令になる
と、順逆切換スイッチ３により、ゲート電圧ｖ、ｔは−
Ｅ２からＥｌへと切り換わり、電圧制御形半導体素子６
はオンする。 但しゲート抵抗ＲＧと電圧制御形半導体素子６のゲート
Ｇ、エミッタＥ間の等価容量Ｃ３により、ゲート電圧Ｖ
ＧＥはある時定数をもって切り換わる。 また信号人力０１がオフ指令になると、同様にある時定
数をもって、ゲート電圧ｖＧｘはＥｌから−Ｅ２へと切
り換わり、電圧制御形半導体素子６はオフする。
【発明が解決しようとする課８】
しかしながら第３図のゲート駆動回路では順バイアス電
源電圧Ｅｌ、逆バイアス電源電圧−Ｅ２は固定であり、
このゲート電圧を高めると、電圧駆動形半導体素子は定
常時、ノイズ等による外乱を受は難くなり、そのオン、
オフの動作状態の安定度が高まり、スイッチング速度も
速くなるが、他方スイッチング速度が速いと、主回路の
配線インダクタンスによる電圧のはね上がりが太き（な
り、素子の絶対最大定格電圧を越えてしまう場合がある
。 これはターンオフ時は、電源より電圧制御形半導体素子
までの前記配線インダクタンスのため、電流が減少する
ことにより、この配線インダクタンスのエネルギが電圧
のはね上がりを惹起し、他方、ターンオン時は、ブリッ
ジ結線のインバータ回路等の場合、対向アームのダイオ
ードにフライホイルモードの電流が流れていた時に、電
圧制御形半導体素子のターンオンにより、そのターンオ
ンした素子に電流が転流し、対向アームのダイオードの
逆回復時の電圧のはね上がりを生ずるためである。 またゲート抵抗ＲＧを大きくすれば、スイ・プチング速
度が遅くなり、主回路の配線インダクタンスによる電圧
のはね上がりは小さくなるが、スイッチング速度が遅く
なる影響でスイッチング損失が増大するという悪影響が
ある。 そこで本発明はこの問題を解消し得る電圧駆動形半導体
素子のゲート駆動回路を提供することを課題とする。
源電圧Ｅｌ、逆バイアス電源電圧−Ｅ２は固定であり、
このゲート電圧を高めると、電圧駆動形半導体素子は定
常時、ノイズ等による外乱を受は難くなり、そのオン、
オフの動作状態の安定度が高まり、スイッチング速度も
速くなるが、他方スイッチング速度が速いと、主回路の
配線インダクタンスによる電圧のはね上がりが太き（な
り、素子の絶対最大定格電圧を越えてしまう場合がある
。 これはターンオフ時は、電源より電圧制御形半導体素子
までの前記配線インダクタンスのため、電流が減少する
ことにより、この配線インダクタンスのエネルギが電圧
のはね上がりを惹起し、他方、ターンオン時は、ブリッ
ジ結線のインバータ回路等の場合、対向アームのダイオ
ードにフライホイルモードの電流が流れていた時に、電
圧制御形半導体素子のターンオンにより、そのターンオ
ンした素子に電流が転流し、対向アームのダイオードの
逆回復時の電圧のはね上がりを生ずるためである。 またゲート抵抗ＲＧを大きくすれば、スイ・プチング速
度が遅くなり、主回路の配線インダクタンスによる電圧
のはね上がりは小さくなるが、スイッチング速度が遅く
なる影響でスイッチング損失が増大するという悪影響が
ある。 そこで本発明はこの問題を解消し得る電圧駆動形半導体
素子のゲート駆動回路を提供することを課題とする。
【課題を解決するための手段］
前記の課題を解決するために本発明の回路は、ｒゲート
電圧の２つの極性に応じてそれぞれオン９オフする電圧
駆動形半導体素子のゲートを駆動する回路において、 前記半導体素子のターンオフ時にそのゲート電圧の絶対
値を低目にし、この半導体素子が定常のオフ状態に入る
と徐々にこのゲート電圧の絶対値を上げる手段（ツェナ
ダイオードＺＤ２．抵抗Ｒ２など）、および前記半導体
素子のターンオン時にそのゲート電圧の絶対値を低目に
し、この半導体素子が定常のオン状態に入ると、徐々に
このゲート電圧の絶対値を上げる手段（ツェナダイオー
ドＺＤＩ、抵抗Ｒ１など）を備えたＪものとする。 【作 用】 第２図は本発明による電圧駆動形半導体素子に印加させ
るゲート電圧Ｖ、の波形図である。信号人力０１がオフ
指令からオン指令に切り換ると、ゲート電圧■１はある
時定数τ１にて、最終到達ゲート電圧Ｅ１より小さい値
（第２図では１／２Ｅ、）を目標に立ち上がる。そのの
ちターンオン完了前後に１／２Ｅ、から再びＥｌを目標
にある時定数τ２（τ、〉τＩ）でゲート電圧は増加す
る。これにより、ターンオン時は速すぎないターンオン
時間のため、電圧のはね上がりが最適値に納まり、また
定常オン時は高いゲート電圧のため、外乱に強い安定し
たオン状態と、電圧駆動形半導体素子の低飽和電圧（低
損失）とが得られる。 また同様に信号人力０１がオン指令からオフ指令に切り
換ると、ゲート電圧ＶＧＥはある時定数τ。 にて最終到達ゲート電圧−Ｅ２より絶対値が小さい値（
第２図では−ｔ／２Ｅｚ）を目標に立ち上がる。 その後ターンオフ完了前後に一１／２ＥＺから再びＥ２
を目標にある時定数τ４（τ４〉τ３）でゲート電圧の
絶対値は増加する。これによりターンオフ時は速すぎな
いターンオフ時間のため、電圧のはね上がりが最適値に
納まり、また定常オフ時には十分絶対値の大きなゲート
電圧のため、電圧駆動形半導体素子は外乱に強い安定し
たオフ状態となる。
電圧の２つの極性に応じてそれぞれオン９オフする電圧
駆動形半導体素子のゲートを駆動する回路において、 前記半導体素子のターンオフ時にそのゲート電圧の絶対
値を低目にし、この半導体素子が定常のオフ状態に入る
と徐々にこのゲート電圧の絶対値を上げる手段（ツェナ
ダイオードＺＤ２．抵抗Ｒ２など）、および前記半導体
素子のターンオン時にそのゲート電圧の絶対値を低目に
し、この半導体素子が定常のオン状態に入ると、徐々に
このゲート電圧の絶対値を上げる手段（ツェナダイオー
ドＺＤＩ、抵抗Ｒ１など）を備えたＪものとする。 【作 用】 第２図は本発明による電圧駆動形半導体素子に印加させ
るゲート電圧Ｖ、の波形図である。信号人力０１がオフ
指令からオン指令に切り換ると、ゲート電圧■１はある
時定数τ１にて、最終到達ゲート電圧Ｅ１より小さい値
（第２図では１／２Ｅ、）を目標に立ち上がる。そのの
ちターンオン完了前後に１／２Ｅ、から再びＥｌを目標
にある時定数τ２（τ、〉τＩ）でゲート電圧は増加す
る。これにより、ターンオン時は速すぎないターンオン
時間のため、電圧のはね上がりが最適値に納まり、また
定常オン時は高いゲート電圧のため、外乱に強い安定し
たオン状態と、電圧駆動形半導体素子の低飽和電圧（低
損失）とが得られる。 また同様に信号人力０１がオン指令からオフ指令に切り
換ると、ゲート電圧ＶＧＥはある時定数τ。 にて最終到達ゲート電圧−Ｅ２より絶対値が小さい値（
第２図では−ｔ／２Ｅｚ）を目標に立ち上がる。 その後ターンオフ完了前後に一１／２ＥＺから再びＥ２
を目標にある時定数τ４（τ４〉τ３）でゲート電圧の
絶対値は増加する。これによりターンオフ時は速すぎな
いターンオフ時間のため、電圧のはね上がりが最適値に
納まり、また定常オフ時には十分絶対値の大きなゲート
電圧のため、電圧駆動形半導体素子は外乱に強い安定し
たオフ状態となる。
第１図は本発明の一実施例としての回路図で、第３図に
対応するものである。第１図においては第３図に対し順
バイアススイッチ３−１に直列に抵抗Ｒ１が挿入され、
さらにこの抵抗Ｒ１に並列に、かつ順バイアス電源１を
阻止する極性にツェナダイオードＺＤＩが接続されてい
る。そしてまた逆バイアススイッチ３−２にも同様に直
列に抵抗Ｒ２が挿入され、さらにこの抵抗Ｒ２と並列に
、かつ逆バイアス電源２を阻止する極性にツェナダイオ
ードＺＤ２が接続されている。 ロジック演算回路５に与えられる信号人力０１がオフ指
令より、オン指令に切換ねると、逆バイアススイッチ３
−２がオフ、順バイアススイッチ３１がオンとなる。こ
の初期状態では電圧駆動形半導体素子６のゲートＧ、エ
ミッタＥ間に寄生する等価容量Ｃ５は−Ｅ２の電圧に充
電されている。 またツェナダイオードＺＤＩのツェナ電圧ｖ２ＤＩは順
バイアス電源電圧Ｅ、より低い電圧値に設定しである。 従って始めはツェナダイオードＺＤＩがオンすることに
なり、順バイアス電源１の電圧Ｅ、は順バイアススイッ
チ３−１．ツェナダイオードＺＤ１．ゲート抵抗Ｒ，を
通り、電圧駆動形半導体素子６のゲートＧ、エミッタＥ
間に印加される。この場合、ゲート電圧ｖｅｘは初期値
−Ｅ２．最終到達目標値Ｅ、 −Ｖ、□９時定数ｃ、Ｘ
Ｒｅで（つまり速すぎない立上がり時間で）立ち上がる
。その後、ゲート電圧■、が増大し、等価容量Ｃ３の充
ｔｉｉ流が減少して、この充電を流による抵抗Ｒ１の電
圧降下がツェナ電圧■２ゎ、以下の状態になると、ツェ
ナダイオードＺＤＩはオフ状態となり、ゲート電圧■１
は最終到達値Ｅｌｆ時定数Ｃ８ｘ （ＲＧ ＋Ｒυにて
ゆっくりと上昇していく。 他方、信号人力０１がオン指令よりオフ指令に切換る時
も同様で、順バイアススイッチ３−１がオフ、逆バイア
ススイッチ３−２がオンとなり、等価容量Ｃ５が反転充
電される。この場合、ツェナダイオードＺＤ２のツェナ
電圧ｖ２□は逆バイアス電源２の電圧Ｅ２より低い電圧
値に設定されているので、初めはツェナダイオードＺＤ
２がオンすることにより、ゲート電圧■Ｇやは初期値Ｅ
１．最終到達値−（Ｅ２−Ｖ２Ｄ、）、時定数Ｃｓ Ｘ
Ｒｃ Ｔ： （ツまり速すぎない立下がり時間で）立
下り、その後、ツェナダイオードＺＤ２がオフすると、
ゲート電圧■１は最終到達値−Ｅ２．時定数ｃ ｓ ｘ
（ＲＧ＋Ｒ，）にてゆっくりと下降していく。 このように適当なＥＩ＋ ＥＩＶ２ＤＩ＋ＶＺ１１Ｚ
＋Ｒ１＋Ｒ２，Ｒ，の値を選べば、第２図のタイムチャ
ートが得られることになる。
対応するものである。第１図においては第３図に対し順
バイアススイッチ３−１に直列に抵抗Ｒ１が挿入され、
さらにこの抵抗Ｒ１に並列に、かつ順バイアス電源１を
阻止する極性にツェナダイオードＺＤＩが接続されてい
る。そしてまた逆バイアススイッチ３−２にも同様に直
列に抵抗Ｒ２が挿入され、さらにこの抵抗Ｒ２と並列に
、かつ逆バイアス電源２を阻止する極性にツェナダイオ
ードＺＤ２が接続されている。 ロジック演算回路５に与えられる信号人力０１がオフ指
令より、オン指令に切換ねると、逆バイアススイッチ３
−２がオフ、順バイアススイッチ３１がオンとなる。こ
の初期状態では電圧駆動形半導体素子６のゲートＧ、エ
ミッタＥ間に寄生する等価容量Ｃ５は−Ｅ２の電圧に充
電されている。 またツェナダイオードＺＤＩのツェナ電圧ｖ２ＤＩは順
バイアス電源電圧Ｅ、より低い電圧値に設定しである。 従って始めはツェナダイオードＺＤＩがオンすることに
なり、順バイアス電源１の電圧Ｅ、は順バイアススイッ
チ３−１．ツェナダイオードＺＤ１．ゲート抵抗Ｒ，を
通り、電圧駆動形半導体素子６のゲートＧ、エミッタＥ
間に印加される。この場合、ゲート電圧ｖｅｘは初期値
−Ｅ２．最終到達目標値Ｅ、 −Ｖ、□９時定数ｃ、Ｘ
Ｒｅで（つまり速すぎない立上がり時間で）立ち上がる
。その後、ゲート電圧■、が増大し、等価容量Ｃ３の充
ｔｉｉ流が減少して、この充電を流による抵抗Ｒ１の電
圧降下がツェナ電圧■２ゎ、以下の状態になると、ツェ
ナダイオードＺＤＩはオフ状態となり、ゲート電圧■１
は最終到達値Ｅｌｆ時定数Ｃ８ｘ （ＲＧ ＋Ｒυにて
ゆっくりと上昇していく。 他方、信号人力０１がオン指令よりオフ指令に切換る時
も同様で、順バイアススイッチ３−１がオフ、逆バイア
ススイッチ３−２がオンとなり、等価容量Ｃ５が反転充
電される。この場合、ツェナダイオードＺＤ２のツェナ
電圧ｖ２□は逆バイアス電源２の電圧Ｅ２より低い電圧
値に設定されているので、初めはツェナダイオードＺＤ
２がオンすることにより、ゲート電圧■Ｇやは初期値Ｅ
１．最終到達値−（Ｅ２−Ｖ２Ｄ、）、時定数Ｃｓ Ｘ
Ｒｃ Ｔ： （ツまり速すぎない立下がり時間で）立
下り、その後、ツェナダイオードＺＤ２がオフすると、
ゲート電圧■１は最終到達値−Ｅ２．時定数ｃ ｓ ｘ
（ＲＧ＋Ｒ，）にてゆっくりと下降していく。 このように適当なＥＩ＋ ＥＩＶ２ＤＩ＋ＶＺ１１Ｚ
＋Ｒ１＋Ｒ２，Ｒ，の値を選べば、第２図のタイムチャ
ートが得られることになる。
本発明によれば、スイッチング時にゲート電圧の立上が
り（立下り）時間を増加させずにその絶対値を低目にし
、スイッチング完了前後より、ゲート電圧を高く変化さ
せるようにしたので、従来のゲート駆動回路に若干の部
品を追加するのみで、スイッチング時の主回路電圧のは
ね上がりを最小限にしながら、定常時の電圧駆動形半導
体素子の損失（オン時）の減少ができ、かつ外乱に強い
ゲート駆動回路を実現することができる。
り（立下り）時間を増加させずにその絶対値を低目にし
、スイッチング完了前後より、ゲート電圧を高く変化さ
せるようにしたので、従来のゲート駆動回路に若干の部
品を追加するのみで、スイッチング時の主回路電圧のは
ね上がりを最小限にしながら、定常時の電圧駆動形半導
体素子の損失（オン時）の減少ができ、かつ外乱に強い
ゲート駆動回路を実現することができる。
第１図は本発明の一実施例としての回路図、第２図は同
じく第１図に基づくゲート電圧のタイムチャート、 第３図は第１図に対応する従来の回路図、第４図は第３
図に基づくゲート電圧の例を示すタイムチャートである
。 ０１：信号入力、１：順バイアス電源、２：逆バイアス
ミ源、３：順逆切換スイッチ、３−１：順バイアススイ
ッチ、３−２二逆バイアススイツチ、ＲＧ ：ゲート抵
抗、５：ロジック演算回路、６：電圧駆動形半導体素子
、ＺＤＩ、ＺＤ２ ：ツエナダイオード、Ｒ１，Ｒ２：
抵抗、Ｃ５：等価容量。 第３図 第４図
じく第１図に基づくゲート電圧のタイムチャート、 第３図は第１図に対応する従来の回路図、第４図は第３
図に基づくゲート電圧の例を示すタイムチャートである
。 ０１：信号入力、１：順バイアス電源、２：逆バイアス
ミ源、３：順逆切換スイッチ、３−１：順バイアススイ
ッチ、３−２二逆バイアススイツチ、ＲＧ ：ゲート抵
抗、５：ロジック演算回路、６：電圧駆動形半導体素子
、ＺＤＩ、ＺＤ２ ：ツエナダイオード、Ｒ１，Ｒ２：
抵抗、Ｃ５：等価容量。 第３図 第４図
Claims (1)
- 【特許請求の範囲】 １）ゲート電圧の２つの極性に応じてそれぞれオン，オ
フする電圧駆動形半導体素子のゲートを駆動する回路に
おいて、 前記半導体素子のターンオフ時にそのゲート電圧の絶対
値を低目にし、この半導体素子が定常のオフ状態に入る
と徐々にこのゲート電圧の絶対値を上げる手段、および
前記半導体素子のターンオン時にそのゲート電圧の絶対
値を低目にし、この半導体素子が定常のオン状態に入る
と、徐々にこのゲート電圧の絶対値を上げる手段を備え
たことを特徴とする電圧駆動形半導体素子のゲート駆動
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13442190A JPH0429558A (ja) | 1990-05-24 | 1990-05-24 | 電圧駆動形半導体素子のゲート駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13442190A JPH0429558A (ja) | 1990-05-24 | 1990-05-24 | 電圧駆動形半導体素子のゲート駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0429558A true JPH0429558A (ja) | 1992-01-31 |
Family
ID=15127997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13442190A Pending JPH0429558A (ja) | 1990-05-24 | 1990-05-24 | 電圧駆動形半導体素子のゲート駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0429558A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7710187B2 (en) | 2007-09-12 | 2010-05-04 | Mitsubishi Electric Corporation | Gate drive circuit |
| US9461640B2 (en) | 2012-12-21 | 2016-10-04 | Mitsubishi Electric Corporation | Switching element drive circuit, power module, and automobile |
-
1990
- 1990-05-24 JP JP13442190A patent/JPH0429558A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7710187B2 (en) | 2007-09-12 | 2010-05-04 | Mitsubishi Electric Corporation | Gate drive circuit |
| US8610485B2 (en) | 2007-09-12 | 2013-12-17 | Mitsubishi Electric Corporation | Gate drive circuit |
| US9461640B2 (en) | 2012-12-21 | 2016-10-04 | Mitsubishi Electric Corporation | Switching element drive circuit, power module, and automobile |
| DE112012007247B4 (de) | 2012-12-21 | 2022-11-10 | Mitsubishi Electric Corporation | Ansteuerschaltung für ein Schaltelement, Leistungsmodul und Kraftfahrzeug |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5089719A (en) | Drive circuit for a semiconductor device with high voltage for turn-on and low voltage for normal operation | |
| US7439636B2 (en) | Driver system for MOSFET based, high voltage electronic relays for AC power switching and inductive loads | |
| US6285235B1 (en) | Gate control circuit for voltage drive switching element | |
| JP7305033B2 (ja) | 電力変換装置の駆動回路及びその応用装置 | |
| JPS62227213A (ja) | パワ−ｍｏｓｆｅｔと誘導性負荷を備える回路装置 | |
| US10116292B2 (en) | IGBT gate driving circuit | |
| JPH0947015A (ja) | 自己消弧形半導体素子の駆動回路 | |
| US7230354B2 (en) | Driver system for MOSFET based, high voltage, electronic relays for AC power switching and inductive loads | |
| US5138186A (en) | Solid state switch with last state memory | |
| US8258823B2 (en) | Method of and driver circuit for operating a semiconductor power switch | |
| JP2006340579A (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
| JPH08149796A (ja) | 電圧駆動型スイッチ素子のドライブ回路 | |
| CN110336549B (zh) | 一种基于双电压控制型器件的单驱动串联均压电路 | |
| US6813169B2 (en) | Inverter device capable of reducing through current | |
| JPH0429558A (ja) | 電圧駆動形半導体素子のゲート駆動回路 | |
| US10855267B2 (en) | Electronic switch and electronic apparatus including the same | |
| JPH0767320A (ja) | 電力素子の駆動回路 | |
| CN114244339A (zh) | 栅极驱动电路和电子装置 | |
| JP2001286124A (ja) | ゲート駆動方法及びゲート駆動制御回路 | |
| JP2003189590A (ja) | 直列接続された電圧駆動型半導体素子の制御装置 | |
| JP2007116228A (ja) | 誘導性負荷駆動装置および駆動方法 | |
| JP2001008494A (ja) | ブリッジ形電力変換回路 | |
| JPH0583100A (ja) | Ｍｏｓｆｅｔの駆動回路 | |
| JPH10209832A (ja) | 半導体スイッチ回路 | |
| KR102290007B1 (ko) | 방전 회로가 포함된 게이트 드라이버 |