JPH0583100A - Mosfetの駆動回路 - Google Patents
Mosfetの駆動回路Info
- Publication number
- JPH0583100A JPH0583100A JP3240973A JP24097391A JPH0583100A JP H0583100 A JPH0583100 A JP H0583100A JP 3240973 A JP3240973 A JP 3240973A JP 24097391 A JP24097391 A JP 24097391A JP H0583100 A JPH0583100 A JP H0583100A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- gate
- source
- drive circuit
- mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は大きな入力容量と、大きなゲ
ート抵抗を有するパワーMOSFETモジュールにおい
て、オン/オフ時のゲート・ソース間電圧のスイッチン
グ時間の増加を抑制し、高速スイッチング操作を実現す
るMOSFETの駆動回路を提供することである。 【構成】 本発明はゲート/ソース間に寄生容量を有す
る被駆動MOSFET1のゲート・ソース間にオン及び
オフ信号を印加し、被駆動MOSFET1をオン状態、
オフ状態のスイッチング動作で用いる駆動回路におい
て、被駆動MOSFET1のゲート端子に直列に接続さ
れたゲート抵抗6、被駆動MOSFET1のオン期間と
オフ期間を制御するための駆動信号源3、被駆動MOS
FET1のゲート・ソース間の耐圧以下に設定されてい
る第1の駆動回路用電源4、その電源の電圧レベルより
高い電圧を有する第2の駆動回路用電源7、第1の駆動
回路用電源4から第2の駆動回路用電源7を切り換える
スイッチ8を有し、ゲート抵抗6が十分に低くなるのに
十分な電圧を印加し、高速にスイッチングを行う。
ート抵抗を有するパワーMOSFETモジュールにおい
て、オン/オフ時のゲート・ソース間電圧のスイッチン
グ時間の増加を抑制し、高速スイッチング操作を実現す
るMOSFETの駆動回路を提供することである。 【構成】 本発明はゲート/ソース間に寄生容量を有す
る被駆動MOSFET1のゲート・ソース間にオン及び
オフ信号を印加し、被駆動MOSFET1をオン状態、
オフ状態のスイッチング動作で用いる駆動回路におい
て、被駆動MOSFET1のゲート端子に直列に接続さ
れたゲート抵抗6、被駆動MOSFET1のオン期間と
オフ期間を制御するための駆動信号源3、被駆動MOS
FET1のゲート・ソース間の耐圧以下に設定されてい
る第1の駆動回路用電源4、その電源の電圧レベルより
高い電圧を有する第2の駆動回路用電源7、第1の駆動
回路用電源4から第2の駆動回路用電源7を切り換える
スイッチ8を有し、ゲート抵抗6が十分に低くなるのに
十分な電圧を印加し、高速にスイッチングを行う。
Description
【0001】
【産業上の利用分野】本発明はMOSFET(Metal-Ox
ide-Semiconductor Field Effect Transistor : MOS 電
界効果トランジスタ) の駆動回路に係り、特に、高速ス
イッチング特性を有するパワーMOSFETの駆動回路
に関する。
ide-Semiconductor Field Effect Transistor : MOS 電
界効果トランジスタ) の駆動回路に係り、特に、高速ス
イッチング特性を有するパワーMOSFETの駆動回路
に関する。
【0002】
【従来の技術】従来より、MOSFETは高速スイッチ
ング特性を有するため、高周波電源に多用されている。
ング特性を有するため、高周波電源に多用されている。
【0003】図5は従来のMOSFETの駆動回路の第
1の例を示す。同図のMOSFETの駆動回路は、被駆
動MOSFET1,駆動回路2、駆動用信号源3、駆動
回路用電源4より構成される。上記において駆動用信号
源3は駆動回路2の入力端子に接続され、駆動回路2は
駆動回路用電源4から電力供給を受けて、被駆動MOS
FET1の駆動信号電圧を発生させている。この駆動信
号電圧は、直接被駆動MOSFET1のゲート端子に印
加され、被駆動MOSFET1のオン期間とオフ期間を
制御している。
1の例を示す。同図のMOSFETの駆動回路は、被駆
動MOSFET1,駆動回路2、駆動用信号源3、駆動
回路用電源4より構成される。上記において駆動用信号
源3は駆動回路2の入力端子に接続され、駆動回路2は
駆動回路用電源4から電力供給を受けて、被駆動MOS
FET1の駆動信号電圧を発生させている。この駆動信
号電圧は、直接被駆動MOSFET1のゲート端子に印
加され、被駆動MOSFET1のオン期間とオフ期間を
制御している。
【0004】図6は従来の各駆動回路の動作波形を示
す。同図(A)は図5に示すMOSFETの駆動回路構
成における動作波形である。駆動用信号源3の電圧がハ
イレベルの期間は、被駆動MOSFET1のゲート・ソ
ース間電圧がゲート閾値電圧以上になるため、被駆動M
OSFET1はオンとなる。一方、同図(A)におい
て、駆動用信号源3の電圧がローレベルの期間は、被駆
動MOSFET1のゲート・ソース間電圧が閾値電圧以
下になるため、被駆動MOSFET1はオフ状態とな
る。
す。同図(A)は図5に示すMOSFETの駆動回路構
成における動作波形である。駆動用信号源3の電圧がハ
イレベルの期間は、被駆動MOSFET1のゲート・ソ
ース間電圧がゲート閾値電圧以上になるため、被駆動M
OSFET1はオンとなる。一方、同図(A)におい
て、駆動用信号源3の電圧がローレベルの期間は、被駆
動MOSFET1のゲート・ソース間電圧が閾値電圧以
下になるため、被駆動MOSFET1はオフ状態とな
る。
【0005】パワーMOSFETゲート・ソース間に
は、入力容量やゲート抵抗が存在し、また、駆動回路2
や駆動回路用電源3には内部抵抗がある。このような構
成のMOSFETの駆動回路について述べる。
は、入力容量やゲート抵抗が存在し、また、駆動回路2
や駆動回路用電源3には内部抵抗がある。このような構
成のMOSFETの駆動回路について述べる。
【0006】図7は従来のMOSFETの駆動回路の第
2の例を示す。同図中、図5と同一構成部分には同一符
号を付しその説明を省略する。同図の例は入力容量5と
ゲート抵抗6や前記の内部抵抗を含めたMOSFETの
駆動回路である。なお、内部抵抗を含めて以降ゲート抵
抗と総称する。
2の例を示す。同図中、図5と同一構成部分には同一符
号を付しその説明を省略する。同図の例は入力容量5と
ゲート抵抗6や前記の内部抵抗を含めたMOSFETの
駆動回路である。なお、内部抵抗を含めて以降ゲート抵
抗と総称する。
【0007】図6(B)は入力容量5とゲート抵抗6を
考慮した場合の駆動回路の動作波形である。オン/オフ
時の被駆動MOSFET1のゲート・ソース間電圧波形
は入力容量とゲート抵抗による時定数により緩やかに変
化するために、スイッチング期間が増加する。大電流用
パワーMOSFETモジュールでは、オン抵抗を低減す
るためにチップが並列接続され、入力容量が増加すると
ともに、スイッチング時の各チップ間のバランスをと
り、寄生振動を防止するため大きなゲート抵抗が接続さ
れている。
考慮した場合の駆動回路の動作波形である。オン/オフ
時の被駆動MOSFET1のゲート・ソース間電圧波形
は入力容量とゲート抵抗による時定数により緩やかに変
化するために、スイッチング期間が増加する。大電流用
パワーMOSFETモジュールでは、オン抵抗を低減す
るためにチップが並列接続され、入力容量が増加すると
ともに、スイッチング時の各チップ間のバランスをと
り、寄生振動を防止するため大きなゲート抵抗が接続さ
れている。
【0008】図6(C)は大電流用パワーMOSFET
モジュールのように大きな入力容量と大きなゲート抵抗
を有する駆動回路の動作波形である。オン/オフ時の被
駆動MOSFET1のゲート・ソース間電圧の変化はさ
らに、緩やかになる。
モジュールのように大きな入力容量と大きなゲート抵抗
を有する駆動回路の動作波形である。オン/オフ時の被
駆動MOSFET1のゲート・ソース間電圧の変化はさ
らに、緩やかになる。
【0009】
【発明が解決しようとする課題】しかしながら、上記の
図5及び図7に示すMOSFETの駆動回路の構成では
図6(B),(C)に示すように、オン・オフ時の被駆
動MOSFETのゲート・ソース間の電圧の変化が緩や
かであるために、高速スイッチングを実現できないとい
う問題ある。駆動用信号源3の電圧を高くすることによ
り、被駆動MOSFET1のゲート・ソース間電圧変化
を早めることはできるが、被駆動MOSFET1のゲー
ト間耐圧で制限され、駆動用信号源3の電圧をゲート・
ソース間耐圧以上にすることはできない。
図5及び図7に示すMOSFETの駆動回路の構成では
図6(B),(C)に示すように、オン・オフ時の被駆
動MOSFETのゲート・ソース間の電圧の変化が緩や
かであるために、高速スイッチングを実現できないとい
う問題ある。駆動用信号源3の電圧を高くすることによ
り、被駆動MOSFET1のゲート・ソース間電圧変化
を早めることはできるが、被駆動MOSFET1のゲー
ト間耐圧で制限され、駆動用信号源3の電圧をゲート・
ソース間耐圧以上にすることはできない。
【0010】本発明は上記の点に鑑みなされたもので、
大きな入力容量と大きなゲート抵抗を有するパワーMO
SFETモジュールにおいて、オン/オフ時のゲート・
ソース間電圧の緩やかな変化によるスイッチング時間の
増加を抑制し、高速スイッチングを実現するMOSFE
Tの駆動回路を提供することを目的とする。
大きな入力容量と大きなゲート抵抗を有するパワーMO
SFETモジュールにおいて、オン/オフ時のゲート・
ソース間電圧の緩やかな変化によるスイッチング時間の
増加を抑制し、高速スイッチングを実現するMOSFE
Tの駆動回路を提供することを目的とする。
【0011】
【課題を解決するための手段】ゲート・ソース間に寄生
容量を有する被駆動MOSFETのゲート・ソース間に
オン及びオフ信号を印加し、被駆動MOSFETをオン
状態、オフ状態のスイッチング動作で用いる駆動回路に
おいて、被駆動MOSFETのゲート端子に直列に接続
されたゲート抵抗と、電圧レベルにより被駆動MOSF
ETのオン状態の期間とオフ状態の期間を制御する駆動
信号源と、被駆動MOSFETのゲート・ソース間耐圧
以下の電圧レベルに設定されている第1の駆動回路用電
源と、第1の駆動回路用電源以上の電圧レベルを有する
第2の駆動回路用電源と、被駆動MOSFETのゲート
・ソース間に並列に接続されたスイッチと、駆動信号源
の信号がハイレベル状態の初期にゲート抵抗に第2の駆
動回路用電源の電圧レベルを印加し、被MOSFETの
ゲート・ソース間電圧が被駆動MOSFETのゲート・
ソース間耐圧に達する以前にゲート抵抗に印加する電圧
レベルを第1の駆動回路用電源の電圧レベルに切り換
え、さらに、駆動信号源の信号がローレベルの期間はゲ
ート・ソース間のスイッチを閉じるように制御する電源
切り換え手段とを有する。
容量を有する被駆動MOSFETのゲート・ソース間に
オン及びオフ信号を印加し、被駆動MOSFETをオン
状態、オフ状態のスイッチング動作で用いる駆動回路に
おいて、被駆動MOSFETのゲート端子に直列に接続
されたゲート抵抗と、電圧レベルにより被駆動MOSF
ETのオン状態の期間とオフ状態の期間を制御する駆動
信号源と、被駆動MOSFETのゲート・ソース間耐圧
以下の電圧レベルに設定されている第1の駆動回路用電
源と、第1の駆動回路用電源以上の電圧レベルを有する
第2の駆動回路用電源と、被駆動MOSFETのゲート
・ソース間に並列に接続されたスイッチと、駆動信号源
の信号がハイレベル状態の初期にゲート抵抗に第2の駆
動回路用電源の電圧レベルを印加し、被MOSFETの
ゲート・ソース間電圧が被駆動MOSFETのゲート・
ソース間耐圧に達する以前にゲート抵抗に印加する電圧
レベルを第1の駆動回路用電源の電圧レベルに切り換
え、さらに、駆動信号源の信号がローレベルの期間はゲ
ート・ソース間のスイッチを閉じるように制御する電源
切り換え手段とを有する。
【0012】
【作用】本発明はパワーMOSFETモジュールのゲー
ト・ソース間に印加する電圧レベルをMOSFETのオ
ン期間中に切り換え、パワーMOSFETモジュールの
ゲート・ソース間の電圧がゲート抵抗が十分に低くなる
のに必要な高い電圧を印加し、MOSFETゲート・ソ
ース間耐圧に達する以前にゲート抵抗に印加する電圧レ
ベルを低い電圧レベルに切り換えるために、高速スイッ
チングが可能となる。
ト・ソース間に印加する電圧レベルをMOSFETのオ
ン期間中に切り換え、パワーMOSFETモジュールの
ゲート・ソース間の電圧がゲート抵抗が十分に低くなる
のに必要な高い電圧を印加し、MOSFETゲート・ソ
ース間耐圧に達する以前にゲート抵抗に印加する電圧レ
ベルを低い電圧レベルに切り換えるために、高速スイッ
チングが可能となる。
【0013】
【実施例】図1は本発明の第1実施例の構成を示す。同
図中、図5及び図7と同一構成部分には同一符号を付
し、その説明を省略する。本実施例のMOSFETの駆
動回路は被駆動MOSFET1、駆動回路2、駆動用信
号源3、第1の駆動回路用電源4、入力容量5、ゲート
抵抗6、第2の駆動回路用電源7、第1のスイッチ8、
基準電圧源9、コンパレータ10、第2のスイッチ11
及びインバータ12より構成される。
図中、図5及び図7と同一構成部分には同一符号を付
し、その説明を省略する。本実施例のMOSFETの駆
動回路は被駆動MOSFET1、駆動回路2、駆動用信
号源3、第1の駆動回路用電源4、入力容量5、ゲート
抵抗6、第2の駆動回路用電源7、第1のスイッチ8、
基準電圧源9、コンパレータ10、第2のスイッチ11
及びインバータ12より構成される。
【0014】第2の駆動回路用電源7は第1の駆動回路
用電源4以上の電圧レベルを有する電源である。第1の
スイッチ8は駆動回路2の電源として第1の駆動回路用
電源4と第2の駆動回路用電源7とを切り換えるための
スイッチである。コンパレータ10は被駆動MOSFE
T1のゲート電圧と基準電圧源9の電圧とを比較して、
第1のスイッチ8を切り換える。第2のスイッチ11は
被駆動MOSFET1のオフ期間にゲート・ソース間を
短絡させるためのスイッチである。インバータ12は駆
動用信号源3がローレベルのときに第2のスイッチ11
を閉にする。
用電源4以上の電圧レベルを有する電源である。第1の
スイッチ8は駆動回路2の電源として第1の駆動回路用
電源4と第2の駆動回路用電源7とを切り換えるための
スイッチである。コンパレータ10は被駆動MOSFE
T1のゲート電圧と基準電圧源9の電圧とを比較して、
第1のスイッチ8を切り換える。第2のスイッチ11は
被駆動MOSFET1のオフ期間にゲート・ソース間を
短絡させるためのスイッチである。インバータ12は駆
動用信号源3がローレベルのときに第2のスイッチ11
を閉にする。
【0015】図2(A)は本発明の第1実施例の駆動回
路の動作波形を示す。駆動信号源3の電圧がハイレベル
になると、被駆動MOSFET1のゲート・ソース間電
圧は当初0Vであるが、基準電圧源9の基準電圧に比べ
て低いため、コンパレータ10が駆動回路2に第2の駆
動回路用電源7から電力が供給されるように第1のスイ
ッチ8を制御する。駆動回路2は第2の駆動回路用電源
7の電圧を出力する。これにより、被駆動MOSFET
1のゲート・ソース間電圧はゲート抵抗6と入力容量5
の時定数により増加する。被駆動MOSFET1のゲー
ト・ソース間電圧が、被駆動MOSFET1の閾値電圧
以上になると、被駆動MOSFET1はオン状態とな
る。
路の動作波形を示す。駆動信号源3の電圧がハイレベル
になると、被駆動MOSFET1のゲート・ソース間電
圧は当初0Vであるが、基準電圧源9の基準電圧に比べ
て低いため、コンパレータ10が駆動回路2に第2の駆
動回路用電源7から電力が供給されるように第1のスイ
ッチ8を制御する。駆動回路2は第2の駆動回路用電源
7の電圧を出力する。これにより、被駆動MOSFET
1のゲート・ソース間電圧はゲート抵抗6と入力容量5
の時定数により増加する。被駆動MOSFET1のゲー
ト・ソース間電圧が、被駆動MOSFET1の閾値電圧
以上になると、被駆動MOSFET1はオン状態とな
る。
【0016】被駆動MOSFET1のゲート・ソース間
電圧が基準電圧源9の電圧以上になると、コンパレータ
10は、駆動回路2に第1の駆動回路用電源4から電力
を供給するように第1のスイッチ8を制御する。駆動回
路2は第1の駆動回路用電源4の電圧を出力する。入力
容量5は第1の駆動回路用電源4の電圧まで充電され、
その電圧を維持する。また、駆動用信号源3の電圧がロ
ーレベルになると、インバータ12は第2のスイッチ1
1が閉になるように制御し、入力容量5が短絡され、被
駆動MOSFET1のゲート・ソース間電圧は急速に低
下する。そして、被駆動MOSFET1のゲート・ソー
ス間電圧が閾値電圧以下になると、被駆動MOSFET
1はオフ状態となる。この結果から明らかなように、被
駆動MOSFET1のゲート・ソース間に印加する電圧
レベルを2段階に切り換えることにより、従来の技術に
比べて、MOSFETのゲート・ソース間電圧を急速に
高め、スイッチングのオン時間を早めることができる。
電圧が基準電圧源9の電圧以上になると、コンパレータ
10は、駆動回路2に第1の駆動回路用電源4から電力
を供給するように第1のスイッチ8を制御する。駆動回
路2は第1の駆動回路用電源4の電圧を出力する。入力
容量5は第1の駆動回路用電源4の電圧まで充電され、
その電圧を維持する。また、駆動用信号源3の電圧がロ
ーレベルになると、インバータ12は第2のスイッチ1
1が閉になるように制御し、入力容量5が短絡され、被
駆動MOSFET1のゲート・ソース間電圧は急速に低
下する。そして、被駆動MOSFET1のゲート・ソー
ス間電圧が閾値電圧以下になると、被駆動MOSFET
1はオフ状態となる。この結果から明らかなように、被
駆動MOSFET1のゲート・ソース間に印加する電圧
レベルを2段階に切り換えることにより、従来の技術に
比べて、MOSFETのゲート・ソース間電圧を急速に
高め、スイッチングのオン時間を早めることができる。
【0017】次に第2実施例について説明する。図3は
本発明の第2実施例の構成を示す。同図中、図1と同一
構成部分には同一符号を付し、その説明を省略する。本
実施例の構成は第1の駆動回路2には第1の駆動回路用
電源4を接続し、第2の駆動回路13には第2の駆動回
路用電源7を接続している。
本発明の第2実施例の構成を示す。同図中、図1と同一
構成部分には同一符号を付し、その説明を省略する。本
実施例の構成は第1の駆動回路2には第1の駆動回路用
電源4を接続し、第2の駆動回路13には第2の駆動回
路用電源7を接続している。
【0018】駆動信号源3の電圧がハイレベルになる
と、第1の駆動回路2は第1の駆動回路用電源4の電圧
を出力し、第2の駆動回路13は第2の駆動回路用電源
7の電圧を出力する。被駆動MOSFET1のゲート・
ソース間電圧は基準電圧源9の電圧に比べ低いため、コ
ンパレータ10はゲート抵抗6に第2の駆動回路13の
出力が印加されるように第1のスイッチ8を制御する。
被駆動MOSFET1のゲート・ソース間電圧はゲート
抵抗6と入力容量5の時定数により増加し、被駆動MO
SFET1のゲート・ソース間電圧が被駆動MOSFE
T1の閾値電圧以上になると、被駆動MOSFET1は
オン状態となる。被駆動MOSFET1のゲート・ソー
ス間電圧が基準電圧源9の電圧以上になると、コンパレ
ータ10がゲート抵抗6に第1の駆動回路2の出力が印
加されるように制御される。入力容量5は第1の駆動回
路用電源4の電圧まで充電され、その電圧を維持する。
と、第1の駆動回路2は第1の駆動回路用電源4の電圧
を出力し、第2の駆動回路13は第2の駆動回路用電源
7の電圧を出力する。被駆動MOSFET1のゲート・
ソース間電圧は基準電圧源9の電圧に比べ低いため、コ
ンパレータ10はゲート抵抗6に第2の駆動回路13の
出力が印加されるように第1のスイッチ8を制御する。
被駆動MOSFET1のゲート・ソース間電圧はゲート
抵抗6と入力容量5の時定数により増加し、被駆動MO
SFET1のゲート・ソース間電圧が被駆動MOSFE
T1の閾値電圧以上になると、被駆動MOSFET1は
オン状態となる。被駆動MOSFET1のゲート・ソー
ス間電圧が基準電圧源9の電圧以上になると、コンパレ
ータ10がゲート抵抗6に第1の駆動回路2の出力が印
加されるように制御される。入力容量5は第1の駆動回
路用電源4の電圧まで充電され、その電圧を維持する。
【0019】また、駆動用信号源3の電圧がローレベル
になると、先の第1の実施例と同様に、インバータ12
は第2のスイッチ11を閉になるように制御する。これ
により入力容量5が短絡され、被駆動MOSFET1の
ゲート・ソース間電圧は急速に低下し、被駆動MOSF
ET1のゲートソース間電圧が閾値電圧以下になると、
被駆動MOSFET1はオフ状態となる。この結果から
明らかなように、第1の実施例と同様の効果を得ること
ができる。
になると、先の第1の実施例と同様に、インバータ12
は第2のスイッチ11を閉になるように制御する。これ
により入力容量5が短絡され、被駆動MOSFET1の
ゲート・ソース間電圧は急速に低下し、被駆動MOSF
ET1のゲートソース間電圧が閾値電圧以下になると、
被駆動MOSFET1はオフ状態となる。この結果から
明らかなように、第1の実施例と同様の効果を得ること
ができる。
【0020】図4は本発明の第3実施例の構成を示す。
同図中、図1及び、図3と同一構成部分には同一符号を
付しその説明を省略する。本実施例の構成は上記の実施
例の構成に加えて、AND回路14、ダイオード15、
16、MOSFET17が付加され、第1及び第2実施
例の第1のスイッチ8が使用されていない。
同図中、図1及び、図3と同一構成部分には同一符号を
付しその説明を省略する。本実施例の構成は上記の実施
例の構成に加えて、AND回路14、ダイオード15、
16、MOSFET17が付加され、第1及び第2実施
例の第1のスイッチ8が使用されていない。
【0021】AND回路14は被駆動MOSFET1の
ゲート・ソース間電圧が基準電圧源9の電圧以下で、か
つ駆動信号源3の出力がハイレベルのとき、第2の駆動
回路13の入力信号をハイレベルにするためのものであ
る。ダイオード15、16は第1及び第2の駆動回路
2,13の出力電圧のうち高い方の電圧をゲート抵抗6
に印加する。MOSFET17は入力容量5を短絡させ
るためのMOSFETである。
ゲート・ソース間電圧が基準電圧源9の電圧以下で、か
つ駆動信号源3の出力がハイレベルのとき、第2の駆動
回路13の入力信号をハイレベルにするためのものであ
る。ダイオード15、16は第1及び第2の駆動回路
2,13の出力電圧のうち高い方の電圧をゲート抵抗6
に印加する。MOSFET17は入力容量5を短絡させ
るためのMOSFETである。
【0022】図2(B)は第3実施例の各部の波形であ
る。駆動用信号源3の電圧がハイレベルになると、第1
の駆動回路2は第1の駆動回路用電源4の電圧を出力す
る。コンパレータ10の出力は被駆動MOSFET1の
ゲート・ソース間電圧は基準電圧源9の電圧に比べ低い
ため、ハイレベルとなり、AND回路14はハイレベル
を出力する。第2の駆動回路13は第2の駆動回路用電
源7の電圧を出力する。第2の駆動回路13の出力電圧
が第1の駆動回路2の出力電圧に比べ高いために、ダイ
オード16が導通し、ダイオード15が非導通となる。
さらに、ゲート抵抗6に第2の駆動回路用電源7の電圧
が印加される。被駆動MOSFET1のゲート・ソース
間電圧はゲート抵抗6と入力容量5の時定数により増加
し、被駆動MOSFET1のゲート・ソース間電圧が被
駆動MOSFET1の閾値電圧以上になると、被駆動M
OSFET1はオン状態となる。被駆動MOSFET1
のゲート・ソース間電圧が基準電圧源9の電圧以上にな
ると、コンパレータ10の出力はローレベルとなり、A
ND回路14はローレベルを出力し、第2の駆動回路1
3の出力は0となる。第1の駆動回路4の出力電圧レベ
ルが第2の駆動回路13の出力電圧レベルに比べ高いた
めに、ダイオード15が導通し、ダイオード16が非導
通となり、ゲート抵抗6に駆動回路用電源4の電圧が印
加され、入力容量5は駆動回路用電源4の電圧まで充電
され、その電圧を維持する。
る。駆動用信号源3の電圧がハイレベルになると、第1
の駆動回路2は第1の駆動回路用電源4の電圧を出力す
る。コンパレータ10の出力は被駆動MOSFET1の
ゲート・ソース間電圧は基準電圧源9の電圧に比べ低い
ため、ハイレベルとなり、AND回路14はハイレベル
を出力する。第2の駆動回路13は第2の駆動回路用電
源7の電圧を出力する。第2の駆動回路13の出力電圧
が第1の駆動回路2の出力電圧に比べ高いために、ダイ
オード16が導通し、ダイオード15が非導通となる。
さらに、ゲート抵抗6に第2の駆動回路用電源7の電圧
が印加される。被駆動MOSFET1のゲート・ソース
間電圧はゲート抵抗6と入力容量5の時定数により増加
し、被駆動MOSFET1のゲート・ソース間電圧が被
駆動MOSFET1の閾値電圧以上になると、被駆動M
OSFET1はオン状態となる。被駆動MOSFET1
のゲート・ソース間電圧が基準電圧源9の電圧以上にな
ると、コンパレータ10の出力はローレベルとなり、A
ND回路14はローレベルを出力し、第2の駆動回路1
3の出力は0となる。第1の駆動回路4の出力電圧レベ
ルが第2の駆動回路13の出力電圧レベルに比べ高いた
めに、ダイオード15が導通し、ダイオード16が非導
通となり、ゲート抵抗6に駆動回路用電源4の電圧が印
加され、入力容量5は駆動回路用電源4の電圧まで充電
され、その電圧を維持する。
【0023】駆動用信号源3の電圧がローレベルになる
と、第1の駆動回路2、第2の駆動回路13の入力信号
がローレベルとなり、第1の駆動回路2、第2の駆動回
路13の出力電圧は0となり、ダイオード15、16と
もに非導通となる。一方、インバータ12の出力はハイ
レベルとなり、MOSFET17がオンするために、入
力容量5が短絡され、被駆動MOSFET1のゲート・
ソース間電圧が閾値電圧以下になると被駆動MOSFE
T1はオフ状態となる。この結果から明らかなように、
前述の第1実施例と同様な効果が得られる。
と、第1の駆動回路2、第2の駆動回路13の入力信号
がローレベルとなり、第1の駆動回路2、第2の駆動回
路13の出力電圧は0となり、ダイオード15、16と
もに非導通となる。一方、インバータ12の出力はハイ
レベルとなり、MOSFET17がオンするために、入
力容量5が短絡され、被駆動MOSFET1のゲート・
ソース間電圧が閾値電圧以下になると被駆動MOSFE
T1はオフ状態となる。この結果から明らかなように、
前述の第1実施例と同様な効果が得られる。
【0024】
【発明の効果】上述のように、本発明によれば、MOS
FETがオン状態に移行した初期と他の期間において、
ゲート・ソース間に印加する電圧を切り換えることによ
り、ゲート・ソース間電圧をゲート・ソース間耐圧以下
に維持しながら急速に高めることができるため、入力容
量の大きなMOSFETにおいても高速スイッチングが
できる。
FETがオン状態に移行した初期と他の期間において、
ゲート・ソース間に印加する電圧を切り換えることによ
り、ゲート・ソース間電圧をゲート・ソース間耐圧以下
に維持しながら急速に高めることができるため、入力容
量の大きなMOSFETにおいても高速スイッチングが
できる。
【図1】本発明の第1実施例の構成を示す図である。
【図2】本発明の第1実施例と第3実施例の駆動回路の
動作波形を示す図である。
動作波形を示す図である。
【図3】本発明の第2実施例の構成を示す図である。
【図4】本発明の第3実施例の構成を示す図である。
【図5】従来のMOSFETの駆動回路の例を示す図で
ある。
ある。
【図6】従来の各駆動回路の動作波形を示す図である。
【図7】従来のMOSFETの駆動回路の例を示す図で
ある。
ある。
1 被駆動MOSFET 2 第1の駆動回路 3 駆動用信号源 4 第1の駆動回路用電源 5 入力容量 6 ゲート抵抗及び、回路の内部抵抗 7 第2の駆動回路用電源 8 第1のスイッチ 9 基準電圧 10 コンパレータ 11 第2のスイッチ 12 インバータ 13 第2の駆動回路 14 AND回路 15、16 ダイオード 17 MOSFET
Claims (1)
- 【請求項1】 ゲート・ソース間に寄生容量を有する被
駆動MOSFETのゲート・ソース間にオン及びオフ信
号を印加し、該被駆動MOSFETをオン状態、オフ状
態のスイッチング動作で用いる駆動回路において、 前記被駆動MOSFETのゲート端子に直列に接続され
たゲート抵抗と、 電圧レベルにより前記被駆動MOSFETのオン状態の
期間とオフ状態の期間を制御する駆動信号源と、 前記被駆動MOSFETのゲート・ソース間耐圧以下の
電圧レベルに設定されている第1の駆動回路用電源と、 前記第1の駆動回路用電源以上の電圧レベルを有する第
2の駆動回路用電源と、 前記被駆動MOSFETのゲート・ソース間に並列に接
続されたスイッチと、 前記駆動信号源の信号がハイレベル状態の初期に前記ゲ
ート抵抗に前記第2の駆動回路用電源の電圧レベルを印
加し、前記被MOSFETのゲート・ソース間電圧が被
駆動MOSFETのゲート・ソース間耐圧に達する以前
に、前記ゲート抵抗に印加する電圧レベルを前記第1の
駆動回路用電源の電圧レベルに切り換え、さらに、前記
駆動信号源の信号がローレベルの期間は前記ゲート・ソ
ース間の前記スイッチを閉じるように制御する電源切り
換え手段とを有することを特徴とするMOSFETの駆
動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3240973A JPH0583100A (ja) | 1991-09-20 | 1991-09-20 | Mosfetの駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3240973A JPH0583100A (ja) | 1991-09-20 | 1991-09-20 | Mosfetの駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0583100A true JPH0583100A (ja) | 1993-04-02 |
Family
ID=17067417
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3240973A Pending JPH0583100A (ja) | 1991-09-20 | 1991-09-20 | Mosfetの駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0583100A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1078460B1 (de) * | 1998-05-12 | 2001-11-28 | Infineon Technologies AG | Verfahren und vorrichtung zum umschalten eines feldeffekttransistors |
US6545513B2 (en) | 2001-05-17 | 2003-04-08 | Denso Corporation | Electric load drive apparatus |
JP2005045590A (ja) * | 2003-07-23 | 2005-02-17 | Mitsubishi Electric Corp | 半導体装置 |
JP2007306166A (ja) * | 2006-05-10 | 2007-11-22 | Toyota Motor Corp | 絶縁ゲート型半導体素子の駆動装置およびその方法 |
CN102954753A (zh) * | 2012-10-22 | 2013-03-06 | 成都微阵列电子有限责任公司 | 电容式距离传感器 |
WO2013161201A1 (ja) * | 2012-04-23 | 2013-10-31 | 株式会社デンソー | 駆動装置 |
-
1991
- 1991-09-20 JP JP3240973A patent/JPH0583100A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1078460B1 (de) * | 1998-05-12 | 2001-11-28 | Infineon Technologies AG | Verfahren und vorrichtung zum umschalten eines feldeffekttransistors |
US6545513B2 (en) | 2001-05-17 | 2003-04-08 | Denso Corporation | Electric load drive apparatus |
JP2005045590A (ja) * | 2003-07-23 | 2005-02-17 | Mitsubishi Electric Corp | 半導体装置 |
JP2007306166A (ja) * | 2006-05-10 | 2007-11-22 | Toyota Motor Corp | 絶縁ゲート型半導体素子の駆動装置およびその方法 |
WO2013161201A1 (ja) * | 2012-04-23 | 2013-10-31 | 株式会社デンソー | 駆動装置 |
US9318973B2 (en) | 2012-04-23 | 2016-04-19 | Denso Corporation | Driving device |
CN102954753A (zh) * | 2012-10-22 | 2013-03-06 | 成都微阵列电子有限责任公司 | 电容式距离传感器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4763606B2 (ja) | 半導体スイッチの高周波制御 | |
US5977814A (en) | Driving circuit for IGBT | |
US4420700A (en) | Semiconductor current regulator and switch | |
EP0817381B1 (en) | Semiconductor device drive circuit | |
EP3537582B1 (en) | Drive circuit for power element | |
JP4903214B2 (ja) | 半導体スイッチをガルバニック絶縁で制御する方法および回路装置 | |
JP4113436B2 (ja) | ゲートドライブ装置 | |
US6271712B1 (en) | Synchronous rectifier and method of operation | |
US4459539A (en) | Charge transfer constant volt-second regulator | |
US20060044051A1 (en) | Bootstrap diode emulator with dynamic back-gate biasing and short-circuit protection | |
US20120313184A1 (en) | Switching circuit | |
KR20060059996A (ko) | 제어 회로 및 공진 드라이버 회로 동작 방법 | |
US5057721A (en) | Level shift circuit for controlling a driving circuit | |
US6326819B1 (en) | Current buffer for gate drive | |
JPH0583100A (ja) | Mosfetの駆動回路 | |
US6429635B2 (en) | Drive circuit for insulated gate type FETs | |
US6813169B2 (en) | Inverter device capable of reducing through current | |
JP4013011B2 (ja) | スイッチング電源回路 | |
JP4581231B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路 | |
EP0533354A1 (en) | Driver circuit | |
US20240204777A1 (en) | Semiconductor device | |
WO1997012443A1 (en) | Pre-regulator with active current limiting for power transistor | |
JPH09167949A (ja) | パワーエンハンスメントmosfetを駆動する回路装置 | |
JPS608656B2 (ja) | Gtoのゲ−ト回路 | |
JPH0363312B2 (ja) |