JPH04277850A - ディスクリプタ制御方式 - Google Patents
ディスクリプタ制御方式Info
- Publication number
- JPH04277850A JPH04277850A JP3969491A JP3969491A JPH04277850A JP H04277850 A JPH04277850 A JP H04277850A JP 3969491 A JP3969491 A JP 3969491A JP 3969491 A JP3969491 A JP 3969491A JP H04277850 A JPH04277850 A JP H04277850A
- Authority
- JP
- Japan
- Prior art keywords
- descriptor
- area
- dma
- address
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 8
- 238000004891 communication Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はディスクリプタ制御方式
に関し、特にディスクリプタを用いてダイレクト・メモ
リ・アクセス・コントローラ（以下、ＤＭＡコントロー
ラと称す）を制御するディスクリプタ制御方式に関する
。
に関し、特にディスクリプタを用いてダイレクト・メモ
リ・アクセス・コントローラ（以下、ＤＭＡコントロー
ラと称す）を制御するディスクリプタ制御方式に関する
。
【０００２】
【従来の技術】従来、ＤＭＡコントローラが連続して外
部記憶領域上のバッファ領域をアクセスする場合、ホス
ト・システムがリアルタイムにＤＭＡコントローラを制
御することによるシステム効率の低下を防ぐため、ディ
スクリプタ制御によるＤＭＡコントローラの制御方式が
提案されている。例えば、通信システムにおいて連続し
てＨＤＬＣフレーム受信を行う場合、ディスクリプタ制
御により受信フレームを外部記憶領域上の複数のバッフ
ァ領域に連続してダイレクト・メモリ・アクセス（以下
、ＤＭＡと称す）転送する。すなわち、ホスト・システ
ムは所定のディスクリプタ・フォーマットに基づき、あ
らかじめ複数のディスクリプタの情報を外部記憶領域上
の連続した領域に設定する。
部記憶領域上のバッファ領域をアクセスする場合、ホス
ト・システムがリアルタイムにＤＭＡコントローラを制
御することによるシステム効率の低下を防ぐため、ディ
スクリプタ制御によるＤＭＡコントローラの制御方式が
提案されている。例えば、通信システムにおいて連続し
てＨＤＬＣフレーム受信を行う場合、ディスクリプタ制
御により受信フレームを外部記憶領域上の複数のバッフ
ァ領域に連続してダイレクト・メモリ・アクセス（以下
、ＤＭＡと称す）転送する。すなわち、ホスト・システ
ムは所定のディスクリプタ・フォーマットに基づき、あ
らかじめ複数のディスクリプタの情報を外部記憶領域上
の連続した領域に設定する。
【０００３】図３はかかる従来の一例を説明するための
ＤＭＡコントローラおよび外部記憶領域の構成図である
。図３に示すように、ＤＭＡコントローラ１はバス８を
介して外部記憶領域９に接続されており、外部記憶領域
９は複数のディスクリプタ１０と受信バッファ領域１１
とを含んでいる。各ディスクリプタ１０のフォーマット
はＤＭＡコントローラ１に対する制御情報を格納するコ
マンド領域１２と、転送データを格納するバッファ領域
１１の先頭アドレスを示すアドレス領域１４と、転送デ
ータ数を格納する転送サイズ領域１５と、ＤＭＡ転送の
実行結果を格納するステータス領域１６とを含んでいる
。外部記憶領域９のディスクリプタ１０におけるコマン
ド領域１２のデータはＤＭＡコントローラ１の制御レジ
スタ３に転送され、同様にアドレス領域１４，転送サイ
ズ領域１５の各データはそれぞれＤＭＡアドレス・レジ
スタ４，ＤＭＡサイズ・レジスタ５に転送される。
ＤＭＡコントローラおよび外部記憶領域の構成図である
。図３に示すように、ＤＭＡコントローラ１はバス８を
介して外部記憶領域９に接続されており、外部記憶領域
９は複数のディスクリプタ１０と受信バッファ領域１１
とを含んでいる。各ディスクリプタ１０のフォーマット
はＤＭＡコントローラ１に対する制御情報を格納するコ
マンド領域１２と、転送データを格納するバッファ領域
１１の先頭アドレスを示すアドレス領域１４と、転送デ
ータ数を格納する転送サイズ領域１５と、ＤＭＡ転送の
実行結果を格納するステータス領域１６とを含んでいる
。外部記憶領域９のディスクリプタ１０におけるコマン
ド領域１２のデータはＤＭＡコントローラ１の制御レジ
スタ３に転送され、同様にアドレス領域１４，転送サイ
ズ領域１５の各データはそれぞれＤＭＡアドレス・レジ
スタ４，ＤＭＡサイズ・レジスタ５に転送される。
【０００４】図４は図３に示す外部記憶領域のディスク
リプタおよび受信バッファ領域の対応図である。図４に
示すように、ＤＭＡコントローラ１はディスクリプタ１
０（１０Ａ〜１０Ｈ）に対応するフレームすべてをホス
ト・システムに報告するとともに、受信バッファ領域１
１（１１Ａ〜１１Ｈ）に書込んでいる。すなわち有効フ
レームだけでなく、エラーフレームも書込んでいる。
リプタおよび受信バッファ領域の対応図である。図４に
示すように、ＤＭＡコントローラ１はディスクリプタ１
０（１０Ａ〜１０Ｈ）に対応するフレームすべてをホス
ト・システムに報告するとともに、受信バッファ領域１
１（１１Ａ〜１１Ｈ）に書込んでいる。すなわち有効フ
レームだけでなく、エラーフレームも書込んでいる。
【０００５】まず、ホスト・システムは最初に実行する
ディスクリプタ１０の先頭アドレスをディスクリプタ・
アドレス・レジスタ２に設定し、ＤＭＡコントローラ１
を起動する。このＤＭＡコントローラ１はディスクリプ
タ・アドレス・レジスタ２の設定値をＤＭＡアドレス・
レジスタ４にロードし且つあらかじめ規定されたディス
クリプタ１０のサイズｎをＤＭＡサイズ・レジスタ５に
ロードする。この後、ディスクリプタ・アドレス・レジ
スタ２の設定値は、加算器６によりサイズｎだけインク
リメントされた値に書き換えられる。これにより、ＤＭ
Ａコントローラ１はＤＭＡアドレス・レジスタ４に設定
されたアドレスからＤＭＡサイズ・レジスタ５に設定さ
れたデータ数だけＤＭＡ転送を開始する。この１回目の
ＤＭＡ転送により外部記憶領域９上の指定されたディス
クリプタ１０のコマンド領域１２，アドレス領域１４，
転送サイズ領域１５がＤＭＡコントローラ１に読み込ま
れる。再び、ＤＭＡコントローラ１は読み込んだコマン
ド領域１２の情報を制御レジスタ３に設定し、同様にア
ドレス領域１４，転送サイズ領域１５の情報をそれぞれ
ＤＭＡアドレス・レジスタ４，ＤＭＡサイズ・レジスタ
５に設定し、再びＤＭＡ転送を起動する。この２回目の
ＤＭＡ転送により、受信フレームの各データはディスク
リプタ１０で指定された外部記憶領域９上の受信バッフ
ァ領域１１に格納される。
ディスクリプタ１０の先頭アドレスをディスクリプタ・
アドレス・レジスタ２に設定し、ＤＭＡコントローラ１
を起動する。このＤＭＡコントローラ１はディスクリプ
タ・アドレス・レジスタ２の設定値をＤＭＡアドレス・
レジスタ４にロードし且つあらかじめ規定されたディス
クリプタ１０のサイズｎをＤＭＡサイズ・レジスタ５に
ロードする。この後、ディスクリプタ・アドレス・レジ
スタ２の設定値は、加算器６によりサイズｎだけインク
リメントされた値に書き換えられる。これにより、ＤＭ
Ａコントローラ１はＤＭＡアドレス・レジスタ４に設定
されたアドレスからＤＭＡサイズ・レジスタ５に設定さ
れたデータ数だけＤＭＡ転送を開始する。この１回目の
ＤＭＡ転送により外部記憶領域９上の指定されたディス
クリプタ１０のコマンド領域１２，アドレス領域１４，
転送サイズ領域１５がＤＭＡコントローラ１に読み込ま
れる。再び、ＤＭＡコントローラ１は読み込んだコマン
ド領域１２の情報を制御レジスタ３に設定し、同様にア
ドレス領域１４，転送サイズ領域１５の情報をそれぞれ
ＤＭＡアドレス・レジスタ４，ＤＭＡサイズ・レジスタ
５に設定し、再びＤＭＡ転送を起動する。この２回目の
ＤＭＡ転送により、受信フレームの各データはディスク
リプタ１０で指定された外部記憶領域９上の受信バッフ
ァ領域１１に格納される。
【０００６】かかる２回目のＤＭＡ転送によって受信デ
ータの転送が終了すると、３回目のＤＭＡ転送としてＤ
ＭＡコントローラ１は２回目のＤＭＡ転送で実際に転送
したデータ数を転送サイズ領域１５に、またＤＭＡ転送
の実行結果および受信フレームに関する情報をステータ
ス領域１６にＤＭＡ転送する。上述した３回のＤＭＡ転
送による一連の動作により１回の受信バッファ領域１１
のデータ転送が完了する。
ータの転送が終了すると、３回目のＤＭＡ転送としてＤ
ＭＡコントローラ１は２回目のＤＭＡ転送で実際に転送
したデータ数を転送サイズ領域１５に、またＤＭＡ転送
の実行結果および受信フレームに関する情報をステータ
ス領域１６にＤＭＡ転送する。上述した３回のＤＭＡ転
送による一連の動作により１回の受信バッファ領域１１
のデータ転送が完了する。
【０００７】次に、制御レジスタ３に格納された制御情
報により、更にディスクリプタ１０によるＤＭＡ転送の
チェイニングが指定されていれば、ＤＭＡコントローラ
１はディスクリプタ１０に続くアドレス、すなわちディ
スクリプタ・アドレス・レジスタ２に格納されている値
をＤＭＡアドレス・レジスタ４に設定し、ディスクリプ
タ１０に続くアドレスに格納されているディスクリプタ
情報を読み出す。更に、この情報に基づき、指定される
受信バッファ領域１１へのデータ転送を行うためＤＭＡ
転送を起動する。このようにして、ＤＭＡ転送のチェイ
ニングはディスクリプタ１０のコマンド情報１２で指定
されたＤＭＡコントローラ１の制御情報によりチェイニ
ングの終了を指示されるまで連続して実行される。
報により、更にディスクリプタ１０によるＤＭＡ転送の
チェイニングが指定されていれば、ＤＭＡコントローラ
１はディスクリプタ１０に続くアドレス、すなわちディ
スクリプタ・アドレス・レジスタ２に格納されている値
をＤＭＡアドレス・レジスタ４に設定し、ディスクリプ
タ１０に続くアドレスに格納されているディスクリプタ
情報を読み出す。更に、この情報に基づき、指定される
受信バッファ領域１１へのデータ転送を行うためＤＭＡ
転送を起動する。このようにして、ＤＭＡ転送のチェイ
ニングはディスクリプタ１０のコマンド情報１２で指定
されたＤＭＡコントローラ１の制御情報によりチェイニ
ングの終了を指示されるまで連続して実行される。
【０００８】
【発明が解決しようとする課題】上述した従来のディス
クリプタ制御方式は、複数のディスクリプタがチェイニ
ングされているとき、各ディスクリプタの情報に基づき
連続して受信されたフレームを順次外部記憶領域上の受
信バッファ領域にＤＭＡ転送している。
クリプタ制御方式は、複数のディスクリプタがチェイニ
ングされているとき、各ディスクリプタの情報に基づき
連続して受信されたフレームを順次外部記憶領域上の受
信バッファ領域にＤＭＡ転送している。
【０００９】しかるに、通常の通信システムでは、伝送
路や送信側・受信側の処理能力による影響により、受信
フレームがエラー・フレームとして受信されることがあ
る。しかし、受信側では１つの受信フレームの受信終了
までそのフレームがエラー・フレームであるか否かの判
定ができないので、受信フレームの受信開始とともに受
信フレームをＤＭＡ転送により外部記憶領域上の受信バ
ッファ領域に転送している。従って、外部記憶領域上の
複数の受信バッファ領域には正規の受信フレームと共に
エラー・フレーム、すなわち無効なフレームも存在する
ことになる。このため、外部記憶領域上の受信バッファ
領域の使用効率が悪くなると共に、エラー・フレーム処
理に関するホスト・システムのオーバーヘッドが大きく
なり、システム全体の実効効率が低下するという欠点が
ある。
路や送信側・受信側の処理能力による影響により、受信
フレームがエラー・フレームとして受信されることがあ
る。しかし、受信側では１つの受信フレームの受信終了
までそのフレームがエラー・フレームであるか否かの判
定ができないので、受信フレームの受信開始とともに受
信フレームをＤＭＡ転送により外部記憶領域上の受信バ
ッファ領域に転送している。従って、外部記憶領域上の
複数の受信バッファ領域には正規の受信フレームと共に
エラー・フレーム、すなわち無効なフレームも存在する
ことになる。このため、外部記憶領域上の受信バッファ
領域の使用効率が悪くなると共に、エラー・フレーム処
理に関するホスト・システムのオーバーヘッドが大きく
なり、システム全体の実効効率が低下するという欠点が
ある。
【００１０】本発明の目的は、かかるホスト・システム
のオーバーヘッドを低減させ且つ外部記憶領域の有効利
用と共にシステム効率を向上させることのできるディス
クリプタ制御方式を提供することにある。
のオーバーヘッドを低減させ且つ外部記憶領域の有効利
用と共にシステム効率を向上させることのできるディス
クリプタ制御方式を提供することにある。
【００１１】
【課題を解決するための手段】本発明のディスクリプタ
制御方式は、あらかじめ連続して設定される複数のディ
スクリプタおよび受信バッファ領域を有する外部記憶領
域と、前記外部記憶領域にバス接続され且つ前記ディス
クリプタの開始アドレスを格納する第一の記憶手段と前
記ディスクリプタに格納される制御情報を格納する第二
の記憶手段と前記ディスクリプタの次のディスクリプタ
の開始アドレスを算出する加算手段および前記ディスク
リプタによるダイレクト・メモリ・アクセス転送の実行
結果を判定し且つ前記２つのディスクリプタの開始アド
レスを選択するディスクリプタ・アドレス選択手段とを
有するダイレクト・メモリ・アクセス・コントローラと
を備え、前記ダイレクト・メモリ・アクセス転送の実行
結果により前記ディスクリプタによるＤＭＡ転送を繰り
返し実行可能であることを指定するオーバーライト選択
ビット情報を前記外部記憶領域の前記ディスクリプタに
保有することにより、前記ディスクリプタによる複数回
の前記ダイレクト・メモリ・アクセス転送を行うように
構成される。
制御方式は、あらかじめ連続して設定される複数のディ
スクリプタおよび受信バッファ領域を有する外部記憶領
域と、前記外部記憶領域にバス接続され且つ前記ディス
クリプタの開始アドレスを格納する第一の記憶手段と前
記ディスクリプタに格納される制御情報を格納する第二
の記憶手段と前記ディスクリプタの次のディスクリプタ
の開始アドレスを算出する加算手段および前記ディスク
リプタによるダイレクト・メモリ・アクセス転送の実行
結果を判定し且つ前記２つのディスクリプタの開始アド
レスを選択するディスクリプタ・アドレス選択手段とを
有するダイレクト・メモリ・アクセス・コントローラと
を備え、前記ダイレクト・メモリ・アクセス転送の実行
結果により前記ディスクリプタによるＤＭＡ転送を繰り
返し実行可能であることを指定するオーバーライト選択
ビット情報を前記外部記憶領域の前記ディスクリプタに
保有することにより、前記ディスクリプタによる複数回
の前記ダイレクト・メモリ・アクセス転送を行うように
構成される。
【００１２】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１３】図１は本発明の一実施例を説明するための
ＤＭＡコントローラおよび外部記憶領域の構成図である
。図１に示すように、本実施例はＤＭＡコントローラ１
と外部記憶領域９とをバス８により接続しており、その
外部記憶領域９はコマンド領域１２，アドレス領域１４
，転送サイズ領域１５およびステータス領域１６を含む
ディスクリプタ１０と、受信バッファ領域１１とを有す
る。特に、このコマンド領域１２はオーバーライト選択
ビット１３を含んで構成される。このオーバーライト選
択ビット１３はエラー・フレームが格納されている受信
バッファ領域１１のオーバーライトが可能か否かを決定
する。すなわち、オーバーライト選択ビット１３がイン
アクティブであれば、受信フレームはディスクリプタ１
０のアドレス領域１４で指定されるアドレスを先頭アド
レスとする受信バッファ領域１１に転送され、次の受信
フレームはディスクリプタ１０に続くアドレスに格納さ
れている他のディスクリプタの情報によりＤＭＡ転送さ
れる。また、オーバーライト選択ビット１３がアクティ
ブであれば、受信フレームがエラー・フレームであった
場合のみ、次の受信フレームもディスクリプタ１０のア
ドレス領域１４で指定されるアドレスを先頭アドレスと
する受信バッファ領域１１に転送される。一方、ＤＭＡ
コントローラ１は、前述した図３の従来例と比較し、加
算器６の出力とディスクリプタアドレス・レジスタ２に
設定された値およびオーバーライト選択ビット１３を表
わす情報Ａを入力してディスクリプタ１０のアドレスを
選択するディスクリプタアドレス選択回路７を付加した
点が異なり、その他は同様である。
ＤＭＡコントローラおよび外部記憶領域の構成図である
。図１に示すように、本実施例はＤＭＡコントローラ１
と外部記憶領域９とをバス８により接続しており、その
外部記憶領域９はコマンド領域１２，アドレス領域１４
，転送サイズ領域１５およびステータス領域１６を含む
ディスクリプタ１０と、受信バッファ領域１１とを有す
る。特に、このコマンド領域１２はオーバーライト選択
ビット１３を含んで構成される。このオーバーライト選
択ビット１３はエラー・フレームが格納されている受信
バッファ領域１１のオーバーライトが可能か否かを決定
する。すなわち、オーバーライト選択ビット１３がイン
アクティブであれば、受信フレームはディスクリプタ１
０のアドレス領域１４で指定されるアドレスを先頭アド
レスとする受信バッファ領域１１に転送され、次の受信
フレームはディスクリプタ１０に続くアドレスに格納さ
れている他のディスクリプタの情報によりＤＭＡ転送さ
れる。また、オーバーライト選択ビット１３がアクティ
ブであれば、受信フレームがエラー・フレームであった
場合のみ、次の受信フレームもディスクリプタ１０のア
ドレス領域１４で指定されるアドレスを先頭アドレスと
する受信バッファ領域１１に転送される。一方、ＤＭＡ
コントローラ１は、前述した図３の従来例と比較し、加
算器６の出力とディスクリプタアドレス・レジスタ２に
設定された値およびオーバーライト選択ビット１３を表
わす情報Ａを入力してディスクリプタ１０のアドレスを
選択するディスクリプタアドレス選択回路７を付加した
点が異なり、その他は同様である。
【００１４】上述した外部記憶領域９のディスクリプタ
１０で制御されるＤＭＡコントローラ１により有効な受
信フレームのみを連続して受信バッファ領域１１に格納
し且つエラー・フレームをすべて廃棄する場合、ホスト
・システムはまず各ディスクリプタ１０のオーバーライ
ト選択ビット１３をすべてアクティブに設定する。この
後、ＤＭＡコントローラ１を起動し、連続した外部記憶
領域９上の複数のディスクリプタ１０により、各ディス
クリプタ１０が指定する外部記憶領域９上の各受信バッ
ファ領域１１へ転送を開始する。各ディスクリプタ１０
のチェイニングにより連続してＤＭＡ転送を実行してい
る途中でエラー・フレームを受信すると、そのチェイニ
ングを中断し且つそのディスクリプタ１０で指定される
受信バッファ領域１１へ次に受信される最初の有効フレ
ームを再転送し再びディスクリプタ１０のチェイニング
を続行する。以下、かかる場合の動作について説明する
。
１０で制御されるＤＭＡコントローラ１により有効な受
信フレームのみを連続して受信バッファ領域１１に格納
し且つエラー・フレームをすべて廃棄する場合、ホスト
・システムはまず各ディスクリプタ１０のオーバーライ
ト選択ビット１３をすべてアクティブに設定する。この
後、ＤＭＡコントローラ１を起動し、連続した外部記憶
領域９上の複数のディスクリプタ１０により、各ディス
クリプタ１０が指定する外部記憶領域９上の各受信バッ
ファ領域１１へ転送を開始する。各ディスクリプタ１０
のチェイニングにより連続してＤＭＡ転送を実行してい
る途中でエラー・フレームを受信すると、そのチェイニ
ングを中断し且つそのディスクリプタ１０で指定される
受信バッファ領域１１へ次に受信される最初の有効フレ
ームを再転送し再びディスクリプタ１０のチェイニング
を続行する。以下、かかる場合の動作について説明する
。
【００１５】ホスト・システムは最初に実行するディス
クリプタ１０の先頭アドレスをディスクリプタ・アドレ
ス・レジスタ２に設定し、ＤＭＡコントローラ１を起動
する。このＤＭＡコントローラ１はディスクリプタ・ア
ドレス・レジスタ２の設定値をＤＭＡアドレス・レジス
タ４に、またあらかじめ規定されたディスクリプタ１０
のサイズｎをＤＭＡサイズ・レジスタ５にそれぞれロー
ドする。ＤＭＡコントローラ１はＤＭＡアドレス・レジ
スタ４に設定されたアドレスからＤＭＡサイズ・レジス
タ５に設定されたデータ数だけＤＭＡ転送を開始する。 この１回目のＤＭＡ転送により、外部記憶領域９上の指
定されたディスクリプタ１０のコマンド領域１２，アド
レス領域１４，転送サイズ領域１５がＤＭＡコントロー
ラ１に読み込まれる。ＤＭＡコントローラ１は読み込ん
だコマンド領域１２の情報を制御レジスタ３に、またア
ドレス領域１４の情報をＤＭＡアドレス・レジスタ４に
、更に転送サイズ領域１５の情報をＤＭＡサイズ・レジ
スタ５にそれぞれ設定し、再びＤＭＡ転送を起動する。 この２回目のＤＭＡ転送により、受信データはディスク
リプタ１０で指定された外部記憶領域９上の受信バッフ
ァ領域１１に転送される。
クリプタ１０の先頭アドレスをディスクリプタ・アドレ
ス・レジスタ２に設定し、ＤＭＡコントローラ１を起動
する。このＤＭＡコントローラ１はディスクリプタ・ア
ドレス・レジスタ２の設定値をＤＭＡアドレス・レジス
タ４に、またあらかじめ規定されたディスクリプタ１０
のサイズｎをＤＭＡサイズ・レジスタ５にそれぞれロー
ドする。ＤＭＡコントローラ１はＤＭＡアドレス・レジ
スタ４に設定されたアドレスからＤＭＡサイズ・レジス
タ５に設定されたデータ数だけＤＭＡ転送を開始する。 この１回目のＤＭＡ転送により、外部記憶領域９上の指
定されたディスクリプタ１０のコマンド領域１２，アド
レス領域１４，転送サイズ領域１５がＤＭＡコントロー
ラ１に読み込まれる。ＤＭＡコントローラ１は読み込ん
だコマンド領域１２の情報を制御レジスタ３に、またア
ドレス領域１４の情報をＤＭＡアドレス・レジスタ４に
、更に転送サイズ領域１５の情報をＤＭＡサイズ・レジ
スタ５にそれぞれ設定し、再びＤＭＡ転送を起動する。 この２回目のＤＭＡ転送により、受信データはディスク
リプタ１０で指定された外部記憶領域９上の受信バッフ
ァ領域１１に転送される。
【００１６】かかる２回目のＤＭＡ転送によって受信フ
レームの転送が終了すると、この受信フレームがエラー
・フレームであるか否かを確認する。もし、エラー・フ
レームでなければ３回目のＤＭＡ転送としてＤＭＡコン
トローラ１は２回目のＤＭＡ転送で実際に転送したデー
タ数を転送サイズ領域１５に、またＤＭＡ転送の実行結
果および受信フレームに関する情報をステータス領域１
６にそれぞれＤＭＡ転送する。上述した３回のＤＭＡ転
送による一連の動作により１回の受信バッファ領域１１
のデータ転送が完了する。この後、このディスクリプタ
１０に続くアドレス、すなわちＤＭＡコントローラ１の
加算器６によりディスクリプタ・アドレス・レジスタ２
の設定値にディスクリプタ１０のサイズｎが加算された
値が、ディスクリプタ・アドレス選択回路７により指定
され、ＤＭＡアドレス・レジスタ４およびディスクリプ
タ・アドレス・レジスタ２に転送される。従って、次の
受信フレームは新しいディスクリプタ１０の情報により
ＤＭＡ転送される。
レームの転送が終了すると、この受信フレームがエラー
・フレームであるか否かを確認する。もし、エラー・フ
レームでなければ３回目のＤＭＡ転送としてＤＭＡコン
トローラ１は２回目のＤＭＡ転送で実際に転送したデー
タ数を転送サイズ領域１５に、またＤＭＡ転送の実行結
果および受信フレームに関する情報をステータス領域１
６にそれぞれＤＭＡ転送する。上述した３回のＤＭＡ転
送による一連の動作により１回の受信バッファ領域１１
のデータ転送が完了する。この後、このディスクリプタ
１０に続くアドレス、すなわちＤＭＡコントローラ１の
加算器６によりディスクリプタ・アドレス・レジスタ２
の設定値にディスクリプタ１０のサイズｎが加算された
値が、ディスクリプタ・アドレス選択回路７により指定
され、ＤＭＡアドレス・レジスタ４およびディスクリプ
タ・アドレス・レジスタ２に転送される。従って、次の
受信フレームは新しいディスクリプタ１０の情報により
ＤＭＡ転送される。
【００１７】一方、受信フレームがエラー・フレームで
あった場合、ＤＭＡコントローラ１は３回目のＤＭＡ転
送を行わずに、ディスクリプタ１０に関する一連の動作
を終了する。この後、次のディスクリプタ１０の先頭ア
ドレスとしてディスクリプタ・アドレス・レジスタ２の
設定値がディスクリプタ・アドレス選択回路７により選
択され、ＤＭＡアドレス・レジスタ４に転送される。こ
のとき、ディスクリプタ・アドレス・レジスタ２の内容
は更新されない。従って、ＤＭＡコントローラ１は次の
ディスクリプタとして再びディスクリプタ１０をＤＭＡ
転送で読み込み、次の受信フレームに対するＤＭＡ転送
を行う。このように、ＤＭＡコントローラ１はエラーの
ないフレームを受信するまでディスクリプタ１０の情報
に基づき繰り返し同一の受信バッファ領域１１にＤＭＡ
転送を行うので、有効な受信フレームのみが外部記憶領
域９上の受信バッファ領域１１に格納される。
あった場合、ＤＭＡコントローラ１は３回目のＤＭＡ転
送を行わずに、ディスクリプタ１０に関する一連の動作
を終了する。この後、次のディスクリプタ１０の先頭ア
ドレスとしてディスクリプタ・アドレス・レジスタ２の
設定値がディスクリプタ・アドレス選択回路７により選
択され、ＤＭＡアドレス・レジスタ４に転送される。こ
のとき、ディスクリプタ・アドレス・レジスタ２の内容
は更新されない。従って、ＤＭＡコントローラ１は次の
ディスクリプタとして再びディスクリプタ１０をＤＭＡ
転送で読み込み、次の受信フレームに対するＤＭＡ転送
を行う。このように、ＤＭＡコントローラ１はエラーの
ないフレームを受信するまでディスクリプタ１０の情報
に基づき繰り返し同一の受信バッファ領域１１にＤＭＡ
転送を行うので、有効な受信フレームのみが外部記憶領
域９上の受信バッファ領域１１に格納される。
【００１８】図２は図１に示す外部記憶領域のディスク
リプタおよび受信バッファ領域の対応図である。図２に
示すように、本実施例のディスクリプタ制御方式では、
ホスト・システムに対してエラー・フレームを受信した
ことを報告せず、有効受信フレーム１１Ａ〜１１Ｄのみ
を報告するため、ホスト・システムのエラー・フレーム
処理に関するオーバーヘッドを低減することが可能であ
り、また外部記憶領域９上の受信バッファ領域１１には
有効フレーム１１Ａ〜１１Ｄしか格納しないので、未使
用領域１１Ｅ〜１１Ｈを増やし、外部記憶領域９の使用
効率を向上させるので、システム効率を大幅に向上させ
ることが可能である。
リプタおよび受信バッファ領域の対応図である。図２に
示すように、本実施例のディスクリプタ制御方式では、
ホスト・システムに対してエラー・フレームを受信した
ことを報告せず、有効受信フレーム１１Ａ〜１１Ｄのみ
を報告するため、ホスト・システムのエラー・フレーム
処理に関するオーバーヘッドを低減することが可能であ
り、また外部記憶領域９上の受信バッファ領域１１には
有効フレーム１１Ａ〜１１Ｄしか格納しないので、未使
用領域１１Ｅ〜１１Ｈを増やし、外部記憶領域９の使用
効率を向上させるので、システム効率を大幅に向上させ
ることが可能である。
【００１９】また、上述した本実施例は図１に示す外部
記憶領域９のディスクリプタ１０からステータス領域１
６を削除して構成することも可能である。この場合は前
述した一実施例の場合と同様に、ホスト・システムは最
初に実行するディスクリプタ１０の先頭アドレスをディ
スクリプタ・アドレス・レジスタ２に設定し、ＤＭＡコ
ントローラ１を起動する。ＤＭＡコントローラ１はディ
スクリプタ・アドレス・レジスタ２の設定値をＤＭＡア
ドレス・レジスタ４に、またあらかじめ規定されたディ
スクリプタ１０のサイズｎをＤＭＡサイズ・レジスタ５
にそれぞれロードする。これにより、ＤＭＡコントロー
ラ１はＤＭＡアドレス・レジスタ４に設定されたアドレ
スからＤＭＡサイズ・レジスタ５に設定されたデータ数
ｎだけのＤＭＡ転送を開始する。この１回目のＤＭＡ転
送により、外部記憶領域９上の指定されたディスクリプ
タ１０のコマンド領域１２，アドレス領域１４，転送サ
イズ領域１５のデータがＤＭＡコントローラ１に読み込
まれる。ＤＭＡコントローラ１は読み込んだコマンド領
域１２の情報を制御レジスタ３に、またアドレス領域１
４の情報をＤＭＡアドレス・レジスタ４に、更に転送サ
イズ領域１５の情報をＤＭＡサイズ・レジスタ４にそれ
ぞれ設定し、再びＤＭＡ転送を開始する。この２回目の
ＤＭＡ転送により、ディスクリプタ１０で指定された外
部記憶領域９上の受信バッファ領域１１に受信フレーム
の転送が行われる。この２回目のＤＭＡ転送によって受
信フレームの転送が終了すると、受信フレームがエラー
・フレームであるか否か判定する。エラー・フレームで
なければ、３回目のＤＭＡ転送としてＤＭＡコントロー
ラ１は２回目のＤＭＡ転送で実際に転送したデータ数お
よび実行結果に関する情報をディスクリプタ１０以外の
あらかじめ指定された外部記憶領域９上にＤＭＡ転送す
る。この方式は各ディスクリプタ１０の２回目のＤＭＡ
転送実行に関する情報量が可変の場合に有効である。こ
の後、このディスクリプタ１０に続くアドレス、すなわ
ち加算器６によりディスクリプタ・アドレス・レジスタ
２の設定値にディスクリプタ１０のサイズｎが加算され
た値が、ディスクリプタ・アドレス選択回路７により指
定され、ＤＭＡアドレス・レジスタ４およびディスクリ
プタ・アドレス・レジスタ２に転送される。従って、次
の受信フレームは新しいディスクリプタ１０の情報によ
りＤＭＡ転送される。一方、受信フレームがエラー・フ
レームであった場合、ＤＭＡコントローラ１は３回目の
ＤＭＡ転送を行わずに、ディスクリプタ１０に関する一
連の動作を終了する。この後、次のディスクリプタ１０
の先頭アドレスとして、ディスクリプタ・アドレス・レ
ジスタ２の設定値がディスクリプタ・アドレス選択回路
７により選択され、ＤＭＡアドレス・レジスタ４に転送
される。このとき、ディスクリプタ・アドレス・レジス
タ２の内容は更新されない。従って、ＤＭＡコントロー
ラ１は次のディスクリプタとして再びディスクリプタ１
０をＤＭＡ転送で読み込み、次の受信フレームに対する
ＤＭＡ転送を行う。このように、ＤＭＡコントローラ１
はエラーのないフレームを受信するまでディスクリプタ
１０の情報に基づき繰り返し同一の受信バッファ領域１
１にＤＭＡ転送を行うので、有効な受信フレームのみを
外部記憶領域９上の受信バッファ領域１１に格納するこ
とができる。
記憶領域９のディスクリプタ１０からステータス領域１
６を削除して構成することも可能である。この場合は前
述した一実施例の場合と同様に、ホスト・システムは最
初に実行するディスクリプタ１０の先頭アドレスをディ
スクリプタ・アドレス・レジスタ２に設定し、ＤＭＡコ
ントローラ１を起動する。ＤＭＡコントローラ１はディ
スクリプタ・アドレス・レジスタ２の設定値をＤＭＡア
ドレス・レジスタ４に、またあらかじめ規定されたディ
スクリプタ１０のサイズｎをＤＭＡサイズ・レジスタ５
にそれぞれロードする。これにより、ＤＭＡコントロー
ラ１はＤＭＡアドレス・レジスタ４に設定されたアドレ
スからＤＭＡサイズ・レジスタ５に設定されたデータ数
ｎだけのＤＭＡ転送を開始する。この１回目のＤＭＡ転
送により、外部記憶領域９上の指定されたディスクリプ
タ１０のコマンド領域１２，アドレス領域１４，転送サ
イズ領域１５のデータがＤＭＡコントローラ１に読み込
まれる。ＤＭＡコントローラ１は読み込んだコマンド領
域１２の情報を制御レジスタ３に、またアドレス領域１
４の情報をＤＭＡアドレス・レジスタ４に、更に転送サ
イズ領域１５の情報をＤＭＡサイズ・レジスタ４にそれ
ぞれ設定し、再びＤＭＡ転送を開始する。この２回目の
ＤＭＡ転送により、ディスクリプタ１０で指定された外
部記憶領域９上の受信バッファ領域１１に受信フレーム
の転送が行われる。この２回目のＤＭＡ転送によって受
信フレームの転送が終了すると、受信フレームがエラー
・フレームであるか否か判定する。エラー・フレームで
なければ、３回目のＤＭＡ転送としてＤＭＡコントロー
ラ１は２回目のＤＭＡ転送で実際に転送したデータ数お
よび実行結果に関する情報をディスクリプタ１０以外の
あらかじめ指定された外部記憶領域９上にＤＭＡ転送す
る。この方式は各ディスクリプタ１０の２回目のＤＭＡ
転送実行に関する情報量が可変の場合に有効である。こ
の後、このディスクリプタ１０に続くアドレス、すなわ
ち加算器６によりディスクリプタ・アドレス・レジスタ
２の設定値にディスクリプタ１０のサイズｎが加算され
た値が、ディスクリプタ・アドレス選択回路７により指
定され、ＤＭＡアドレス・レジスタ４およびディスクリ
プタ・アドレス・レジスタ２に転送される。従って、次
の受信フレームは新しいディスクリプタ１０の情報によ
りＤＭＡ転送される。一方、受信フレームがエラー・フ
レームであった場合、ＤＭＡコントローラ１は３回目の
ＤＭＡ転送を行わずに、ディスクリプタ１０に関する一
連の動作を終了する。この後、次のディスクリプタ１０
の先頭アドレスとして、ディスクリプタ・アドレス・レ
ジスタ２の設定値がディスクリプタ・アドレス選択回路
７により選択され、ＤＭＡアドレス・レジスタ４に転送
される。このとき、ディスクリプタ・アドレス・レジス
タ２の内容は更新されない。従って、ＤＭＡコントロー
ラ１は次のディスクリプタとして再びディスクリプタ１
０をＤＭＡ転送で読み込み、次の受信フレームに対する
ＤＭＡ転送を行う。このように、ＤＭＡコントローラ１
はエラーのないフレームを受信するまでディスクリプタ
１０の情報に基づき繰り返し同一の受信バッファ領域１
１にＤＭＡ転送を行うので、有効な受信フレームのみを
外部記憶領域９上の受信バッファ領域１１に格納するこ
とができる。
【００２０】
【発明の効果】以上説明したように、本発明のディスク
リプタ制御方式は、再実行させるディスクリプタを予め
ディスクリプタ内のオーバーライト選択ビットにより指
定することにより、連続した外部記憶領域上に格納され
た複数のディスクリプタのチェイニングに基づき外部記
憶領域上の複数の受信バッファ領域にＤＭＡ転送してい
る途中でエラー・フレームを受信しても、その受信バッ
ファ領域へのみ次に受信する有効フレームを再転送した
後、再び中断したディスクリプタのチェイニングを続行
させることができる。このため、ホスト・システムに対
してエラー・フレームを受信したことを報告せずに有効
受信フレームのみを報告するため、ホスト・システムの
エラー・フレーム処理に関するオーバーヘッドを低減す
ることができるという効果があり、また外部記憶領域上
の受信バッファ領域には有効フレームしか格納されない
ので、外部記憶領域の使用効率を向上させると共にシス
テム効率を大幅に向上できるという効果がある。
リプタ制御方式は、再実行させるディスクリプタを予め
ディスクリプタ内のオーバーライト選択ビットにより指
定することにより、連続した外部記憶領域上に格納され
た複数のディスクリプタのチェイニングに基づき外部記
憶領域上の複数の受信バッファ領域にＤＭＡ転送してい
る途中でエラー・フレームを受信しても、その受信バッ
ファ領域へのみ次に受信する有効フレームを再転送した
後、再び中断したディスクリプタのチェイニングを続行
させることができる。このため、ホスト・システムに対
してエラー・フレームを受信したことを報告せずに有効
受信フレームのみを報告するため、ホスト・システムの
エラー・フレーム処理に関するオーバーヘッドを低減す
ることができるという効果があり、また外部記憶領域上
の受信バッファ領域には有効フレームしか格納されない
ので、外部記憶領域の使用効率を向上させると共にシス
テム効率を大幅に向上できるという効果がある。
【図１】本発明の一実施例を説明するためのＤＭＡコン
トローラおよび外部記憶領域の構成図である。
トローラおよび外部記憶領域の構成図である。
【図２】図１に示す外部記憶領域のディスクリプタおよ
び受信バッファ領域の対応図である。
び受信バッファ領域の対応図である。
【図３】従来の一例を説明するためのＤＭＡコントロー
ラおよび外部記憶領域の構成図である。
ラおよび外部記憶領域の構成図である。
【図４】図３に示す外部記憶領域のディスクリプタおよ
び受信バッファ領域の対応図である。
び受信バッファ領域の対応図である。
１ ＤＭＡコントローラ
２ ディスクリプタアドレス・レジスタ３
制御レジスタ ４ ＤＭＡアドレス・レジスタ ５ ＤＭＡサイズ・レジスタ ６ 加算器 ７ ディスクリプタアドレス選択回路８
バス ９ 外部記憶領域 １０ ディスクリプタ １１ 受信バッファ領域 １２ コマンド領域 １３ オーバーライト選択ビット１４ ア
ドレス領域 １５ 転送サイズ領域 １６ ステータス領域
制御レジスタ ４ ＤＭＡアドレス・レジスタ ５ ＤＭＡサイズ・レジスタ ６ 加算器 ７ ディスクリプタアドレス選択回路８
バス ９ 外部記憶領域 １０ ディスクリプタ １１ 受信バッファ領域 １２ コマンド領域 １３ オーバーライト選択ビット１４ ア
ドレス領域 １５ 転送サイズ領域 １６ ステータス領域
Claims (1)
- 【請求項１】 あらかじめ連続して設定される複数の
ディスクリプタおよび受信バッファ領域を有する外部記
憶領域と、前記外部記憶領域にバス接続され且つ前記デ
ィスクリプタの開始アドレスを格納する第一の記憶手段
と前記ディスクリプタに格納される制御情報を格納する
第二の記憶手段と前記ディスクリプタの次のディスクリ
プタの開始アドレスを算出する加算手段および前記ディ
スクリプタによるダイレクト・メモリ・アクセス転送の
実行結果を判定し且つ前記２つのディスクリプタの開始
アドレスを選択するディスクリプタ・アドレス選択手段
とを有するダイレクト・メモリ・アクセス・コントロー
ラとを備え、前記ダイレクト・メモリ・アクセス転送の
実行結果により前記ディスクリプタによるＤＭＡ転送を
繰り返し実行可能であることを指定するオーバーライト
選択ビット情報を前記外部記憶領域の前記ディスクリプ
タに保有することにより、前記ディスクリプタによる複
数回の前記ダイレクト・メモリ・アクセス転送を行うこ
とを特徴とするディスクリプタ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3969491A JPH04277850A (ja) | 1991-03-06 | 1991-03-06 | ディスクリプタ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3969491A JPH04277850A (ja) | 1991-03-06 | 1991-03-06 | ディスクリプタ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04277850A true JPH04277850A (ja) | 1992-10-02 |
Family
ID=12560147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3969491A Pending JPH04277850A (ja) | 1991-03-06 | 1991-03-06 | ディスクリプタ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04277850A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002183080A (ja) * | 2000-12-15 | 2002-06-28 | Mega Chips Corp | データ転送制御装置およびデータ転送方法 |
| US7716390B2 (en) | 2006-08-11 | 2010-05-11 | Fujitsu Microelectronics Limited | Direct memory access controller |
| JP2011103129A (ja) * | 2010-11-29 | 2011-05-26 | Mega Chips Corp | データ転送制御装置およびデータ転送方法 |
| US9463692B2 (en) | 2007-03-29 | 2016-10-11 | Cypress Semiconductor Corporation | Display control device to display image data |
-
1991
- 1991-03-06 JP JP3969491A patent/JPH04277850A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002183080A (ja) * | 2000-12-15 | 2002-06-28 | Mega Chips Corp | データ転送制御装置およびデータ転送方法 |
| US7716390B2 (en) | 2006-08-11 | 2010-05-11 | Fujitsu Microelectronics Limited | Direct memory access controller |
| US8606974B2 (en) | 2006-08-11 | 2013-12-10 | Fujitsu Semiconductor Limited | Direct memory access controller |
| US9463692B2 (en) | 2007-03-29 | 2016-10-11 | Cypress Semiconductor Corporation | Display control device to display image data |
| JP2011103129A (ja) * | 2010-11-29 | 2011-05-26 | Mega Chips Corp | データ転送制御装置およびデータ転送方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7069373B2 (en) | USB endpoint controller flexible memory management | |
| JPH04277850A (ja) | ディスクリプタ制御方式 | |
| JPH04177445A (ja) | ディスクリプタ制御方式 | |
| JP2570187B2 (ja) | Ｄｍａ転送装置および方法 | |
| JPS6335139B2 (ja) | ||
| JP4478298B2 (ja) | データ転送システム | |
| JP2718690B2 (ja) | 通信制御システム | |
| EP0955574A2 (en) | Methods and systems for transferring data between a readable data storage medium and a host system | |
| KR100615694B1 (ko) | 복수개의 기능블럭을 제어하는 제어시스템 | |
| JPH11149455A (ja) | メモリディスク共有方法及びその実施装置 | |
| JP2522412B2 (ja) | プログラマブルコントロ―ラと入出力装置の間の通信方法 | |
| JP2000040057A (ja) | 計算機システム、バッファ制御装置及び転送方法 | |
| JPS6240736B2 (ja) | ||
| JP2738314B2 (ja) | Ｎ＋１冗長構成回線制御装置の切替方式 | |
| JP2817535B2 (ja) | Ｈｄｌｃフレーム受信制御方式 | |
| JPH0831076B2 (ja) | 入出力処理装置 | |
| JPS648504B2 (ja) | ||
| JPS6165649A (ja) | 通信制御方式 | |
| JPH05276221A (ja) | 受信制御方式 | |
| JPH05233100A (ja) | 外部記憶装置初期化方式 | |
| JPH0683733A (ja) | 受信制御方式 | |
| JP2000132498A (ja) | Ｄｍａ転送制御装置 | |
| JPH05227223A (ja) | データ転送システム | |
| JPS6019023B2 (ja) | デ−タ処理装置 | |
| JPH02121550A (ja) | データ通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010227 |