KR100615694B1 - 복수개의 기능블럭을 제어하는 제어시스템 - Google Patents

복수개의 기능블럭을 제어하는 제어시스템 Download PDF

Info

Publication number
KR100615694B1
KR100615694B1 KR1020040064308A KR20040064308A KR100615694B1 KR 100615694 B1 KR100615694 B1 KR 100615694B1 KR 1020040064308 A KR1020040064308 A KR 1020040064308A KR 20040064308 A KR20040064308 A KR 20040064308A KR 100615694 B1 KR100615694 B1 KR 100615694B1
Authority
KR
South Korea
Prior art keywords
setting
function
bus
control unit
data
Prior art date
Application number
KR1020040064308A
Other languages
English (en)
Other versions
KR20060015917A (ko
Inventor
김경만
강구수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040064308A priority Critical patent/KR100615694B1/ko
Priority to US11/201,114 priority patent/US20060036779A1/en
Publication of KR20060015917A publication Critical patent/KR20060015917A/ko
Application granted granted Critical
Publication of KR100615694B1 publication Critical patent/KR100615694B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4027Coupling between buses using bus bridges

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)

Abstract

복수개의 기능블럭을 제어하는 제어시스템이 개시된다. 본 제어시스템은, 적어도 하나의 기능레지스터를 각각 구비한 복수개의 기능블럭, 각 기능레지스터 값을 설정하기 위한 세팅명령을 출력하는 중앙처리부, 중앙처리부로부터 세팅명령이 수신되면, 세팅명령에 따라 복수개의 기능블럭 각각의 기능레지스터를 소정의 세팅 데이터로 세팅하는 세팅제어부, 기능레지스터에 대한 세팅 데이터가 저장된 메모리, 및, 중앙처리부, 메모리, 및 세팅제어부 간의 데이터 교환작업을 지원하는 버스를 포함한다. 이에 따라, 중앙처리부 및 버스의 효율성을 높일 수 있다.
기능블럭, 기능레지스터, 세팅, 세팅제어부, 버스

Description

복수개의 기능블럭을 제어하는 제어시스템 {Control system for controlling plural function block }
도 1은 종래 제어 시스템의 구성을 나타내는 모식도,
도 2는 본 발명의 일실시예에 따른 제어 시스템의 구성을 나타내는 모식도,
도 3은 도 2의 제어시스템에서 중앙처리부가 세팅제어부로 전송하는 세팅명령의 구성을 나타내는 모식도,
도 4는 세팅제어부내의 CS 버퍼의 구성을 나타내는 모식도,
도 5는 본 발명의 제2실시예에 따른 제어 시스템의 구성을 나타내는 모식도,
도 6은 본 발명의 제3실시예에 따른 제어 시스템의 구성을 나타내는 모식도, 그리고,
도 7은 본 발명의 일실시예에 따른 기능레지스터 세팅방법을 설명하기 위한 흐름도이다.
* 도면 주요 부분에 대한 부호의 설명 *
110, 220, 320 : 중앙처리부 120, 230, 330 : 메모리
130, 240, 340 : 세팅제어부 100, 210, 250, 310, 350, 360 : 버스
260, 370 : 버스 인터페이스
본 발명은 버스를 이용한 제어시스템 및 그 방법에 관한 것으로, 보다 상세하게는, 복수개의 기능블럭을 구비한 시스템에 있어서, 세팅제어부를 이용하여 각 기능블럭의 기능레지스터를 세팅하도록 하는 제어시스템 및 그 방법에 관한 것이다.
전자 기술의 발달에 힘입어 다양한 기능을 구비한 전자기기가 개발되고 있다. 구체적으로 예를 들면 최신 화상형성장치의 경우 JPEG 압축기능, 네트워크 통신기능 등의 다양한 기능을 지원하고 있다.
이에 따라, 전자기기는 각 기능을 수행하는 복수개의 기능블럭과 전체 시스템을 제어하는 중앙처리부를 구비하게 된다. 중앙처리부는 버스(bus)를 이용하여 각 기능블럭들을 제어하여 각각의 기능을 수행하도록 한다.
도 1은 버스를 이용한 종래 전자기기의 제어시스템을 설명하기 위한 모식도이다. 도 1에 따르면, 종래 제어시스템은 중앙처리부(10), 메모리(20), 버스(30), 및, 기능블럭(41, 42, ..., k)를 포함한다. 각 기능블럭은 기능레지스터(Function Register : 이하, FR)를 구비한다.
한편, 이러한 제어시스템에 있어서, 각 기능블럭들이 특정 동작을 수행할 수 있도록 하기 위해서는, 각 기능블럭 내의 기능레지스터(Function Register : FR)들이 동작 상태(operation mode)에 맞게 소정의 데이터로 세팅(setting)되어야 한다.
FR을 세팅하기 위한 종래 방법 중 하나로, 중앙처리부(10)가 직접 각 기능블 럭 내의 FR을 한번에 하나씩 세팅하는 방법이 있다. 이에 따르면, 도 1의 경우, 제2기능블럭(F2)에 대해서는 n개의 FR 데이터를 세팅해 주어야 한다. 따라서, FR 수가 많을 수록 중앙처리부(10)의 효율성이 떨어지게 된다. 또한, 매 FR 세팅시마다 버스(30)를 이용하여야 하므로 버스(30) 이용이 효율적이지 못하다는 문제점도 있었다.
한편, FR을 세팅하는 또다른 방법으로, 메모리(20)로부터 직접 FR데이터를 독출하여 자동세팅하는 기능을 구비한 기능블럭을 사용할 수 있다. 즉, 중앙처리부(10)가 레지스터 세팅 명령을 각 기능블럭(41, 42, ..., k)에 전송하면, 각 기능블럭(41, 42, ..., k)이 메모리(20)에 정해진 위치에서 FR 데이터를 직접 독출하여 FR을 자동 세팅하게 된다. 하지만, 이러한 방법이 구현되기 위해서는, 각 기능블럭이 메모리로부터 데이터를 직접 독출하는 DMA(Direct Memory Access) 기능, 독출한 데이터가 FR을 설정하기 위한 데이터인지 판단하는 기능, 그리고, 독출한 데이터에 따라 FR을 자동 세팅하는 기능 등을 구비하여야 한다. 하지만, 현재 상용되고 있는 기능블럭들은 이러한 기능을 갖추지 않은 것이 대부분이므로 기존 기능블럭과의 호환성이 결여된다는 문제점이 있다. 또한, 이러한 기능을 구비한 기능블럭을 사용하게 되면 전체 제어 시스템의 제조비용이 증가하게 된다는 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 FR 세팅을 전담하는 세팅제어부를 구비하여 중앙처리부의 효율성을 높이는 제어시스템 및 그 방법을 제공함에 있다.
본 발명의 또다른 목적은 세팅제어를 위한 버스를 별도로 더 구비하여, 버스의 활용성을 높일 수 있는 제어시스템 및 그 방법을 제공함에 있다.
이상과 같은 목적을 달성하기 위한 본 발명의 일실시예에 따른 제어시스템은, 적어도 하나의 기능레지스터를 각각 구비한 복수개의 기능블럭, 상기 복수개의 기능블럭 각각의 기능레지스터 값을 설정하기 위한 세팅명령을 출력하는 중앙처리부, 및, 상기 중앙처리부로부터 상기 세팅명령이 수신되면, 상기 세팅명령에 따라 상기 복수개의 기능블럭 각각의 기능레지스터를 소정의 세팅 데이터로 세팅하는 세팅제어부를 포함한다.
바람직하게는, 상기 기능레지스터에 대한 세팅 데이터가 저장된 메모리, 및, 상기 중앙처리부, 상기 메모리, 및 상기 세팅제어부 간의 데이터 교환작업을 지원하는 제1버스를 더 포함할 수 있다.
보다 바람직하게는, 상기 세팅제어부는, 상기 기능레지스터의 주소 및 상기 기능레지스터 데이터로 구성된 CS(Command Set)를 저장하기 위한 CS 버퍼(Command Set buffer)를 포함한다.
한편, 상기 세팅명령은, 상기 세팅제어부의 ID, 상기 세팅제어부의 동작 모드를 지정하는 모드정보, 상기 CS 버퍼 내의 소정의 CS를 지정하는 인덱스 정보, 상기 CS의 길이 정보, 및, 상기 메모리로부터 CS를 로딩할 영역에 대한 주소정보 중 적어도 하나 이상을 포함할 수 있다.
이 경우, 상기 모드정보는, 상기 주소정보에 의해 지정된 메모리 영역으로부 터 CS를 독출하여 CS 버퍼에 저장하는 로딩 모드, 상기 CS 버퍼에 저장된 CS에 따라 상기 특수기능레지스터를 세팅하는 실행 모드, 상기 CS를 로딩한 후, 이에 따라 세팅하는 로딩 및 실행 모드, 및 상기 CS 버퍼 내에서 상기 인덱스에 의해 지정된 소정 CS를 삭제하는 클리어 모드 중 하나의 모드를 설정하는 정보가 될 수 있다.
한편, 상기 세팅제어부는, 상기 세팅명령 내의 상기 모드정보가 실행 모드로 설정되었다면, 상기 인덱스에 의해 지정된 CS에 따라 소정 기능 블럭의 기능레지스터를 세팅하게 된다.
본 발명의 또다른 제2실시예에 따르면, 상기 세팅제어부가 각 기능블럭으로 상기 기능레지스터 데이터를 전송하여 세팅할 수 있도록, 상기 세팅제어부 및 상기 복수개의 기능블럭을 상호 연결시키는 제2버스를 더 포함할 수 있다. 이 경우, 상기 제1버스 및 상기 제2버스를 상호 연결시키는 버스 인터페이스를 더 포함하는 것이 바람직하다.
본 발명의 또다른 제3실시예에 따르면, 상기 세팅제어부가 각 기능블럭으로 상기 기능레지스터 데이터를 전송하여 세팅할 수 있도록, 상기 세팅제어부 및 상기 복수개의 기능블럭을 상호 연결시키는 세팅 컨트롤 버스, 상기 제1버스와 연결된 버스 인터페이스, 및, 상기 복수개의 기능블럭 및 상기 버스 인터페이스를 상호 연결시키는 제2버스를 더 포함할 수 있다.
이하에서, 첨부된 도면을 참조하여 본 발명에 대하여 자세하게 설명한다.
도 2는 본 발명의 일실시예에 따른 제어시스템의 구성을 나타내는 모식도이다. 도 2에 따르면, 본 제어시스템은 버스(100), 중앙처리부(110), 메모리(120), 세팅제어부(130), 및 복수개의 기능블럭(141, 142, ..., l)을 포함한다.
버스(100)는 각 구성요소간의 데이터 전송통로로써의 역할을 한다.
중앙처리부(110)는 전체 시스템을 제어하는 역할을 한다. 중앙처리부(110)는 각 기능블럭(141, 142, ..., l)의 FR(Function Register)를 세팅하기 위한 세팅명령을 버스(100)를 통해 세팅제어부(130)로 전송한다.
세팅제어부(130)는 수신된 세팅명령을 확인하여 메모리(120)로부터 CS(command set)를 로드(load)하거나, 사전에 로드된 CS에 따라 각 기능블럭(141, 142, ..., l)의 FR을 세팅하게 된다. 한편, 세팅제어부(130)는 내부 CS 버퍼(Command Set buffer)를 구비하여, 메모리(120)로부터 로드된 CS를 저장하게 된다. CS는 FR 주소 및 그 주소에 대응되는 FR 데이터로 구성된다. 이에 따라, 중앙처리부(110)로부터 CS 버퍼에 저장된 CS에 따라 FR을 세팅하라는 세팅명령이 입력되면, 각 기능블럭(141, 142, ..., l)에 대해서 개별적으로 FR을 세팅하게 된다.
한편, DMA(Direct Memory Access)기능 및 FR 자동 세팅 기능을 구비한 기능블럭에 대해서는 세팅제어부(130)가 그 기능블럭을 제어하여 직접 메모리(120)로부터 FR 데이터를 추출한 후 세팅하도록 할수도 있다.
복수개의 기능블럭(141, 142, ..., l)은 소정의 데이터로 세팅된 FR을 이용하여 각각 네트워크 통신 기능, JPEG 압축기능 등과 같은 특수한 기능을 수행하게 된다.
도 3은 중앙처리부(110)로부터 세팅제어부(130)로 전송되는 세팅명령의 구성을 나타내는 모식도이다. 도 3에 따르면, 세팅명령은 ID, 모드(Mode) 정보, 인덱스 (Index), 데이터 길이(Length), 메모리 주소(Memory address)를 포함한다. ID는 세팅제어부(130)를 지정하기 위한 것이다. 세팅제어부(130)는 세팅명령의 ID가 자신의 ID(도 3에서는, FF90)와 일치하면 이를 수신한다.
모드 정보는 세팅제어부(130)의 모드를 지정하기 위한 것으로, 2 bits 신호인 00, 01, 10, 11로 표시될 수 있다. 모드 정보 00은 메모리(120)의 데이터를 독출하여 세팅제어부(130)내의 CS 버퍼에 저장하는 로딩 모드(loading mode), 01은 CS 버퍼에 저장된 CS에 따라 FR을 세팅하는 실행 모드(executing mode), 10은 데이터를 저장함과 동시에 FR 세팅하는 로딩 및 실행 모드, 그리고, 11은 CS 버퍼에 저장된 FR 데이터를 삭제하는 클리어(clear) 모드 등과 같이 지정할 수 있다.
인덱스는 각 CS 버퍼의 주소를 지정하는 인덱스 넘버를 의미한다. 인덱스에 의해 지정된 CS에 대해서 지정된 모드 종류에 따라 FR 데이터 기록 또는 FR 세팅 등의 동작을 수행하게 된다.
한편, 데이터 길이(Length)는 CS 버퍼 내의 하나의 CS의 길이를 지정하며, 메모리 주소(Memory address)는 CS 버퍼에 기록할 데이터를 추출하기 위한 메모리 영역을 지정하는 역할을 한다. 메모리 주소는 모드 정보가 00 또는 10일 경우, 즉, CS 버퍼에 데이터를 로딩하는 경우에만 사용되는 정보이다.
도 4는 세팅제어부(130) 내의 CS 버퍼의 구성 및 CS 버퍼에 기록된 하나의 CS(Command Set)의 구성을 나타내는 모식도이다. CS 버퍼에는 각 기능블럭의 FR 세팅을 위한 CS가 저장되며, 각 CS는 인덱스에 의해 구별된다. 세팅제어부(130)는 중앙처리부(110)로부터 실행모드로 설정된 세팅명령이 수신되면(즉, 모드 정보가 01 또는 10), 인덱스를 확인하여 특정 CS를 선택한다. 이 경우, 각 CS는 복수개의 FR 주소 및 이에 대응되는 FR 데이터로 구성되므로, 데이터 길이를 확인하여 실행할 CS의 길이를 선택한다. 이에 따라, 선택된 CS에 포함되는 FR 주소 및 FR 데이터를 해당 기능블럭에 전송하여 FR을 세팅하게 된다.
도 3과 같은 세팅명령이 전송된 경우를 예를 들어 구체적으로 설명하면, 인덱스가 1이므로 CS1을 실행하게 된다. CS1은 제2기능블럭의 FR0 내지 FRm 주소, 및, FR0 내지 FRm 데이터로 구성된다. 한편, 데이터 길이가 4이므로, 제2기능블럭의 FR0 내지 FR3을 FR0 데이터 내지 FR3 데이터에 따라서 세팅하게 된다.
한편, 도 3의 세팅 명령 중에서 모드 정보가 00인 경우를 가정하면, 로딩 모드이므로 지정된 메모리 주소(0x1000_0000)로부터 FR 주소 및 FR 데이터를 독출하여 지정된 CS에 기록하게 된다.
도 5는 본 발명의 제2실시예에 따른 제어시스템의 구성을 나타내는 모식도이다. 도 5에 따른 제어시스템은, 제1버스(210), 중앙처리부(220), 메모리(230), 세팅제어부(240), 제2버스(250), 버스인터페이스(bus interface : 260), 및, 복수개의 기능블럭(271, 272, ..., r)을 포함한다.
제1버스(210)는 중앙처리부(220), 메모리(230), 세팅제어부(240) 간의 데이터 전송통로로써의 역할을 한다. 중앙처리부(220)는 제1버스(210)를 통해 세팅제어부(240)로 세팅명령을 전송하며, 세팅제어부(240)는 제1버스(210)를 통해 메모리(230)로부터 CS를 로딩하여 CS 버퍼에 저장하게 된다. 제1버스(210) 및 제2버스(250)는 버스인터페이스(260)를 통해 상호 연결된다.
한편, 세팅제어부(240)는 별도의 제2버스(250)를 이용하여 각 기능블럭(271, 272, ..., r)의 FR을 세팅하게 된다. 즉, 세팅제어부(240)는 중앙처리부(220)로부터 특정 CS를 실행하라는 세팅명령이 입력되면, CS 버퍼에 기록된 FR 주소 및 FR 데이터를 제2버퍼(250)를 통해 해당 기능블럭에 전송하여 세팅한다. 본 실시예에 따르면, FR 세팅을 위한 제2버스(250)를 별도로 더 구비함으로써 버스 사용 효율을 높일 수 있다. 중앙처리부(220)에서 전송하는 세팅명령 및 CS 버퍼의 구조 등은 상술한 바와 같으므로 더이상의 설명은 생략한다.
도 6은 본 발명의 제3실시예에 따른 제어 시스템의 구성을 나타내는 모식도이다. 도 6에 따른 제어시스템은, 제1버스(310), 중앙처리부(320), 메모리(330), 세팅제어부(340), 세팅컨트롤버스(350), 제2버스(360), 버스 인터페이스(370), 및, 복수개의 기능블럭(371, 372, ..., s)을 포함한다.
중앙처리부(320)는 도 3에 도시된 바와 같은 구조의 세팅명령을 제1버스(310)를 통해 세팅제어부(340)로 전송한다. 이에 따라, 세팅제어부(340)는 지정된 CS를 로딩하거나, 세팅작업을 실행하게 된다. 이 경우, 세팅제어부(340)는 세팅컨트롤버스(350)를 이용하여 각 기능블럭(381, 382, ..., s)으로 FR데이터 등을 전송함으로써, FR을 세팅하게 된다. 세팅컨트롤버스(350)는 세팅작업을 위해 별도로 준비된 버스로써, 제1버스(310)를 효율적으로 이용하기 위한 것이다.
한편, 각 기능블럭(371, 372, ..., s) 및 메모리(330) 간의 연결을 위해 별도로 제2버스(360) 및 버스 인터페이스(370)를 더 구비할 수도 있다. 이에 따라, 제1버스(310) 내에서의 전송지연 등을 방지할 수 있다. 세팅컨트롤버스(350)를 더 구비한다는 점을 제외하면, 도 6의 실시예도 상술한 실시예들과 동일한 방식으로 기능레지스터를 세팅하므로, 세팅방법에 대한 더 이상의 설명은 생략한다.
한편, 상술한 실시예 들에서 사용되는 버스는 일반적인 제어시스템에서 사용되는 AMBA AHB(Advanced Microcontroller Bus Architecture Advanced High- performance Bus), PCI(Peripheral Component Interconnect) 등이 될 수 있다.
도 7은 이러한 본 발명의 실시예에서 사용되는 세팅제어부(130, 240, 340)에서 각 기능블럭의 세팅을 제어하는 방법을 설명하기 위한 흐름도이다. 도 7에 따르면, 세팅제어부(130, 240, 340)는 중앙처리부(110, 220, 320)로부터 세팅명령이 수신되면(S710), 세팅명령 내의 모드정보를 확인하여 CS를 로딩할 것인지를 판단한다(S720).
이에 따라, CS를 로딩할 것으로 판단되면, 세팅명령 내에서 지정한 메모리주소로부터 CS를 독출한 후, 세팅명령 내에서 지정한 CS 인덱스에 따라 CS 버퍼내에 저장하는 로딩작업을 수행한다.
한편, 세팅명령 내의 모드정보가 세팅을 실행하라는 실행모드인 것으로 판단되면(S740), 인덱스에 의해 지정된 CS를 각 기능블럭에 전송하여 FR을 세팅하게 된다. 이상과 같이, 세팅제어부(130, 240, 340)가 각 기능블럭의 FR 세팅작업을 전담하게 되므로, 중앙처리부(110, 220, 320)의 연산부담이 경감될 수 있다.
이러한 세팅방법은, 각 기능블럭 내에서 특정한 기능을 하기 위해 확보되는 특수기능레지스터(Special Function Register : SFR)에 특정 데이터를 세팅하는 경우에도 그대로 사용될 수 있다.
이상 설명한 바와 같이, 본 발명에 따르면 제어시스템에 포함된 기능블럭 전부가 DMA 기능, 레지스터 자동세팅기능 등을 구비하지 않은 경우라도, 세팅제어부를 이용하여 각 기능블럭의 기능레지스터를 세팅하는 작업을 전담하도록 함으로써 중앙처리부를 효율적으로 사용할 수 있게 된다. 또한, 기능레지스터 세팅을 위한 버스를 추가로 구비함으로써 버스 사용효율도 높일 수 있다.
또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.

Claims (9)

  1. 전자기기를 제어하기 위한 제어시스템에 있어서,
    적어도 하나의 기능레지스터를 각각 구비하며, 상기 기능레지스터에 저장된 저장값을 이용하여 소정 기능을 각각 수행하는 복수개의 기능블럭;
    상기 복수개의 기능블럭 각각의 기능레지스터 값을 설정하기 위한 세팅명령을 출력하는 중앙처리부; 및
    상기 중앙처리부로부터 상기 세팅명령이 수신되면, 상기 세팅명령에 따라 상기 복수개의 기능블럭 각각에 구비된 기능레지스터의 저장값을 기 설정된 세팅 데이터로 세팅하는 세팅제어부;를 포함하는 것을 특징으로 하는 제어시스템.
  2. 제1항에 있어서,
    상기 기능레지스터에 대한 세팅 데이터가 저장된 메모리; 및
    상기 중앙처리부, 상기 메모리, 및 상기 세팅제어부 간의 데이터 교환작업을 지원하는 제1버스;를 더 포함하는 것을 특징으로 하는 제어시스템.
  3. 제2항에 있어서,
    상기 세팅제어부는,
    상기 기능레지스터의 주소 및 상기 기능레지스터 데이터로 구성된 CS(Command Set)를 저장하기 위한 CS 버퍼(Command Set buffer);를 포함하는 것을 특징으로 하는 제어시스템.
  4. 제3항에 있어서,
    상기 세팅명령은,
    상기 세팅제어부의 ID, 상기 세팅제어부의 동작 모드를 지정하는 모드정보, 상기 CS 버퍼 내의 소정의 CS를 지정하는 인덱스 정보, 상기 CS의 길이 정보, 및, 상기 메모리로부터 CS를 로딩할 영역에 대한 주소정보 중 적어도 하나 이상을 포함하는 것을 특징으로 하는 제어시스템.
  5. 제4항에 있어서,
    상기 모드정보는,
    상기 주소정보에 의해 지정된 메모리 영역으로부터 CS를 독출하여 CS 버퍼에 저장하는 로딩 모드, 상기 CS 버퍼에 저장된 CS에 따라 상기 특수기능레지스터를 세팅하는 실행 모드, 상기 CS를 로딩한 후, 이에 따라 세팅하는 로딩 및 실행 모드, 및 상기 CS 버퍼 내에서 상기 인덱스에 의해 지정된 소정 CS를 삭제하는 클리어 모드 중 하나의 모드를 설정하는 정보인 것을 특징으로 하는 제어시스템.
  6. 제5항에 있어서,
    상기 세팅제어부는,
    상기 세팅명령 내의 상기 모드정보가 실행 모드로 설정되었다면, 상기 인덱스에 의해 지정된 CS에 따라, 소정 기능 블럭의 기능레지스터를 세팅하는 것을 특징으로 하는 제어시스템.
  7. 제2항에 있어서,
    상기 세팅제어부가 각 기능블럭으로 상기 기능레지스터 데이터를 전송하여 세팅할 수 있도록, 상기 세팅제어부 및 상기 복수개의 기능블럭을 상호 연결시키는 제2버스;를 더 포함하는 것을 특징으로 하는 제어시스템.
  8. 제7항에 있어서,
    상기 제1버스 및 상기 제2버스를 상호 연결시키는 버스 인터페이스;를 더 포함하는 것을 특징으로 하는 제어시스템.
  9. 제2항에 있어서,
    상기 세팅제어부가 각 기능블럭으로 상기 기능레지스터 데이터를 전송하여 세팅할 수 있도록, 상기 세팅제어부 및 상기 복수개의 기능블럭을 상호 연결시키는 세팅 컨트롤 버스;
    상기 제1버스와 연결된 버스 인터페이스; 및
    상기 복수개의 기능블럭 및 상기 버스 인터페이스를 상호 연결시키는 제2버스;를 더 포함하는 것을 특징으로 하는 제어시스템.
KR1020040064308A 2004-08-16 2004-08-16 복수개의 기능블럭을 제어하는 제어시스템 KR100615694B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040064308A KR100615694B1 (ko) 2004-08-16 2004-08-16 복수개의 기능블럭을 제어하는 제어시스템
US11/201,114 US20060036779A1 (en) 2004-08-16 2005-08-11 Method and control system for controlling a plurality of function blocks

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040064308A KR100615694B1 (ko) 2004-08-16 2004-08-16 복수개의 기능블럭을 제어하는 제어시스템

Publications (2)

Publication Number Publication Date
KR20060015917A KR20060015917A (ko) 2006-02-21
KR100615694B1 true KR100615694B1 (ko) 2006-08-25

Family

ID=35801328

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040064308A KR100615694B1 (ko) 2004-08-16 2004-08-16 복수개의 기능블럭을 제어하는 제어시스템

Country Status (2)

Country Link
US (1) US20060036779A1 (ko)
KR (1) KR100615694B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150010135A (ko) * 2013-07-18 2015-01-28 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 메모리 시스템
US10210350B2 (en) 2015-08-10 2019-02-19 Samsung Electronics Co., Ltd. Electronic device against side channel attacks
CN111679785A (zh) * 2019-03-11 2020-09-18 三星电子株式会社 用于处理操作的存储器装置及其操作方法、数据处理***

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002342259A (ja) * 2001-05-21 2002-11-29 Hitachi Ltd Dmaコントローラおよびdmaコントローラ自動生成装置
KR100462177B1 (ko) * 2002-08-26 2004-12-17 삼성전자주식회사 주변 장치의 동작 상태를 실시간으로 백업할 수 있는엠베디드 컨트롤러
KR100487539B1 (ko) * 2002-09-02 2005-05-03 삼성전자주식회사 직렬 에이티에이 케이블과 연결되는 불휘발성 반도체메모리 장치
JP4241625B2 (ja) * 2003-03-31 2009-03-18 富士通マイクロエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
KR20060015917A (ko) 2006-02-21
US20060036779A1 (en) 2006-02-16

Similar Documents

Publication Publication Date Title
US6954806B2 (en) Data transfer apparatus and method
US8266371B2 (en) Non-volatile storage device, host device, non-volatile storage system, data recording method, and program
US20080109627A1 (en) Nonvolatile Memory Device And Method For Accessing Nonvolatile Memory Device
CN102918515B (zh) 将数据存储在存储器控制器中的多个缓冲器的任何中
CN112631969B (zh) 一种基于pcie接口的虚拟多通道数据传输方法和***
CN111782154A (zh) 数据搬移方法、装置及***
KR101459200B1 (ko) 전송 제어장치, 메모리 제어장치, 및 상기 전송 제어장치를 구비한 plc
KR100615694B1 (ko) 복수개의 기능블럭을 제어하는 제어시스템
CN101939733A (zh) 外部设备存取装置、其控制方法及***大规模集成电路
CN106980513A (zh) 一种双引导文件的切换方法及装置
CN112764673B (zh) 高光谱线阵数据存储速率优化方法、装置和存储介质
US20050135402A1 (en) Data transfer apparatus
CN112445412B (zh) 一种数据存储方法及装置
JP3698959B2 (ja) 情報処理装置
JPH11232213A (ja) 入出力装置におけるデータ転送方式
KR100950356B1 (ko) 다중 코히런시 단위들을 지원하는 데이터 전송 유닛
CN113032300A (zh) 数据的传输控制方法
CN107807888B (zh) 一种用于soc架构的数据预取***及其方法
JP4723334B2 (ja) Dma転送システム
CN101303676A (zh) 具直接存储器存取的电子***及其方法
CN106057226B (zh) 双端口存储***的存取控制方法
CN111045961A (zh) 数据处理方法及使用所述方法的存储控制器
CN117008843B (zh) 控制页链表构建装置和电子设备
CN113032301B (zh) 存储控制器及其片上***以及电子设备
CN100371916C (zh) Scsi磁盘记录装置与方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee