JPH0426914Y2 - - Google Patents
Info
- Publication number
- JPH0426914Y2 JPH0426914Y2 JP5088685U JP5088685U JPH0426914Y2 JP H0426914 Y2 JPH0426914 Y2 JP H0426914Y2 JP 5088685 U JP5088685 U JP 5088685U JP 5088685 U JP5088685 U JP 5088685U JP H0426914 Y2 JPH0426914 Y2 JP H0426914Y2
- Authority
- JP
- Japan
- Prior art keywords
- microcomputers
- microcomputer
- reference pulse
- runaway detection
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 33
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 101100194362 Schizosaccharomyces pombe (strain 972 / ATCC 24843) res1 gene Proteins 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
この考案は、複数のマイクロコンピユータを用
いてシステム制御を行なうデジタル制御装置にお
けるマイクロコンピユータの暴走検知システムに
関する。
いてシステム制御を行なうデジタル制御装置にお
けるマイクロコンピユータの暴走検知システムに
関する。
従来のこの種の暴走検知システムとしては、例
えば第3図に示すようなものがある。これは複数
のマイクロコンピユータ1,2,3に対して専用
の暴走検知回路4,5,6を夫々設けたものであ
り、上記マイクロコンピユータ1,2,3はプロ
グラムにより一定のパルス信号S1,S2,S3を暴走
検知回路4,5,6に送り、また暴走検知回路
4,5,6は、上記パルス信号S1,S2,S3の周期
を夫々監視し、これによりマイクロコンピユータ
の暴走でパルス信号S1,S2,S3の手記が乱れたと
きに、リセツト信号R1,R2,R3をマイクロコン
ピユータ1,2,3に送る暴走検知システムであ
る。
えば第3図に示すようなものがある。これは複数
のマイクロコンピユータ1,2,3に対して専用
の暴走検知回路4,5,6を夫々設けたものであ
り、上記マイクロコンピユータ1,2,3はプロ
グラムにより一定のパルス信号S1,S2,S3を暴走
検知回路4,5,6に送り、また暴走検知回路
4,5,6は、上記パルス信号S1,S2,S3の周期
を夫々監視し、これによりマイクロコンピユータ
の暴走でパルス信号S1,S2,S3の手記が乱れたと
きに、リセツト信号R1,R2,R3をマイクロコン
ピユータ1,2,3に送る暴走検知システムであ
る。
しかしながら、このような従来の暴走検知シス
テムにあつては、1つのマイクロコンピユータが
夫々1つの暴走検知回路を持つているため、マイ
クロコンピユータの数が増すごとに、暴走検知回
路の数も増すため、部品点数が増大してコストが
上がる。また、リセツト信号が共通でないため、
マイクロコンピユータシステム全体の動作が不安
定となるという問題点があつた。
テムにあつては、1つのマイクロコンピユータが
夫々1つの暴走検知回路を持つているため、マイ
クロコンピユータの数が増すごとに、暴走検知回
路の数も増すため、部品点数が増大してコストが
上がる。また、リセツト信号が共通でないため、
マイクロコンピユータシステム全体の動作が不安
定となるという問題点があつた。
この考案は、このような従来の問題点に着目し
てなされたもので、暴走検知システムの信頼性の
向上が図れると共に、監視されるべき複数のマイ
クロコンピユータに対する暴走検知回路の個数が
1つで済む構成とし、しかもマイクロコンピユー
タシステム全体の動作が安定するマイクロコンピ
ユータの暴走検知システムを提供することを目的
とするものである。
てなされたもので、暴走検知システムの信頼性の
向上が図れると共に、監視されるべき複数のマイ
クロコンピユータに対する暴走検知回路の個数が
1つで済む構成とし、しかもマイクロコンピユー
タシステム全体の動作が安定するマイクロコンピ
ユータの暴走検知システムを提供することを目的
とするものである。
そこで、この考案にかかるマイクロコンピユー
タの暴走検知システムは、複数のマイクロコンピ
ユータにより、夫々のマイクロコンピユータに基
準パルス発生回路から共通に入力される基準パル
ス信号に基づいて互に同一周期のパルス信号をプ
ログラムで作り出すと共に、上記複数のマイクロ
コンピユータから夫々出力されるパルス信号と上
記基準パルス発生回路から出力される基準パルス
信号との各周期が互に同一か否かを単一の暴走検
知回路で検出し、これにより各マイクロコンピユ
ータのプログラムをリセツトするか又は暴走警報
を行なう構成としたものである。
タの暴走検知システムは、複数のマイクロコンピ
ユータにより、夫々のマイクロコンピユータに基
準パルス発生回路から共通に入力される基準パル
ス信号に基づいて互に同一周期のパルス信号をプ
ログラムで作り出すと共に、上記複数のマイクロ
コンピユータから夫々出力されるパルス信号と上
記基準パルス発生回路から出力される基準パルス
信号との各周期が互に同一か否かを単一の暴走検
知回路で検出し、これにより各マイクロコンピユ
ータのプログラムをリセツトするか又は暴走警報
を行なう構成としたものである。
この考案によるマイクロコンピユータの暴走検
知システムによれば、基準パルス信号の周期と、
その基準パルス信号に基づいて互に同一周期のパ
ルス信号を出力するようにプログラムされた複数
のマイクロコンピユータからのパルス信号の周期
とが同一か否かを検出し、各周期が互に同一でな
くなつたことを検出したとき、上記各々マイクロ
コンピユータにリセツト信号を供給するか又は暴
走警報を行なう。
知システムによれば、基準パルス信号の周期と、
その基準パルス信号に基づいて互に同一周期のパ
ルス信号を出力するようにプログラムされた複数
のマイクロコンピユータからのパルス信号の周期
とが同一か否かを検出し、各周期が互に同一でな
くなつたことを検出したとき、上記各々マイクロ
コンピユータにリセツト信号を供給するか又は暴
走警報を行なう。
以下、この考案を図面に基づいて説明する。第
1図は、この考案の一実施例を示す図である。ま
ず構成を説明すると、11,12は所定のシステ
ム制御を行なう第1及び第2のマイクロコンピユ
ータcpu1,cpu2,13は基準パルス発生回路で、
この基準パルス発生回路13は基準パルスを発生
する第3のマイクロコンピユータcpu314、該基
準パルス信号の発生を監視する第3のマイクロコ
ンピユータ用暴走検知回路15及びノア回路16
よりなる。17は暴走検知回路で、暴走検知回路
17はイクスクルーシブオア機能のゲート回路1
8、フイルタ回路19、インバータ(リセツトパ
ルス発生回路20よりなる。更に、このゲート回
路18は前記第1乃至第3のマイクロコンピユー
タ11,12,14からのパルス信号c,b,a
を入力するナンド回路181、オア回路182及
びこれら両回路181,182の出力を入力する
ナンド回路183よりなる。
1図は、この考案の一実施例を示す図である。ま
ず構成を説明すると、11,12は所定のシステ
ム制御を行なう第1及び第2のマイクロコンピユ
ータcpu1,cpu2,13は基準パルス発生回路で、
この基準パルス発生回路13は基準パルスを発生
する第3のマイクロコンピユータcpu314、該基
準パルス信号の発生を監視する第3のマイクロコ
ンピユータ用暴走検知回路15及びノア回路16
よりなる。17は暴走検知回路で、暴走検知回路
17はイクスクルーシブオア機能のゲート回路1
8、フイルタ回路19、インバータ(リセツトパ
ルス発生回路20よりなる。更に、このゲート回
路18は前記第1乃至第3のマイクロコンピユー
タ11,12,14からのパルス信号c,b,a
を入力するナンド回路181、オア回路182及
びこれら両回路181,182の出力を入力する
ナンド回路183よりなる。
次に、この実施例の動作を第2図に示したタイ
ミングチヤートも参照にして説明する。基準パル
ス発生回路13の第3のマイクロコンピユータ1
4の出力ポートから基準パルス信号aが発せられ
ると、第1及び第2のマイクロコンピユータ1
1,12は正常であるとその各出力ポートから互
に同期したパルス信号c,bを出力し、この2つ
のパルス信号c,bは基準パルス信号aと共にゲ
ート回路18に入力される。
ミングチヤートも参照にして説明する。基準パル
ス発生回路13の第3のマイクロコンピユータ1
4の出力ポートから基準パルス信号aが発せられ
ると、第1及び第2のマイクロコンピユータ1
1,12は正常であるとその各出力ポートから互
に同期したパルス信号c,bを出力し、この2つ
のパルス信号c,bは基準パルス信号aと共にゲ
ート回路18に入力される。
このゲート回路18は3つのパルス信号a,
b,cの不一致を検出してその不一致期間ローレ
ベル信号を出力するものであるが、2つのパルス
信号c,bが基準パルス信号aに対して信号の受
け渡しにかかる時間分の延れがあるため、第1及
び第2のマイクロコンピユータ11,12の正常
時においても、ゲート回路18からスパイク状の
ローレベル信号が出力される(第2図f参照)。
このスパイク状のローレベル信号はフイルタ回路
19で積分されることにより除去され、そのため
フイルタ回路19の出力電圧は若干降下するだけ
で略ハイレベルに保たれることになる。従つて、
インバータ20の出力レベルはローレベルのまま
であり、リセツト信号RES1hは発せられない。
b,cの不一致を検出してその不一致期間ローレ
ベル信号を出力するものであるが、2つのパルス
信号c,bが基準パルス信号aに対して信号の受
け渡しにかかる時間分の延れがあるため、第1及
び第2のマイクロコンピユータ11,12の正常
時においても、ゲート回路18からスパイク状の
ローレベル信号が出力される(第2図f参照)。
このスパイク状のローレベル信号はフイルタ回路
19で積分されることにより除去され、そのため
フイルタ回路19の出力電圧は若干降下するだけ
で略ハイレベルに保たれることになる。従つて、
インバータ20の出力レベルはローレベルのまま
であり、リセツト信号RES1hは発せられない。
しかし、1つのマイクロコンピユータ例えば第
2のマイクロコンピユータ12が暴走してそのパ
ルス信号6が他のパルス信号cと同期しなくなる
と、ゲート回路18の出力レベルは一致しなくな
つた分だけローレベルとなり、フイルタ回路19
の出力電圧が予め設定されたインバータ20のし
きい値より低くなると、このインバータ20から
のリセツト信号RES1がノア回路16によつて反
転され、その反転されたリセツト信号RESが複
数のマイクロコンピユータ11,12,14の
夫々に供給されそれらがリセツトされる。
2のマイクロコンピユータ12が暴走してそのパ
ルス信号6が他のパルス信号cと同期しなくなる
と、ゲート回路18の出力レベルは一致しなくな
つた分だけローレベルとなり、フイルタ回路19
の出力電圧が予め設定されたインバータ20のし
きい値より低くなると、このインバータ20から
のリセツト信号RES1がノア回路16によつて反
転され、その反転されたリセツト信号RESが複
数のマイクロコンピユータ11,12,14の
夫々に供給されそれらがリセツトされる。
マイクロコンピユータ11,12,14はリセ
ツトをかけられると、夫々の各入出力はハイ・イ
ンピーダンスとなりプルアツプ抵抗184により
夫々のパルス信号a,b,cはハイレベルとな
り、ナンド回路181の出力はローレベル、オア
回路182の出力はハイレベルとなる。
ツトをかけられると、夫々の各入出力はハイ・イ
ンピーダンスとなりプルアツプ抵抗184により
夫々のパルス信号a,b,cはハイレベルとな
り、ナンド回路181の出力はローレベル、オア
回路182の出力はハイレベルとなる。
その結果、ナンド回路183の出力はハイレベ
ルとなりリセツト解除がなされる。なお、ここで
は、マイクロコンピユータ12の暴走について触
れたがいずれのマイクロコンピユータ11又は1
2の暴走に対しても同じである。
ルとなりリセツト解除がなされる。なお、ここで
は、マイクロコンピユータ12の暴走について触
れたがいずれのマイクロコンピユータ11又は1
2の暴走に対しても同じである。
また、第3のマイクロコンピユータ14が暴走
した場合、第3のマイクロコンピユータ用暴走検
知回路15が第3のマイクロコンピユータ14の
暴走即ち基準パルス信号aの発生停止を検出し、
ノア回路16から第1乃至第3のマイクロコンピ
ユータ11,12,14にリセツトをかけるもの
である。
した場合、第3のマイクロコンピユータ用暴走検
知回路15が第3のマイクロコンピユータ14の
暴走即ち基準パルス信号aの発生停止を検出し、
ノア回路16から第1乃至第3のマイクロコンピ
ユータ11,12,14にリセツトをかけるもの
である。
なお、第3のマイクロコンピユータ14の基準
パルス信号aを暴走検知回路17に入力させてい
るのは、第1図のX点の断線を検出するためであ
る。
パルス信号aを暴走検知回路17に入力させてい
るのは、第1図のX点の断線を検出するためであ
る。
また、暴走検知回路17のゲート回路18を単
一のイクスクルーシブオア回路で置き換えてもよ
いことは勿論のことである。
一のイクスクルーシブオア回路で置き換えてもよ
いことは勿論のことである。
以上説明してきたように、この考案によれば、
複数のマイクロコンピユータ11,12を使用し
た場合にもその暴走を1つの暴走検知回路17で
検出することが可能であり、また、各マイクロコ
ンピユータ11,12から発せられるパルス信号
c,bの同期ずれを検出しているので、いずれの
マイクロコンピユータ11,12が暴走した場合
にも敏速な検出が可能である。
複数のマイクロコンピユータ11,12を使用し
た場合にもその暴走を1つの暴走検知回路17で
検出することが可能であり、また、各マイクロコ
ンピユータ11,12から発せられるパルス信号
c,bの同期ずれを検出しているので、いずれの
マイクロコンピユータ11,12が暴走した場合
にも敏速な検出が可能である。
また、基準パルス信号発生回路13からの基準
パルス信号aを暴走検知回路17に入力させてい
るので、第1図X点における断線も検知すること
ができ暴走検知システム全体の信頼性が向上して
いる。
パルス信号aを暴走検知回路17に入力させてい
るので、第1図X点における断線も検知すること
ができ暴走検知システム全体の信頼性が向上して
いる。
更に、実施例の如く第3のマイクロコンピユー
タ用暴走検知回路15からのリセツト信号を第1
及び第2のマイクロコンピユータ11,12にも
入力することにより、複数のマイクロコンピユー
タ11,12,14からなるマイクロコンピユー
タシステムの同時関係が確実となつている。
タ用暴走検知回路15からのリセツト信号を第1
及び第2のマイクロコンピユータ11,12にも
入力することにより、複数のマイクロコンピユー
タ11,12,14からなるマイクロコンピユー
タシステムの同時関係が確実となつている。
第1図はこの考案の一実施例の回路図、第2図
はそのタイミングチヤートを示す図、第3図は従
来列の回路図である。 11,12……マイクロコンピユータ、13…
…基準パルス信号発生回路、14……他のマイク
ロコンピユータ、15……他のマイクロコンピユ
ータ用暴走検知回路、17……暴走検知回路、1
8……ゲート回路、19……フイルタ回路、20
……インバータ。
はそのタイミングチヤートを示す図、第3図は従
来列の回路図である。 11,12……マイクロコンピユータ、13…
…基準パルス信号発生回路、14……他のマイク
ロコンピユータ、15……他のマイクロコンピユ
ータ用暴走検知回路、17……暴走検知回路、1
8……ゲート回路、19……フイルタ回路、20
……インバータ。
Claims (1)
- 【実用新案登録請求の範囲】 (1) プログラムに従つて所定のシステム制御を行
なう複数のマイクロコンピユータ11,12を
備え、該複数のマイクロコンピユータ11,1
2は、夫々プログラムが正常に動作し得る状態
にあるときに、その外部に設けられた基準パル
ス発生回路13から供給される基準パルス信号
aに基づいて、互に同一周期のパルス信号c,
bを夫々所定の出力ポートから出力するプログ
ラムを有し、更に、前記複数のマイクロコンピ
ユータ11,12の各出力ポートから出力され
る複数のパルス信号c,bと前記基準パルス発
生回路13から出力される基準パルス信号aと
を入力し、該複数のパルス信号c,b及び基準
パルス信号aの各周期が互に同一か否かを検出
する暴走検知回路17を備えたことを特徴とす
るマイクロコンピユータの暴走検知システム。 (2) 前記暴走検知回路17は、前記複数のマイク
ロコンピユータ11,12の各出力ポートから
夫々出力される複数のパルス信号c,bと前記
基準パルス発生回路13から出力される基準パ
ルス信号aとの各周期が互に同一でなくなつた
ことを検出したときに、前記複数のマイクロコ
ンピユータ11,12の各プログラムをリセツ
トせしめるリセツト信号hを発生するか、又は
警報を発生する回路であることを特徴とする実
用新案登録請求の範囲第1項記載のマイクロコ
ンピユータの暴走検知システム。 (3) 前記基準パルス発生回路13は、自己のプロ
グラム暴走に対するフエイルセイフリセツト機
能を備え、かつ前記複数のマイクロコンピユー
タ11,12と共にそのプログラムに従つて所
定のシステム制御を行なう他のマイクロコンピ
ユータ14からなることを特徴とする実用新案
登録請求の範囲第1項記載のマイクロコンピユ
ータの暴走検知システム。 (4) 前記複数のマイクロコンピユータ11,12
は、前記他のマイクロコンピユータ14のフエ
イルセイフリセツト機能によるリセツト信号を
受けて、夫々のプログラムがリセツトされるこ
とを特徴とする実用新案登録請求の範囲第3項
記載のマイクロコンピユータの暴走検知システ
ム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5088685U JPH0426914Y2 (ja) | 1985-04-05 | 1985-04-05 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5088685U JPH0426914Y2 (ja) | 1985-04-05 | 1985-04-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61168434U JPS61168434U (ja) | 1986-10-18 |
JPH0426914Y2 true JPH0426914Y2 (ja) | 1992-06-29 |
Family
ID=30569438
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5088685U Expired JPH0426914Y2 (ja) | 1985-04-05 | 1985-04-05 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0426914Y2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6224545B2 (ja) * | 2014-08-05 | 2017-11-01 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
-
1985
- 1985-04-05 JP JP5088685U patent/JPH0426914Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS61168434U (ja) | 1986-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0351002B2 (ja) | ||
JP2533192B2 (ja) | マルチプロセッサシステムにおけるパワ―オンリセット回路 | |
JPH0426914Y2 (ja) | ||
JPH064301A (ja) | 時分割割込制御方式 | |
JP2600969Y2 (ja) | 中央処理装置のリセット回路 | |
JPS6327930A (ja) | 割込制御回路 | |
JPS63224446A (ja) | 通信システム | |
JPH0426915Y2 (ja) | ||
JPH0418044Y2 (ja) | ||
JP3006330B2 (ja) | データ処理装置のクロック衝突検知回路 | |
JPH0273451A (ja) | 制御装置 | |
JP2592525B2 (ja) | 共通バスシステムの異常検出回路 | |
JP2774595B2 (ja) | Cpuシステムの動作監視装置 | |
JP2725680B2 (ja) | バス異常検出回路 | |
JPH04123145A (ja) | マイクロコンピュータ | |
JPH0726762Y2 (ja) | バス不一致発生回路 | |
JPH0679298B2 (ja) | マルチドロツプ・シリアルバス用伝送ユニツトの異常監視回路 | |
JPS6051965A (ja) | バス制御方式 | |
JPS63168757A (ja) | バスエラ−検出方式 | |
JPS61134846A (ja) | 電子計算機システム | |
JPS6128146B2 (ja) | ||
JPH02143340A (ja) | 電子回路の異常監視方法 | |
JP2939666B2 (ja) | バス障害判定方式 | |
JPH0588926A (ja) | 監視制御系の自動切替回路 | |
JPH01175064A (ja) | バスエラー検出回路 |