JPS6051965A - バス制御方式 - Google Patents
バス制御方式Info
- Publication number
- JPS6051965A JPS6051965A JP15774183A JP15774183A JPS6051965A JP S6051965 A JPS6051965 A JP S6051965A JP 15774183 A JP15774183 A JP 15774183A JP 15774183 A JP15774183 A JP 15774183A JP S6051965 A JPS6051965 A JP S6051965A
- Authority
- JP
- Japan
- Prior art keywords
- request
- path
- signal
- conflict
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、1本のパスに接続された複数の装置にパスの
制御権を対等に寿えるよ5[したパス制御方式に関する
。
制御権を対等に寿えるよ5[したパス制御方式に関する
。
第1図は従来この種のパス制御方式の一例を示した図で
ある。装置1〜4が接続される共通パス5はノ々スマス
タ6によシその使用管理が制御されている。通常は・量
スマスタ6がパス5の制御権を持っておル、例えば装置
1がパス5を使用する場合は、パスマスタ6に対し制御
権の要求を出し、パスマスタ6から装置1が制御権を受
け取った後、装置1がパス5を使用し、その後再びパス
マスタ6に装置1の制御権を返すパス制御方式を採って
いた。
ある。装置1〜4が接続される共通パス5はノ々スマス
タ6によシその使用管理が制御されている。通常は・量
スマスタ6がパス5の制御権を持っておル、例えば装置
1がパス5を使用する場合は、パスマスタ6に対し制御
権の要求を出し、パスマスタ6から装置1が制御権を受
け取った後、装置1がパス5を使用し、その後再びパス
マスタ6に装置1の制御権を返すパス制御方式を採って
いた。
しかし、上記のような従来のパス制御方式を採る時、パ
スに接続されている複数の装置毎に電源のオンオフを行
なうシステムでは、バスマスタ6のみが電源を落とすこ
とができず、パスマスタ6がシステムネックになるとい
う問題点があった。
スに接続されている複数の装置毎に電源のオンオフを行
なうシステムでは、バスマスタ6のみが電源を落とすこ
とができず、パスマスタ6がシステムネックになるとい
う問題点があった。
本発明の目的は、上記の問題点に鑑み、パスマスタなし
でパスに接続される複数の装置に対等にノ4スの制御権
を与えることができるバス制御方式を提供することにあ
る。
でパスに接続される複数の装置に対等にノ4スの制御権
を与えることができるバス制御方式を提供することにあ
る。
本発明は、パスに接続される複数の装置にパスの制御権
を対等に与えるパス制御方式において、各装置共通にリ
クエストラインを設けると共に、前記各装置に、リクエ
スト発生時に自身のアドレスを前記リクエストラインに
出力し、前記リクエストラインをアクティブにするリク
エスト信号発生手段と他の装置がリクエストを発生して
いるか否かを検出するリクエスト検出手段と、前記リク
エストライン上の(i号と自身のアドレスとを比較して
他装置との間でリクエストが競合しているかいないかを
検出する比較回路とを具備させ、前記リクエスト信号発
生手段からリクエスト信号を発生して所定時間後に前記
比較回路によシ他の装置との間でリクエストの競合があ
るかないかをチェックし、ないならばパスの使用を開始
し、他装置との間でリクエストの競合があった場合は、
当該装置は一旦リクエストを取シ消し、その後所定時間
後に上記動作を繰シ返す制御方式を採用することによつ
り、上記目的を達成するものである。
を対等に与えるパス制御方式において、各装置共通にリ
クエストラインを設けると共に、前記各装置に、リクエ
スト発生時に自身のアドレスを前記リクエストラインに
出力し、前記リクエストラインをアクティブにするリク
エスト信号発生手段と他の装置がリクエストを発生して
いるか否かを検出するリクエスト検出手段と、前記リク
エストライン上の(i号と自身のアドレスとを比較して
他装置との間でリクエストが競合しているかいないかを
検出する比較回路とを具備させ、前記リクエスト信号発
生手段からリクエスト信号を発生して所定時間後に前記
比較回路によシ他の装置との間でリクエストの競合があ
るかないかをチェックし、ないならばパスの使用を開始
し、他装置との間でリクエストの競合があった場合は、
当該装置は一旦リクエストを取シ消し、その後所定時間
後に上記動作を繰シ返す制御方式を採用することによつ
り、上記目的を達成するものである。
以下本発明の・ぐス制御方式の一実施例を図面に従って
説明する。第2図は本発明のパス制御方式を適用した装
置の一実施例を示したブロック図である。アドレススイ
ッチ1゜〜1.・によシ発生する信号はインバータ2゜
〜2sを介してリクエスト信号送出ケ゛−ト3゜〜3s
の一方に入力される。
説明する。第2図は本発明のパス制御方式を適用した装
置の一実施例を示したブロック図である。アドレススイ
ッチ1゜〜1.・によシ発生する信号はインバータ2゜
〜2sを介してリクエスト信号送出ケ゛−ト3゜〜3s
の一方に入力される。
これらゲート3゜〜3.の他方ににリクエスト信号4が
入力される。アドレススイッチ10〜13のインバータ
側端子には電圧VCCがシルアツノ抵抗5゜〜53を介
して印加されている。
入力される。アドレススイッチ10〜13のインバータ
側端子には電圧VCCがシルアツノ抵抗5゜〜53を介
して印加されている。
リクエスト信号送出ダート3゜〜3.カら出力されるリ
クエスト信号はそれぞれリクエストライン6゜〜68に
送出される。リクエストライン60〜.6s上の信号は
、リクエスト検出ダート7に取込まれると共に、自装置
のアドレスとリクエストライン60〜63上の信号とが
一致しているか否かを検出する比較回路8に取込まれて
いる。
クエスト信号はそれぞれリクエストライン6゜〜68に
送出される。リクエストライン60〜.6s上の信号は
、リクエスト検出ダート7に取込まれると共に、自装置
のアドレスとリクエストライン60〜63上の信号とが
一致しているか否かを検出する比較回路8に取込まれて
いる。
リクエスト検出ダート7はリクエストライン60〜6j
の信号が非アクテイブ状態であるか否か、即ち、装置
1〜4からのリクエストが発生しているか否かが検出さ
れる。また、この比較回路8には電圧VCCがシルアツ
ノ抵抗56〜53を介して印加されている。
の信号が非アクテイブ状態であるか否か、即ち、装置
1〜4からのリクエストが発生しているか否かが検出さ
れる。また、この比較回路8には電圧VCCがシルアツ
ノ抵抗56〜53を介して印加されている。
次に本実施例の動作について第3図、第4図に示したタ
イムチャートを参照しつつ説明する。パスを使用する必
要が生じた装置は、先ずリクエスト検出r−)7の出力
信号aを調べ、出力信号aがオール゛′1”であれば、
即ち他のいずれの装置もパスを使用していない状態であ
れば、リクエスト信号4をアクティブにする。すると、
リフニス5− ト信号送出ダート3゜〜3.が当該装置のアドレスに対
応したリクエスト信号” 0111 ”をリクエストラ
イン60〜6sに出力して、当該装置のアドレスに対応
したリクエストライン60〜68をアクティブとする。
イムチャートを参照しつつ説明する。パスを使用する必
要が生じた装置は、先ずリクエスト検出r−)7の出力
信号aを調べ、出力信号aがオール゛′1”であれば、
即ち他のいずれの装置もパスを使用していない状態であ
れば、リクエスト信号4をアクティブにする。すると、
リフニス5− ト信号送出ダート3゜〜3.が当該装置のアドレスに対
応したリクエスト信号” 0111 ”をリクエストラ
イン60〜6sに出力して、当該装置のアドレスに対応
したリクエストライン60〜68をアクティブとする。
この時、他の装置がリクエストライン60〜63にリク
エスト信号を出していなければ比較回路8の出力信号す
はアクティブとなる。当該装置はリクエストを出してか
らT1時間後に比較回路8の出力すをチェックし、これ
がアクティブのままであればパスの使用権が得られたと
してパスの使用を開始する。
エスト信号を出していなければ比較回路8の出力信号す
はアクティブとなる。当該装置はリクエストを出してか
らT1時間後に比較回路8の出力すをチェックし、これ
がアクティブのままであればパスの使用権が得られたと
してパスの使用を開始する。
また、リクエストライン60〜63に同時に複数の装置
からリクエストが出た場合は、当該装置がリクエストを
出してから71時間後に比較回路8の出力すをチェック
すると、第4図に示す如く非アクティブ(一致せず)状
態となっているため、この場合は当該装置はリクエスト
を取シ消し、第4図で示す如<Tz待時間 T2 =T
) X n )後に再び第3図で示した動作をパスの使
用権が取れる1で繰シ返す。
からリクエストが出た場合は、当該装置がリクエストを
出してから71時間後に比較回路8の出力すをチェック
すると、第4図に示す如く非アクティブ(一致せず)状
態となっているため、この場合は当該装置はリクエスト
を取シ消し、第4図で示す如<Tz待時間 T2 =T
) X n )後に再び第3図で示した動作をパスの使
用権が取れる1で繰シ返す。
6一
なおNT1時間は、・々スの長さと素子の遅延時間から
、どこの場所においても他装置とのリクエストの競合が
検出できるのに十分な時間を選択している。また、T!
待時間T1時間をn倍したものであり、nは零から最大
装置台数−1の範囲の乱数とするか、あるいは単に装置
アドレスとする。
、どこの場所においても他装置とのリクエストの競合が
検出できるのに十分な時間を選択している。また、T!
待時間T1時間をn倍したものであり、nは零から最大
装置台数−1の範囲の乱数とするか、あるいは単に装置
アドレスとする。
これは、他装置との間でリクエストの競合が発生した時
、当該装置のリクエストが再び他装置のリクエストと競
合してこれを繰シ返すことによシ、ロック状態に落ちい
ることを防止するために設定されている。
、当該装置のリクエストが再び他装置のリクエストと競
合してこれを繰シ返すことによシ、ロック状態に落ちい
ることを防止するために設定されている。
また、第2図で示した装置の構成はパスに接続される他
装置も全く同様であシ、同様の動作を行なうものとする
。
装置も全く同様であシ、同様の動作を行なうものとする
。
本実施例釦よれば、パスに接続される各装置は、パスを
使用する必要が生じた場合、先ずリフニス)検出デート
7により他装置がパスを使用していないことを確認した
後、リクエスト信号送出ゲートから自身のリクエスト信
号をリクエストライン6・0〜68に出力し、そのT1
時間後に比較回路8によって他装置との間でリクエスト
の競合があるかないかをチェックし、ない場合はパス使
用を開始し、ある場合は一旦リクエストを取シ消し、こ
の時点から12時間後に上記動作をパスの使用権が得ら
れるまで繰り返すことにより、パスに接続されたいずれ
の装置も対等にパスの使用権を得ることができる。また
、パスマスタが存在しないため、どの装置の電源をオン
オフしても他の装置の動作に影響を与えることがない。
使用する必要が生じた場合、先ずリフニス)検出デート
7により他装置がパスを使用していないことを確認した
後、リクエスト信号送出ゲートから自身のリクエスト信
号をリクエストライン6・0〜68に出力し、そのT1
時間後に比較回路8によって他装置との間でリクエスト
の競合があるかないかをチェックし、ない場合はパス使
用を開始し、ある場合は一旦リクエストを取シ消し、こ
の時点から12時間後に上記動作をパスの使用権が得ら
れるまで繰り返すことにより、パスに接続されたいずれ
の装置も対等にパスの使用権を得ることができる。また
、パスマスタが存在しないため、どの装置の電源をオン
オフしても他の装置の動作に影響を与えることがない。
以上記述した如く本発明のパス制御方式によれば、パス
ラインに接続される各装置において、パスを使用する必
要が生じると、他装置がパスを使用しているか否かを検
出し、使用していないならばリクエストを出し、その後
このリクエストが他装置と競合しているかどうかをチェ
ックし、競合していないならばパスの使用を開始し、競
合している場合は一旦リクエストを取シ下げてパスの使
用権が得られるまで、上記動作を繰シ返す制御を行なう
ことによシ、パスマスタなしでパスに接続される複数の
装置に対等にパスの制御権を与えることができる。
ラインに接続される各装置において、パスを使用する必
要が生じると、他装置がパスを使用しているか否かを検
出し、使用していないならばリクエストを出し、その後
このリクエストが他装置と競合しているかどうかをチェ
ックし、競合していないならばパスの使用を開始し、競
合している場合は一旦リクエストを取シ下げてパスの使
用権が得られるまで、上記動作を繰シ返す制御を行なう
ことによシ、パスマスタなしでパスに接続される複数の
装置に対等にパスの制御権を与えることができる。
第1図は従来のパス制御方式を示す図、第2図は本発明
のパス制御方式を適用したパスに接続される装置の一実
施例を示したブロック図、第3図及び第4図は第2図に
示した装置の動作タイムチャート図である。 101〜1m ・・・アドレス設定スイッチ、30〜3
B・・・リクエスト信号送出ダート(リクエスト信号発
生手段)、6゜〜6.・・・リクエストライン、7・・
・リクエスト検出f−)(リクエスト検出手段)、8・
・・比較回路 代理人弁理士 則 近 憲 佑(ほか1名)9−
のパス制御方式を適用したパスに接続される装置の一実
施例を示したブロック図、第3図及び第4図は第2図に
示した装置の動作タイムチャート図である。 101〜1m ・・・アドレス設定スイッチ、30〜3
B・・・リクエスト信号送出ダート(リクエスト信号発
生手段)、6゜〜6.・・・リクエストライン、7・・
・リクエスト検出f−)(リクエスト検出手段)、8・
・・比較回路 代理人弁理士 則 近 憲 佑(ほか1名)9−
Claims (1)
- パスに接続される複数の装置にパスの制御権を対等に与
えるパス制御方式において、各装置共通にリクエストラ
インを設けると共に、前記各装置に、リクエスト発生時
に自身のアドレスを前記リクエストラインに出力し、前
記リクエストラインをアクティブ圧するリクエスト信号
発生手段、他の装置がリクエストを発生しているが否か
を検出するリクエスト検出手段と、前記リクエストライ
ン上の信号と自身のア)゛レスとを比較して他装置との
間でリクエストが競合しているかいないかを検出する比
較回路とを具備させ、前記リクエスト信号発生手段から
リクエスト信号を発生して所定時間後に前記比較回路に
ょシ他の装置との間でリクエストの競合があるかないか
をチェックし、競合がないならばパスの使用を開始し、
他装置との間で競合があったならば、当該装置は一旦リ
クエストを取シ消し、その後所定時間後に上記動作を繰
)返すことを特徴とするパス制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15774183A JPS6051965A (ja) | 1983-08-31 | 1983-08-31 | バス制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15774183A JPS6051965A (ja) | 1983-08-31 | 1983-08-31 | バス制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6051965A true JPS6051965A (ja) | 1985-03-23 |
Family
ID=15656334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15774183A Pending JPS6051965A (ja) | 1983-08-31 | 1983-08-31 | バス制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6051965A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62267850A (ja) * | 1986-05-15 | 1987-11-20 | Pfu Ltd | シリアルインタフエ−ス衝突検出方式 |
JPH01149215U (ja) * | 1988-03-31 | 1989-10-16 |
-
1983
- 1983-08-31 JP JP15774183A patent/JPS6051965A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62267850A (ja) * | 1986-05-15 | 1987-11-20 | Pfu Ltd | シリアルインタフエ−ス衝突検出方式 |
JPH01149215U (ja) * | 1988-03-31 | 1989-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6051965A (ja) | バス制御方式 | |
US6490293B1 (en) | Serial data communication bus system | |
JPH0426914Y2 (ja) | ||
JPS59171237A (ja) | デ−タ転送方式 | |
JPH07104795B2 (ja) | エラ−検出方式 | |
SU881682A1 (ru) | Дублированное устройство | |
JP2774595B2 (ja) | Cpuシステムの動作監視装置 | |
JPS61235970A (ja) | バス接続システム | |
JPH073016U (ja) | 中央処理装置のリセット回路 | |
JPS61264463A (ja) | バス制御方式 | |
JPH09244991A (ja) | 分散型バスアービタ装置およびバス調停方法 | |
JPS63141134A (ja) | 割込制御装置 | |
JPS58118096A (ja) | メモリチエツク回路 | |
JPS62264349A (ja) | バス優先判定方式 | |
JPH0214152U (ja) | ||
JPH03116351A (ja) | 通信順序決定装置 | |
JPH02244247A (ja) | 共通バス制御方法 | |
JPS63280367A (ja) | マルチポ−トメモリコントロ−ラ | |
JPS61186043A (ja) | ステ−タス信号検出方式 | |
JPH0773260B2 (ja) | 多重伝送制御方式 | |
JPH02126356A (ja) | バス制御システム | |
JPH0679298B2 (ja) | マルチドロツプ・シリアルバス用伝送ユニツトの異常監視回路 | |
JPS6022382B2 (ja) | バス制御装置 | |
JPS61205875A (ja) | マイクロコンピユ−タチツプの動作試験器 | |
JPH01250118A (ja) | データ処理システム |