JPH04254397A - 表面実装用ｉｃパッケージの実装方法 - Google Patents
表面実装用ｉｃパッケージの実装方法Info
- Publication number
- JPH04254397A JPH04254397A JP1517591A JP1517591A JPH04254397A JP H04254397 A JPH04254397 A JP H04254397A JP 1517591 A JP1517591 A JP 1517591A JP 1517591 A JP1517591 A JP 1517591A JP H04254397 A JPH04254397 A JP H04254397A
- Authority
- JP
- Japan
- Prior art keywords
- land
- package
- cream solder
- solder
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 18
- 229910000679 solder Inorganic materials 0.000 claims abstract description 67
- 239000006071 cream Substances 0.000 claims abstract description 46
- 238000002844 melting Methods 0.000 claims description 2
- 230000008018 melting Effects 0.000 claims description 2
- 239000004020 conductor Substances 0.000 abstract description 12
- 238000010276 construction Methods 0.000 abstract 1
- 238000010438 heat treatment Methods 0.000 description 4
- 238000001816 cooling Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、表面実装用ＩＣパッケ
ージのプリント配線板への実装方法に関するものである
。
ージのプリント配線板への実装方法に関するものである
。
【０００２】
【従来の技術】電子機器の小型化が促進される今日、プ
リント配線板への部品実装密度を高くするために、回路
部品として、リード線を有さない表面実装型の回路部品
を使用する例が多くなってきている。これらの表面実装
用回路部品には、抵抗，コンデンサー等の本体の両端に
電極を有するチッブ型のものや、二辺、あるいは四辺に
リード端子を持った各種ＩＣパッケージ等がある。
リント配線板への部品実装密度を高くするために、回路
部品として、リード線を有さない表面実装型の回路部品
を使用する例が多くなってきている。これらの表面実装
用回路部品には、抵抗，コンデンサー等の本体の両端に
電極を有するチッブ型のものや、二辺、あるいは四辺に
リード端子を持った各種ＩＣパッケージ等がある。
【０００３】これらの表面実装用部品のプリント配線板
への実装方法としては、主として、接着剤で部品を固定
した後、フローはんだによりプリント配線板のランドと
部品の電極をはんだ接合するフロー方法と、クリームは
んだをプリント配線板のランド部に塗布した後、部品を
装着し、クリームはんだを溶融、冷却・固着して、プリ
ント配線板のランドと部品の電極をはんだ接合するリフ
ロー方法とがある。表面実装用ＩＣパッケージにおいて
は、主にクリームはんだリフローによる実装方法が用い
られることが多い。
への実装方法としては、主として、接着剤で部品を固定
した後、フローはんだによりプリント配線板のランドと
部品の電極をはんだ接合するフロー方法と、クリームは
んだをプリント配線板のランド部に塗布した後、部品を
装着し、クリームはんだを溶融、冷却・固着して、プリ
ント配線板のランドと部品の電極をはんだ接合するリフ
ロー方法とがある。表面実装用ＩＣパッケージにおいて
は、主にクリームはんだリフローによる実装方法が用い
られることが多い。
【０００４】すなわち、表面実装用ＩＣパッケージのリ
ード端子に対応するプリント配線板のランド部分に、ス
クリーン版、あるいはディスペンサー等でクリームはん
だを塗布した後、ＩＣパッケージを装着し、赤外線やホ
ットエアー、あるいはその他の加熱機器でクリームはん
だを溶融、冷却・固着し、ＩＣパッケージのリード端子
とプリント配線板のランドをはんだ接合する方法である
。
ード端子に対応するプリント配線板のランド部分に、ス
クリーン版、あるいはディスペンサー等でクリームはん
だを塗布した後、ＩＣパッケージを装着し、赤外線やホ
ットエアー、あるいはその他の加熱機器でクリームはん
だを溶融、冷却・固着し、ＩＣパッケージのリード端子
とプリント配線板のランドをはんだ接合する方法である
。
【０００５】この場合、一般的にはプリント配線板の各
ランドひとつひとつに対応させて、独立した開口部を持
つクリームはんだ印刷用マスクを作製し、これを用いて
個々のランドにクリームはんだを印刷・塗布するが、Ｉ
Ｃパッケージのリード端子のピッチが狭くなり、対応す
るランドの幅も狭くなってくると、クリームはんだ印刷
用マスクの独立した開口部も小さくなり、印刷時にクリ
ームはんだが開口部から十分転写されず、必要なクリー
ムはんだの厚み、すなわち量の確保が困難になる。さら
に、リード端子ピッチが０．５ｍｍのＩＣパッケージに
対応するプリント配線板のランドにおいてはクリームは
んだの量を確保するマスク厚での独立した開口部を印刷
用マスクに形成することさえ極めて困難である。
ランドひとつひとつに対応させて、独立した開口部を持
つクリームはんだ印刷用マスクを作製し、これを用いて
個々のランドにクリームはんだを印刷・塗布するが、Ｉ
Ｃパッケージのリード端子のピッチが狭くなり、対応す
るランドの幅も狭くなってくると、クリームはんだ印刷
用マスクの独立した開口部も小さくなり、印刷時にクリ
ームはんだが開口部から十分転写されず、必要なクリー
ムはんだの厚み、すなわち量の確保が困難になる。さら
に、リード端子ピッチが０．５ｍｍのＩＣパッケージに
対応するプリント配線板のランドにおいてはクリームは
んだの量を確保するマスク厚での独立した開口部を印刷
用マスクに形成することさえ極めて困難である。
【０００６】このため従来は、図２（ａ）に示すように
、ＩＣパッケージの各辺のリード端子に対応したプリン
ト配線板のランド１ａ，１ｂ，１ｃ，１ｄ，１ｅ及びラ
ンド間隙を含む特定の領域すべての部分に印刷・塗布で
きるようなクリームはんだ印刷用マスク７を作製し、こ
れを用いてクリームはんだ４を塗布し、ＩＣパッケージ
装着後、リフロー時にはんだ６をランド上に凝集させる
ことにより、ＩＣパッケージのリード端子５とプリント
配線板のランド１ａ，１ｂ，１ｃ，１ｄ，１ｅを接合す
る方法が用いられている。
、ＩＣパッケージの各辺のリード端子に対応したプリン
ト配線板のランド１ａ，１ｂ，１ｃ，１ｄ，１ｅ及びラ
ンド間隙を含む特定の領域すべての部分に印刷・塗布で
きるようなクリームはんだ印刷用マスク７を作製し、こ
れを用いてクリームはんだ４を塗布し、ＩＣパッケージ
装着後、リフロー時にはんだ６をランド上に凝集させる
ことにより、ＩＣパッケージのリード端子５とプリント
配線板のランド１ａ，１ｂ，１ｃ，１ｄ，１ｅを接合す
る方法が用いられている。
【０００７】
【発明が解決しようとする課題】しかしながら、ＩＣパ
ッケージのリード端子に対応するプリント配線板のラン
ド形状は同一であるが、図３に示すように、プリント配
線板の表面実装用ＩＣパッケージ用のランド１ａ，１ｂ
，１ｃ，１ｄ，１ｅには長さや幅、形状の異なる種々の
導体パターン２が接続され、ソルダレジスト３が形成さ
れているため、ランドを含めた１導体パターン当りの熱
の伝導性は導体パターン毎に異なり、リフロー時の際、
各ランドにおける加熱状態が均一でなくなる。このため
、図２（ｂ）に示すようにクリームはんだ４を塗布し、
表面実装用ＩＣパッケージのリード５を装着し、リフロ
ーさせる方法においては、図２（ｃ）に示すように、溶
融、冷却、固着後の各ランド１ａ，１ｂ，１ｃ，１ｄ，
１ｅ上のはんだ６の厚みがランド毎に大きく異なり、そ
の接合強度にバラツキが生じ、はんだ接合の信頼性が低
下し、さらに加熱状態によっては、ランド間隙に凝集さ
れずに残ったはんだやはんだボールが絶縁性を劣下させ
たり、電子機器の輸送や作動時の振動等で剥離し、電子
機器の作動に影響をもたらすという問題点があった。
ッケージのリード端子に対応するプリント配線板のラン
ド形状は同一であるが、図３に示すように、プリント配
線板の表面実装用ＩＣパッケージ用のランド１ａ，１ｂ
，１ｃ，１ｄ，１ｅには長さや幅、形状の異なる種々の
導体パターン２が接続され、ソルダレジスト３が形成さ
れているため、ランドを含めた１導体パターン当りの熱
の伝導性は導体パターン毎に異なり、リフロー時の際、
各ランドにおける加熱状態が均一でなくなる。このため
、図２（ｂ）に示すようにクリームはんだ４を塗布し、
表面実装用ＩＣパッケージのリード５を装着し、リフロ
ーさせる方法においては、図２（ｃ）に示すように、溶
融、冷却、固着後の各ランド１ａ，１ｂ，１ｃ，１ｄ，
１ｅ上のはんだ６の厚みがランド毎に大きく異なり、そ
の接合強度にバラツキが生じ、はんだ接合の信頼性が低
下し、さらに加熱状態によっては、ランド間隙に凝集さ
れずに残ったはんだやはんだボールが絶縁性を劣下させ
たり、電子機器の輸送や作動時の振動等で剥離し、電子
機器の作動に影響をもたらすという問題点があった。
【０００８】本発明は上記従来の問題点を解決するもの
で、クリームはんだのリフロー時にプリント配線板のＩ
Ｃパッケージ用ランドのはんだ厚みを均一にする実装方
法を提供することを目的とする。
で、クリームはんだのリフロー時にプリント配線板のＩ
Ｃパッケージ用ランドのはんだ厚みを均一にする実装方
法を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記の課題を解決するた
めに本発明は、表面実装用ＩＣパッケージの各辺のリー
ド端子に対応するプリント配線板のランド及びランド間
隙を含む特定の領域のすべての部分にクリームはんだを
塗布し、ＩＣパッケージの装着後、クリームはんだを溶
融・固着し、ＩＣパッケージのリード端子とプリント配
線板のランドとを接続する実装方法を用いる場合、個々
のランドに接続している導体パターンの長さ，幅，形状
の違いに応じて部分的に面積を変えてクリームはんだを
塗布する実装方法としたものである。
めに本発明は、表面実装用ＩＣパッケージの各辺のリー
ド端子に対応するプリント配線板のランド及びランド間
隙を含む特定の領域のすべての部分にクリームはんだを
塗布し、ＩＣパッケージの装着後、クリームはんだを溶
融・固着し、ＩＣパッケージのリード端子とプリント配
線板のランドとを接続する実装方法を用いる場合、個々
のランドに接続している導体パターンの長さ，幅，形状
の違いに応じて部分的に面積を変えてクリームはんだを
塗布する実装方法としたものである。
【００１０】
【作用】この方法によると、プリント配線板のランドが
接続している導体パターンの長さや幅、形状の違いによ
り、ランドを含めた１導体パターン当りの熱の伝導性が
パターン毎に異なり、リフロー時の際、各ランドにおけ
る加熱状態が均一にならない場合においても、１導体パ
ターンの熱の伝導性に応じてランド部のクリームはんだ
の塗布面積が変わり、リフローの際、独立したランドで
は熱の伝導性がよく、クリームはんだの溶融までの時間
は短く、隣接したランドが熱の伝導性のわるい場合、先
に溶融を開始し、本来隣接ランドに凝集すべきクリーム
はんだをも独立ランドが凝集するが熱の伝導性がわるい
ランドには多くのクリームはんだが塗布されているため
、冷却・固化後の各ランドのはんだの厚みを均一化する
ことができる。
接続している導体パターンの長さや幅、形状の違いによ
り、ランドを含めた１導体パターン当りの熱の伝導性が
パターン毎に異なり、リフロー時の際、各ランドにおけ
る加熱状態が均一にならない場合においても、１導体パ
ターンの熱の伝導性に応じてランド部のクリームはんだ
の塗布面積が変わり、リフローの際、独立したランドで
は熱の伝導性がよく、クリームはんだの溶融までの時間
は短く、隣接したランドが熱の伝導性のわるい場合、先
に溶融を開始し、本来隣接ランドに凝集すべきクリーム
はんだをも独立ランドが凝集するが熱の伝導性がわるい
ランドには多くのクリームはんだが塗布されているため
、冷却・固化後の各ランドのはんだの厚みを均一化する
ことができる。
【００１１】
【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。図１は、本発明の実施例の説明図で
あり、図１（ａ）は、プリント配線板の表面実装用ＩＣ
パッケージ用ランド部とクリームはんだ印刷用マスクと
を重ね合わせたクリームはんだ印刷直前の状態の平面図
、図１（ｂ）は、クリームはんだを塗布し、表面実装用
ＩＣパッケージを装着したランド部の断面図、図１（ｃ
）は、リフロー後のランド部の断面図である。
しながら説明する。図１は、本発明の実施例の説明図で
あり、図１（ａ）は、プリント配線板の表面実装用ＩＣ
パッケージ用ランド部とクリームはんだ印刷用マスクと
を重ね合わせたクリームはんだ印刷直前の状態の平面図
、図１（ｂ）は、クリームはんだを塗布し、表面実装用
ＩＣパッケージを装着したランド部の断面図、図１（ｃ
）は、リフロー後のランド部の断面図である。
【００１２】図１において、図２と同一箇所には同一番
号を付与し説明は略する。８は本発明の実装方法を可能
とするクリームはんだ印刷用マスク、８ａはクリームは
んだ印刷用マスクの切り欠き部である。
号を付与し説明は略する。８は本発明の実装方法を可能
とするクリームはんだ印刷用マスク、８ａはクリームは
んだ印刷用マスクの切り欠き部である。
【００１３】以上のように構成された表面実装用ＩＣパ
ッケージの実装方法について、図１（ａ），（ｂ），（
ｃ）を用いて説明をする。まず、従来の製造方法により
絶縁基板上に導体パターン２、ランド１ａ，１ｂ，１ｃ
，１ｄ，１ｅやソルダレジスト３を形成し、プリント配
線板を得る。次に、ランド１ａ，１ｂ，１ｃ，１ｄ，１
ｅ及びランド間隙を含む特定の領域において幅の広い回
路と接続しているランド１ａや長さの長い導体パターン
２と接続しているランド１ｅに対応する部分を除いた部
分に切り欠き部８ａを設けたアートワークフィルムを用
いることにより部分的に面積を変えたクリームはんだ印
刷用マスク８を作製する。ランドのピッチが０．５ｍｍ
、ランド幅が０．２５ｍｍ、ランド間隙が０．２５ｍｍ
の表面実装用ランドに対して、クリームはんだ印刷用マ
スク８の領域としては、ランド列の外周部より、片側に
０．２ｍｍ大きく、切り欠き部８ａは、片側に０．１５
ｍｍだけ切り欠いた形状のクリームはんだ印刷用マスク
８としている。このクリームはんだ印刷用マスク８を用
いてクリームはんだ４を印刷・塗布した後、表面実装用
ＩＣパッケージのリード端子５をランド１ａ，１ｂ，１
ｃ，１ｄ，１ｅに位置合わせ後、装着し、赤外線リフロ
ー方式等の方法によりクリームはんだ４を溶融させ、冷
却・固化し、表面実装用ＩＣパッケージのリード端子５
とプリント配線板のランド１ａ，１ｂ，１ｃ，１ｄ，１
ｅとをはんだ接合し、ＩＣパッケージの実装を完了する
。図１（ｃ）に示すように、その接合部は、従来の方法
ではランド表面からのはんだ厚みが最小のランドと最大
のランドとの厚み差は約８０μｍあったが、本発明の方
法では、３０〜４０μｍとより均一な厚みのはんだ１０
で接合することを実現させることができた。
ッケージの実装方法について、図１（ａ），（ｂ），（
ｃ）を用いて説明をする。まず、従来の製造方法により
絶縁基板上に導体パターン２、ランド１ａ，１ｂ，１ｃ
，１ｄ，１ｅやソルダレジスト３を形成し、プリント配
線板を得る。次に、ランド１ａ，１ｂ，１ｃ，１ｄ，１
ｅ及びランド間隙を含む特定の領域において幅の広い回
路と接続しているランド１ａや長さの長い導体パターン
２と接続しているランド１ｅに対応する部分を除いた部
分に切り欠き部８ａを設けたアートワークフィルムを用
いることにより部分的に面積を変えたクリームはんだ印
刷用マスク８を作製する。ランドのピッチが０．５ｍｍ
、ランド幅が０．２５ｍｍ、ランド間隙が０．２５ｍｍ
の表面実装用ランドに対して、クリームはんだ印刷用マ
スク８の領域としては、ランド列の外周部より、片側に
０．２ｍｍ大きく、切り欠き部８ａは、片側に０．１５
ｍｍだけ切り欠いた形状のクリームはんだ印刷用マスク
８としている。このクリームはんだ印刷用マスク８を用
いてクリームはんだ４を印刷・塗布した後、表面実装用
ＩＣパッケージのリード端子５をランド１ａ，１ｂ，１
ｃ，１ｄ，１ｅに位置合わせ後、装着し、赤外線リフロ
ー方式等の方法によりクリームはんだ４を溶融させ、冷
却・固化し、表面実装用ＩＣパッケージのリード端子５
とプリント配線板のランド１ａ，１ｂ，１ｃ，１ｄ，１
ｅとをはんだ接合し、ＩＣパッケージの実装を完了する
。図１（ｃ）に示すように、その接合部は、従来の方法
ではランド表面からのはんだ厚みが最小のランドと最大
のランドとの厚み差は約８０μｍあったが、本発明の方
法では、３０〜４０μｍとより均一な厚みのはんだ１０
で接合することを実現させることができた。
【００１４】
【発明の効果】以上のように本発明は、表面実装用ＩＣ
パッケージのリード端子とプリント配線板との接合部分
のはんだ厚みに均一性をもたせることが可能となり、接
合強度のバラツキが抑制でき、はんだ接合の信頼性を向
上させることのできる優れた実装方法を実現できるもの
である。
パッケージのリード端子とプリント配線板との接合部分
のはんだ厚みに均一性をもたせることが可能となり、接
合強度のバラツキが抑制でき、はんだ接合の信頼性を向
上させることのできる優れた実装方法を実現できるもの
である。
【図１】（ａ）は本発明の実施例におけるプリント配線
板の表面実装用ＩＣパッケージ用ランド部とクリームは
んだ印刷用マスクとを重ね合わせたクリームはんだ印刷
直前の状態の平面図 （ｂ）は同実施例におけるクリームはんだを塗布し、表
面実装用ＩＣパッケージを装着したランド部の断面図（
ｃ）は同実施例におけるリフロー後のランド部の断面図
板の表面実装用ＩＣパッケージ用ランド部とクリームは
んだ印刷用マスクとを重ね合わせたクリームはんだ印刷
直前の状態の平面図 （ｂ）は同実施例におけるクリームはんだを塗布し、表
面実装用ＩＣパッケージを装着したランド部の断面図（
ｃ）は同実施例におけるリフロー後のランド部の断面図
【図２】（ａ）は従来のプリント配線板の表面実装用Ｉ
Ｃパッケージ用ランド部とクリームはんだ印刷用マスク
とを重ね合わせたクリームはんだ印刷直前の状態の平面
図 （ｂ）は従来のクリームはんだを塗布し、表面実装用Ｉ
Ｃパッケージを装着したランド部の断面図（ｃ）は従来
のリフロー後のランド部の断面図
Ｃパッケージ用ランド部とクリームはんだ印刷用マスク
とを重ね合わせたクリームはんだ印刷直前の状態の平面
図 （ｂ）は従来のクリームはんだを塗布し、表面実装用Ｉ
Ｃパッケージを装着したランド部の断面図（ｃ）は従来
のリフロー後のランド部の断面図
【図３】プリント配線
板の表面実装用ＩＣパッケージ用ランド部の平面図
板の表面実装用ＩＣパッケージ用ランド部の平面図
１ａ プリント配線板の表面実装用ＩＣパッケージ用
ランド １ｂ プリント配線板の表面実装用ＩＣパッケージ用
ランド １ｃ プリント配線板の表面実装用ＩＣパッケージ用
ランド １ｄ プリント配線板の表面実装用ＩＣパッケージ用
ランド １ｅ プリント配線板の表面実装用ＩＣパッケージ用
ランド ２ 導体パターン ３ ソルダレジスト ４ クリームはんだ ５ 表面実装用ＩＣパッケージのリード端子６ 冷
却・固化後のはんだ ８ クリームはんだ印刷用マスク ８ａ 切り欠き部
ランド １ｂ プリント配線板の表面実装用ＩＣパッケージ用
ランド １ｃ プリント配線板の表面実装用ＩＣパッケージ用
ランド １ｄ プリント配線板の表面実装用ＩＣパッケージ用
ランド １ｅ プリント配線板の表面実装用ＩＣパッケージ用
ランド ２ 導体パターン ３ ソルダレジスト ４ クリームはんだ ５ 表面実装用ＩＣパッケージのリード端子６ 冷
却・固化後のはんだ ８ クリームはんだ印刷用マスク ８ａ 切り欠き部
Claims (1)
- 【請求項１】表面実装用ＩＣパッケージの各辺のリード
端子に対応するプリント配線板のランド及びランド間隙
を含む特定の領域のすべての部分にクリームはんだを塗
布し、ＩＣパッケージの装着後、クリームはんだを溶融
させて、ＩＣパッケージのリード端子とプリント配線板
のランドとを接続する際に、プリント配線板の個々のラ
ンドにつながる導体パターンの長さ，幅，形状の違いに
応じて、部分的に面積を変えてクリームはんだを塗布す
ることを特徴とする表面実装用ＩＣパッケージの実装方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3015175A JP2917537B2 (ja) | 1991-02-06 | 1991-02-06 | 表面実装用ｉｃパッケージの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3015175A JP2917537B2 (ja) | 1991-02-06 | 1991-02-06 | 表面実装用ｉｃパッケージの実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04254397A true JPH04254397A (ja) | 1992-09-09 |
| JP2917537B2 JP2917537B2 (ja) | 1999-07-12 |
Family
ID=11881477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3015175A Expired - Fee Related JP2917537B2 (ja) | 1991-02-06 | 1991-02-06 | 表面実装用ｉｃパッケージの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2917537B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010114330A (ja) * | 2008-11-07 | 2010-05-20 | Tamura Seisakusho Co Ltd | マスキング材料、マスキング材料を用いたはんだペーストの印刷方法及びはんだバンプ形成方法 |
-
1991
- 1991-02-06 JP JP3015175A patent/JP2917537B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010114330A (ja) * | 2008-11-07 | 2010-05-20 | Tamura Seisakusho Co Ltd | マスキング材料、マスキング材料を用いたはんだペーストの印刷方法及びはんだバンプ形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2917537B2 (ja) | 1999-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2756184B2 (ja) | 電子部品の表面実装構造 | |
| JPH0823160A (ja) | プリント配線板と電子部品の接続方法 | |
| KR970008310B1 (ko) | 접합제 인쇄 방법 | |
| JPH01319993A (ja) | プリント回路基板の接続方法 | |
| JP2917537B2 (ja) | 表面実装用ｉｃパッケージの実装方法 | |
| JP2646688B2 (ja) | 電子部品の半田付け方法 | |
| JPH0357295A (ja) | 両面実装プリント板への電子部品実装方法 | |
| JPH0349211A (ja) | 電子部品 | |
| JP3048236B2 (ja) | 電子部品 | |
| JP2697987B2 (ja) | 接続用端子付き電子部品およびその実装方法 | |
| JPS61172395A (ja) | 電子部品取付方法 | |
| JPH0435917B2 (ja) | ||
| JP3226147B2 (ja) | 表面実装部品の接合構造 | |
| JPH05121868A (ja) | プリント基板に対する電子部品の半田付け実装方法 | |
| JPH04142095A (ja) | 部材の接続構造 | |
| JP3223592B2 (ja) | 基板上でのバンプ電極の形成方法 | |
| JP3629600B2 (ja) | 電子部品搭載用基板の製造方法 | |
| JPH08236921A (ja) | 電子部品の半田付け方法 | |
| JP2023156805A (ja) | プリント回路板の製造方法、プリント回路板及びプリント回路板用構造体 | |
| JPH06244541A (ja) | 回路基板装置 | |
| JP2001251044A (ja) | 表面実装部品の実装構造及び実装方法 | |
| JPH033391A (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JPH03194994A (ja) | 表面装着用ｉｃパッケージの半田接続方法 | |
| JPH0382096A (ja) | ハンダ付方法 | |
| JPH0718475U (ja) | 印刷配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080423 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |