JPH0423977B2 - - Google Patents
Info
- Publication number
- JPH0423977B2 JPH0423977B2 JP60229818A JP22981885A JPH0423977B2 JP H0423977 B2 JPH0423977 B2 JP H0423977B2 JP 60229818 A JP60229818 A JP 60229818A JP 22981885 A JP22981885 A JP 22981885A JP H0423977 B2 JPH0423977 B2 JP H0423977B2
- Authority
- JP
- Japan
- Prior art keywords
- frame synchronization
- phase
- synchronization pattern
- bits
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 7
- 238000004891 communication Methods 0.000 claims description 6
- 230000010363 phase shift Effects 0.000 claims description 5
- 108010076504 Protein Sorting Signals Proteins 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
(発明の技術分野)
本発明は、4相位相偏移変調−同期検波方式を
用いたデイジタル通信システムにおけるフレーム
同期方式に係り、特には、低い搬送波電力対雑音
電力比(C/N)で運用されるシステムに適用し
て有効なフレーム同期パターン検出方式に関する
ものである。
用いたデイジタル通信システムにおけるフレーム
同期方式に係り、特には、低い搬送波電力対雑音
電力比(C/N)で運用されるシステムに適用し
て有効なフレーム同期パターン検出方式に関する
ものである。
(従来技術とその問題点)
デイジタル通信システムにおいては、4相位相
偏移変調−同期検波方式が変復調方式として広く
採用されてきている。このようなシステムでは、
フレーム同期パターンに対する高信頼度の検出
が、位相不確定性の除去またはフレーム同期の確
立の点から要求される。
偏移変調−同期検波方式が変復調方式として広く
採用されてきている。このようなシステムでは、
フレーム同期パターンに対する高信頼度の検出
が、位相不確定性の除去またはフレーム同期の確
立の点から要求される。
特に、近年、高いシステム効率を得るために、
強力な誤り訂正(FEC)方式が積極的に導入さ
れる傾向にあることにより、低C/N条件下にお
けるフレーム同期パターンの安定した検出がより
重要になつてきた。
強力な誤り訂正(FEC)方式が積極的に導入さ
れる傾向にあることにより、低C/N条件下にお
けるフレーム同期パターンの安定した検出がより
重要になつてきた。
従来技術によるフレーム同期パターン検出方式
では、システムが高C/N条件下で運用されてい
たため、および複数の位相の組合わせでフレーム
同期パターンが検出されることを避けるため、す
なわち、位相不確定を除去するために、フレーム
同期パターンのビツト数をnとするときフレーム
同期パターンを検出する際に許容する誤りビツト
数εをn/4未満に設定していた。この様子を図
1および図2を用いて説明する。
では、システムが高C/N条件下で運用されてい
たため、および複数の位相の組合わせでフレーム
同期パターンが検出されることを避けるため、す
なわち、位相不確定を除去するために、フレーム
同期パターンのビツト数をnとするときフレーム
同期パターンを検出する際に許容する誤りビツト
数εをn/4未満に設定していた。この様子を図
1および図2を用いて説明する。
図1は4相PSK信号のベクトル図である。こ
こで、実線で示すP、Qは伝送すべきPチヤネル
とQチヤネルの2位相変調された各2値データ列
の基準位相を示しており、点線で示す(P、Q)、
(、P)、(、)及び(Q、)は4相PSK
信号の各信号エレメントがとる4つの位相を示し
ている。
こで、実線で示すP、Qは伝送すべきPチヤネル
とQチヤネルの2位相変調された各2値データ列
の基準位相を示しており、点線で示す(P、Q)、
(、P)、(、)及び(Q、)は4相PSK
信号の各信号エレメントがとる4つの位相を示し
ている。
各信号エレメントがこのように4つの位相をと
る4相PSK信号波が伝送路に送出される。受信
側でこの4相PSK信号波を同期検波すると、復
調器における搬送波の引込み位相により、信号位
相(P、Q)は4種類の位相状態(P、Q)、
(、P)、(Q、)、(、)のうちの一つを
とることになり、位相不確定となる。この位相不
確定を除去するために送信側からフレーム同期パ
ターンを含んで送出するが、このときのフレーム
同期パターンの信号エレメント“1、1”が位相
(P、Q)になるようにする。従つて、4相PSK
信号を復調手段により、Pチヤネル信号とQチヤ
ネル信号とに復調すれば、フレーム同期パターン
がnビツトであるとき、Pチヤネルにn/2ビツ
ト、Qチヤネルにn/2ビツト出力されることに
なる。
る4相PSK信号波が伝送路に送出される。受信
側でこの4相PSK信号波を同期検波すると、復
調器における搬送波の引込み位相により、信号位
相(P、Q)は4種類の位相状態(P、Q)、
(、P)、(Q、)、(、)のうちの一つを
とることになり、位相不確定となる。この位相不
確定を除去するために送信側からフレーム同期パ
ターンを含んで送出するが、このときのフレーム
同期パターンの信号エレメント“1、1”が位相
(P、Q)になるようにする。従つて、4相PSK
信号を復調手段により、Pチヤネル信号とQチヤ
ネル信号とに復調すれば、フレーム同期パターン
がnビツトであるとき、Pチヤネルにn/2ビツ
ト、Qチヤネルにn/2ビツト出力されることに
なる。
ここで、図の位相(P、Q)を“1、1”とす
るフレーム同期パターン検出特性について考え
る。送信側から位相(P、Q)を“1、1”とし
てフレーム同期パターンが送信されたとき、伝送
路上でQチヤネルのn/2ビツト全てが誤つたと
すれば、位相(P、Q)を“1、1”として送信
されたにもかかわらず図1で90゜シフトして位相
(、P)を“1、1”として送信されたものと
誤検出されることになる。また、Pチヤネルの
n/2ビツト全てが誤れば位相(Q、)を
“1、1”として誤検出され、P、Qチヤネルと
も全てのビツトが誤れば図1で180゜シフトして位
相(、)を“1、1”として誤検出されるこ
とになる。このような特性を定性的に表したのが
図2である。図2において、横軸はPチヤネルの
誤りビツト数、縦軸はQチヤネルの誤りビツト数
である。従つて、点(P、Q)と点(Q、)と
の距離および点(P、Q)と(、P)との距離
は、ともにn/2ビツトである。
るフレーム同期パターン検出特性について考え
る。送信側から位相(P、Q)を“1、1”とし
てフレーム同期パターンが送信されたとき、伝送
路上でQチヤネルのn/2ビツト全てが誤つたと
すれば、位相(P、Q)を“1、1”として送信
されたにもかかわらず図1で90゜シフトして位相
(、P)を“1、1”として送信されたものと
誤検出されることになる。また、Pチヤネルの
n/2ビツト全てが誤れば位相(Q、)を
“1、1”として誤検出され、P、Qチヤネルと
も全てのビツトが誤れば図1で180゜シフトして位
相(、)を“1、1”として誤検出されるこ
とになる。このような特性を定性的に表したのが
図2である。図2において、横軸はPチヤネルの
誤りビツト数、縦軸はQチヤネルの誤りビツト数
である。従つて、点(P、Q)と点(Q、)と
の距離および点(P、Q)と(、P)との距離
は、ともにn/2ビツトである。
図2aは、従来技術による位相(P、Q)を
“1、1”とするフレーム同期パターン検出特性
を示したものであり、Qチヤネルの誤りビツト数
とPチヤネルの誤りビツト数との総和、すなわ
ち、フレーム同期パターンnビツトに許容される
誤りビツト数εをn/4未満としたものであつ
て、図中に斜線ハツチングの領域は検出領域、点
点ハツチング領域は誤検出領域、白領域は不検出
領域である。ここで、従来技術がεをn/4未満
に設定していた理由は以下のように説明される。
いま、許容される誤りビツト数εをn/4以上と
すれば(P、Q)の検出領域と(Q、)として
誤検出する領域、および(P、Q)の検出領域と
(、P)として誤検出する領域がそれぞれオー
バラツプし、位相(P、Q)を“1、1”として
送信されたのか位相(Q、)もしくは位相
(、P)を“1、1”として送信されたのかが
判別できなくなるからである。また、高C/N条
件下で運用される従来の通信システムでは、εを
n/4未満としても十分なフレーム同期パターン
の検出特性が得られていたからである。
“1、1”とするフレーム同期パターン検出特性
を示したものであり、Qチヤネルの誤りビツト数
とPチヤネルの誤りビツト数との総和、すなわ
ち、フレーム同期パターンnビツトに許容される
誤りビツト数εをn/4未満としたものであつ
て、図中に斜線ハツチングの領域は検出領域、点
点ハツチング領域は誤検出領域、白領域は不検出
領域である。ここで、従来技術がεをn/4未満
に設定していた理由は以下のように説明される。
いま、許容される誤りビツト数εをn/4以上と
すれば(P、Q)の検出領域と(Q、)として
誤検出する領域、および(P、Q)の検出領域と
(、P)として誤検出する領域がそれぞれオー
バラツプし、位相(P、Q)を“1、1”として
送信されたのか位相(Q、)もしくは位相
(、P)を“1、1”として送信されたのかが
判別できなくなるからである。また、高C/N条
件下で運用される従来の通信システムでは、εを
n/4未満としても十分なフレーム同期パターン
の検出特性が得られていたからである。
このように、許容誤りビツト数εをn/4未満
に設定した従来例は、伝送路上のビツト誤り率が
良好な条件下で運用される通信システムでは、フ
レーム同期パターンの不検出確率を十分低くする
ことができ、さらに位相の確定を誤る「位相誤検
出」確率は無視できる程小さい。一方、伝送路上
のビツト誤り率が悪い条件下では、許容誤りビツ
ト数εをn/4未満に設定したのではフレーム同
期パターンの不検出確率が高くなる。これを防ぐ
一手段として、フレーム同期パターン長を長く
し、同時に許容誤りビツト数εを増やすことが考
えられる。しかしこの方法は厳しいジツタ規格を
復調器に課すことになり、また、デイジタルバー
スト伝送システムの場合には、キヤリアおよびク
ロツク再生用ビツトを含むプリアンブル長の増大
につながるので伝送効率が低下する。
に設定した従来例は、伝送路上のビツト誤り率が
良好な条件下で運用される通信システムでは、フ
レーム同期パターンの不検出確率を十分低くする
ことができ、さらに位相の確定を誤る「位相誤検
出」確率は無視できる程小さい。一方、伝送路上
のビツト誤り率が悪い条件下では、許容誤りビツ
ト数εをn/4未満に設定したのではフレーム同
期パターンの不検出確率が高くなる。これを防ぐ
一手段として、フレーム同期パターン長を長く
し、同時に許容誤りビツト数εを増やすことが考
えられる。しかしこの方法は厳しいジツタ規格を
復調器に課すことになり、また、デイジタルバー
スト伝送システムの場合には、キヤリアおよびク
ロツク再生用ビツトを含むプリアンブル長の増大
につながるので伝送効率が低下する。
(発明の目的)
本発明の目的は、上記の欠点を除去し、フレー
ム同期パターン長を増大させずにフレーム同期パ
ターンの不検出確率を下げ、また不検出確率と誤
検出確率をシステムに応じたレベルにほぼ任意に
設定することを可能とするフレーム同期パターン
検出方式を提供することである。
ム同期パターン長を増大させずにフレーム同期パ
ターンの不検出確率を下げ、また不検出確率と誤
検出確率をシステムに応じたレベルにほぼ任意に
設定することを可能とするフレーム同期パターン
検出方式を提供することである。
(発明の構成と作用)
上記の目的を達成するためには、本発明は、複
数nビツト構成のフレーム同期パターンを検出す
ることによりフレーム同期を確立し、同時に位相
不確定の除去を行うフレーム同期方式において、
複数nビツト構成のフレーム同期パターンを検出
する手段と受信信号の位相の確定の際に、複数の
位相の組合わせ検出器でフレーム同期パターン検
出とみなした場合には、フレーム同期パターンと
受信信号系列の相関値が最も高い位相の組合わせ
を選択する位相判別器とを用いてnビツトのフレ
ーム同期パターン検出時の許容誤りビツト数εを
n/4以上にも設定が可能とするように構成され
ている。これにより、フレーム同期パターン長を
増大させることなく不検出確率を下げ、また、シ
ステムの要求に応じたフレーム同期パターンの不
検出確率および誤検出確率をほぼ任意に設定する
ことができる。
数nビツト構成のフレーム同期パターンを検出す
ることによりフレーム同期を確立し、同時に位相
不確定の除去を行うフレーム同期方式において、
複数nビツト構成のフレーム同期パターンを検出
する手段と受信信号の位相の確定の際に、複数の
位相の組合わせ検出器でフレーム同期パターン検
出とみなした場合には、フレーム同期パターンと
受信信号系列の相関値が最も高い位相の組合わせ
を選択する位相判別器とを用いてnビツトのフレ
ーム同期パターン検出時の許容誤りビツト数εを
n/4以上にも設定が可能とするように構成され
ている。これにより、フレーム同期パターン長を
増大させることなく不検出確率を下げ、また、シ
ステムの要求に応じたフレーム同期パターンの不
検出確率および誤検出確率をほぼ任意に設定する
ことができる。
本発明によるフレーム同期パターン検出特性の
例を示せば、図2bのごとくなる。これについて
は後に詳細する。
例を示せば、図2bのごとくなる。これについて
は後に詳細する。
(実施例)
本発明の一実施例を図3に示す。図において、
Pチヤネルの受信系列をP′、Qチヤネルの受信系
列をQ′で示す。但し、ここではPチヤネルとQ
チヤネルとが同一のビツトパターンを有するよう
に同期パターンが設定されて伝送されている場合
である。これらの受信系列は、入力端子1,2を
介してシフトレジスタ4,7に逐次蓄えられる。
P相関器3は、フレーム同期パターンが正しく受
信された場合にPチヤネルに出力されるフレーム
同期パターン(以下便宜的に「Pチヤネルパター
ン」という)を保持し、このパターンとシフトレ
ジスタ4の内容との相関を求めるものである。
相関器5はPチヤネルパターンの反転パターンを
保持し、シフトレジスタ4の内容との相関を求め
るものである。同様に、Q相関器6はQチヤネル
に該当するフレーム同期パターン(以下「Qチヤ
ネルパターン」という)を保持し、シフトレジス
タ7の内容との相関を求めるものであり、相関
器8はQチヤネルパターンの反転パターンを保持
し、シフトレジスタ7の内容との相関を求めるも
のである。これら4つの相関器3,5,6,8の
出力としては、保持するパターンとシフトレジス
タ4,7の内容とを照合して、一致したビツトの
数を相関の度合として出力することとする。これ
らの出力は、加算器91,92,93,94で処
理され、位相(P、Q)、(、)、(Q、)お
よび(、P)を基準とした場合の相関値に変換
される。例えば、P相関器3の出力は、Q相関器
6の出力と加算器91で加算され、位相(P、
Q)の相関値となり、フレーム同期パターンが位
相(P、Q)で送られたとする確かさの度合を示
すことになる。判定器10は位相(P、Q)、
(、)、(Q、)および(、P)を基準と
した場合の相関値のうちのいずれかが予め定める
値(閾値)以上であれば出力端子12へ“1”を
出力し位相判別器11の出力送出タイミングを与
える。この場合の閾値は、n−εである。
Pチヤネルの受信系列をP′、Qチヤネルの受信系
列をQ′で示す。但し、ここではPチヤネルとQ
チヤネルとが同一のビツトパターンを有するよう
に同期パターンが設定されて伝送されている場合
である。これらの受信系列は、入力端子1,2を
介してシフトレジスタ4,7に逐次蓄えられる。
P相関器3は、フレーム同期パターンが正しく受
信された場合にPチヤネルに出力されるフレーム
同期パターン(以下便宜的に「Pチヤネルパター
ン」という)を保持し、このパターンとシフトレ
ジスタ4の内容との相関を求めるものである。
相関器5はPチヤネルパターンの反転パターンを
保持し、シフトレジスタ4の内容との相関を求め
るものである。同様に、Q相関器6はQチヤネル
に該当するフレーム同期パターン(以下「Qチヤ
ネルパターン」という)を保持し、シフトレジス
タ7の内容との相関を求めるものであり、相関
器8はQチヤネルパターンの反転パターンを保持
し、シフトレジスタ7の内容との相関を求めるも
のである。これら4つの相関器3,5,6,8の
出力としては、保持するパターンとシフトレジス
タ4,7の内容とを照合して、一致したビツトの
数を相関の度合として出力することとする。これ
らの出力は、加算器91,92,93,94で処
理され、位相(P、Q)、(、)、(Q、)お
よび(、P)を基準とした場合の相関値に変換
される。例えば、P相関器3の出力は、Q相関器
6の出力と加算器91で加算され、位相(P、
Q)の相関値となり、フレーム同期パターンが位
相(P、Q)で送られたとする確かさの度合を示
すことになる。判定器10は位相(P、Q)、
(、)、(Q、)および(、P)を基準と
した場合の相関値のうちのいずれかが予め定める
値(閾値)以上であれば出力端子12へ“1”を
出力し位相判別器11の出力送出タイミングを与
える。この場合の閾値は、n−εである。
ここで図2bを参照して本発明の動作を詳細に
説明する。一例として、εを(3n/8)ビツト
として、フレーム同期パターンが位相(P、Q)
を“1、1”として送信され伝送路上でPチヤネ
ルに(3n/16)ビツトの誤りが発生し、受信側
では位相(P、Q)に再生搬送波の位相が引込ま
れたとする。この場合、位相(P、Q)を基準と
した場合の相関値は(13n/16)を示し、位相
(Q、)を基準とした場合のフレーム同期パタ
ーンとの相関値は(11n/16)を示すことにな
る。これらの値はともに閾値n−ε=(5n/8)
=(10n/16)より大きい。このことは、図2b
の斜線ハツチングした位相(P、Q)として判定
されるべき領域であつても、同時に位相(Q、
P)を基準とした場合のフレーム同期パターンと
の相関値が閾値を超えているため、位相(P、
Q)と確定することはできない。いわゆる位相不
確定性が残つてしまうことを示している。この位
相不確定性を取り除くのが、図3における位相判
別器11である。上述のように2つの相の相関値
が閾値を超えた場合であつても、最大値を取るの
は1つだけである。それ故、最大値を与える相を
判別しこの判別された相に位相を確定するのが位
相判別器11の機能である。
説明する。一例として、εを(3n/8)ビツト
として、フレーム同期パターンが位相(P、Q)
を“1、1”として送信され伝送路上でPチヤネ
ルに(3n/16)ビツトの誤りが発生し、受信側
では位相(P、Q)に再生搬送波の位相が引込ま
れたとする。この場合、位相(P、Q)を基準と
した場合の相関値は(13n/16)を示し、位相
(Q、)を基準とした場合のフレーム同期パタ
ーンとの相関値は(11n/16)を示すことにな
る。これらの値はともに閾値n−ε=(5n/8)
=(10n/16)より大きい。このことは、図2b
の斜線ハツチングした位相(P、Q)として判定
されるべき領域であつても、同時に位相(Q、
P)を基準とした場合のフレーム同期パターンと
の相関値が閾値を超えているため、位相(P、
Q)と確定することはできない。いわゆる位相不
確定性が残つてしまうことを示している。この位
相不確定性を取り除くのが、図3における位相判
別器11である。上述のように2つの相の相関値
が閾値を超えた場合であつても、最大値を取るの
は1つだけである。それ故、最大値を与える相を
判別しこの判別された相に位相を確定するのが位
相判別器11の機能である。
但し、図2bに示した如く、P、Qいずれかの
チヤネルの誤りビツト数がn/4ビツトである場
合には、等しい相関値を与える相が2つ〔(P、
Q)と(Q、)又は(P、Q)と(、P)又
は(、P)と(、)又は(、)と
(Q、)〕発生する。この場合には、前述のよう
に不検出とするか、いずれかの相に任意に確定す
ることも考えられるが、フレーム同期パターンの
ビツト長nを4×m+2(mは自然数)とするこ
とにより、PチヤネルまたはQチヤネルの誤りビ
ツト数がn/4を取り得ないようにすることがで
きる。
チヤネルの誤りビツト数がn/4ビツトである場
合には、等しい相関値を与える相が2つ〔(P、
Q)と(Q、)又は(P、Q)と(、P)又
は(、P)と(、)又は(、)と
(Q、)〕発生する。この場合には、前述のよう
に不検出とするか、いずれかの相に任意に確定す
ることも考えられるが、フレーム同期パターンの
ビツト長nを4×m+2(mは自然数)とするこ
とにより、PチヤネルまたはQチヤネルの誤りビ
ツト数がn/4を取り得ないようにすることがで
きる。
次に位相判別器11の一実施例を図4に示し説
明する。図において、141,142,143,
144,145,146は比較器、151,15
2,153,154はAND回路である。各比較
器141〜146は、図の上側の第1入力が図の
下側の第2入力より大きい場合に“1”を出力す
る。また、AND回路152〜154の入力側に
付した白丸印はインパータを意味する。本回路へ
の入力は4つの相関値である。従つて、6つの比
較器141〜146を用いて相互に比較し、その
結果をAND回路151〜154により処理し、
最大値を与える位相に対応する出力端子13,1
4,15,16へ“1”を出力する。
明する。図において、141,142,143,
144,145,146は比較器、151,15
2,153,154はAND回路である。各比較
器141〜146は、図の上側の第1入力が図の
下側の第2入力より大きい場合に“1”を出力す
る。また、AND回路152〜154の入力側に
付した白丸印はインパータを意味する。本回路へ
の入力は4つの相関値である。従つて、6つの比
較器141〜146を用いて相互に比較し、その
結果をAND回路151〜154により処理し、
最大値を与える位相に対応する出力端子13,1
4,15,16へ“1”を出力する。
(発明の効果)
以上詳細に説明したように、本発明によれば低
C/N条件下においても、フレーム同期パターン
を安定して検出することのできるフレーム同期パ
ターン検出器を提供することができる。
C/N条件下においても、フレーム同期パターン
を安定して検出することのできるフレーム同期パ
ターン検出器を提供することができる。
図1は4相位相偏移変調(4相PSK)のベク
トル図、図2は従来方式および本発明におけるフ
レーム同期パターンの検出特性を説明するための
図、図3は本発明方式におけるフレーム同期パタ
ーン検出回路の構成例を示すブロツク図、図4は
図3に示す位相判別器の1例を示すブロツク図で
ある。 1……受信系列P′の入力端子、2……受信系列
Q′の入力端子、3……P相関器、4,7……シ
フトレジスタ、5……相関器、6……Q相関
器、8……相関器、91,92,93,94…
…加算器、10……判定器、11……位相判別
器、12,13,14,15,16……出力端
子、141,142,143,144,145,
146……比較器、151,152,153,1
54……AND回路。
トル図、図2は従来方式および本発明におけるフ
レーム同期パターンの検出特性を説明するための
図、図3は本発明方式におけるフレーム同期パタ
ーン検出回路の構成例を示すブロツク図、図4は
図3に示す位相判別器の1例を示すブロツク図で
ある。 1……受信系列P′の入力端子、2……受信系列
Q′の入力端子、3……P相関器、4,7……シ
フトレジスタ、5……相関器、6……Q相関
器、8……相関器、91,92,93,94…
…加算器、10……判定器、11……位相判別
器、12,13,14,15,16……出力端
子、141,142,143,144,145,
146……比較器、151,152,153,1
54……AND回路。
Claims (1)
- 1 4相位相偏移変調−同期検波方式を用いたデ
イジタル通信で、2列の受信信号系列中に挿入さ
れたnビツトのフレーム同期パターンを検出する
ことにより受信信号系列の位相の確定、ならびに
フレーム同期を確立するフレーム同期方式におい
て、受信信号の位相不確定除去のために用意され
た4種類の位相の組合わせのフレーム同期パター
ン検出器のうち、複数のフレーム同期パターン検
出器でフレーム同期パターンを検出したとみなし
た時には、フレーム同期パターンと受信信号系列
との相関値が最も高い位相の組合わせの検出器を
選択することにより位相不確定を除去する機能を
用いることにより、フレーム同期パターン長nビ
ツト中の許容誤りビツト数をn/4ビツト以上に
も設定でき、フレーム同期パターン長の増大なし
にフレーム同期パターンの不検出確率を抑えるよ
うに構成されたことを特徴とするフレーム同期パ
ターン検出方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60229818A JPS6291044A (ja) | 1985-10-17 | 1985-10-17 | フレ−ム同期パタ−ン検出方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60229818A JPS6291044A (ja) | 1985-10-17 | 1985-10-17 | フレ−ム同期パタ−ン検出方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6291044A JPS6291044A (ja) | 1987-04-25 |
JPH0423977B2 true JPH0423977B2 (ja) | 1992-04-23 |
Family
ID=16898147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60229818A Granted JPS6291044A (ja) | 1985-10-17 | 1985-10-17 | フレ−ム同期パタ−ン検出方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6291044A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0828704B2 (ja) * | 1988-09-07 | 1996-03-21 | 国際電信電話株式会社 | ユニークワード検出方式 |
JPH02145982A (ja) * | 1988-11-28 | 1990-06-05 | Anritsu Corp | 位相変調搬送波再生装置 |
KR100396286B1 (ko) * | 1999-05-29 | 2003-09-02 | 삼성전자주식회사 | 비동기식 부호분할다중접속 통신시스템의 동기워드 생성 및 송수신장치 및 방법 |
-
1985
- 1985-10-17 JP JP60229818A patent/JPS6291044A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS6291044A (ja) | 1987-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5619507A (en) | Method and apparatus for establishing and maintaining frame synchronization in a satellite communication system | |
JPH0828704B2 (ja) | ユニークワード検出方式 | |
US7899139B2 (en) | Phase error correction circuit and receiver incorporating the same | |
US4259663A (en) | Contention interference detection by comparison of transmitted and received signal information | |
EP0158515A2 (en) | Diversity system of selection type equipped with a code correction/switch circuit for receiving a psk or qam wave carrying differentially encoded signal | |
US6438187B1 (en) | Phase processor for data pattern correlator | |
JPS62122349A (ja) | モデム | |
JPH06205062A (ja) | 遅延検波回路 | |
JPS58131767A (ja) | デジタル情報信号の伝送・受信装置 | |
US6396953B1 (en) | Data pattern correlator | |
JPH0423977B2 (ja) | ||
JPS5855709B2 (ja) | 位相復調装置 | |
US9641312B1 (en) | Method for symbol clock recovery in pulse position modulation (PPM) systems | |
EP0954145B1 (en) | Demodulator with two phase detectors having different detecting methods | |
JP2001223674A (ja) | スペクトル拡散復調器 | |
JP3065400B2 (ja) | トレーニング信号検出方式 | |
JP3298996B2 (ja) | フェージング検出方法及び回路 | |
JP2966695B2 (ja) | 受信機 | |
JP3354452B2 (ja) | 同期再生回路 | |
JP2912246B2 (ja) | 復調システム | |
JPH0644757B2 (ja) | フレ−ム同期方式 | |
JPH0712164B2 (ja) | フレーム同期装置 | |
JPH0677941A (ja) | ダイバーシチ無線送受信方式 | |
JP2841980B2 (ja) | 復調位相検出装置 | |
JPH06101718B2 (ja) | Tdmaフレ−ム同期方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |