JP3354452B2 - 同期再生回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＲＤＳ放送信号や
ＦＭ多重放送信号中に含まれるデジタルデータを復調す
る装置にかかわり、特に、デジタルデータの同期検出方
式に関する。

【０００２】

【従来の技術】一般に、送信側と受信側の同期を取るた
めに、送信すべき信号に一定の周期で予め定められた同
期信号を付加することが行われている。デジタル信号を
受信するシステムにおいては、システムの同期を確立す
るために送信時に付加された同期信号を正確に検出し、
その周期性を判断することによって、同期をとってい
た。

【０００３】従来では、伝送路中に、しばしばマルチパ
ス等の妨害によるノイズが発生し、このノイズの影響で
正しく同期タイミングが検出されないことがある。そこ
で、伝送路上においてデータに誤りが発生することを考
慮して、受信側の同期回路は、予め、最初に同期パター
ンを検出してから、周期性を満足する同期パターンを所
定回数検出するように構成される。つまり、前記同期回
路において、正しい同期パターンを所定回数検出すれ
ば、受信側のデジタルデータ復調システムの同期を確立
するようにしている。このような構成を一般に保護回路
と呼び、非同期時の後方期間において保護動作を行うた
め、後方保護回路と呼ばれている。

【０００４】ところで、例えばＲＤＳ放送においては、
図２に示すように１ブロックのデータは２６ビットで構
成され、そのうちデータが１６ビット、誤り訂正用デー
タ（チェックワード）が１０ビットある。また４つのブ
ロックデータにより１グループが構成され、各ブロック
のチェックワード部に付加された特定の同期パターン
（オフセットワード）の周期性を利用してブロック同期
およびグループ同期が検出される。この特定の同期パタ
ーンにはＡ、Ｂ、Ｃ、Ｃ’、Ｄ、Ｅなどの種類があり、
それぞれオフセットワードＡ、オフセットワードＢなど
と呼ばれる。オフセットワードの検出は受信された２６
ビットの各ブロック信号からそのシンドロームを計算
し、該シンドロームが各オフセットワードに対応した特
定のパターンとなることを検出して行う。具体的に、Ｒ
ＤＳ放送では、伝送されるオフセットワードが例えばＡ
→Ｂ→Ｃ（Ｃ’）→Ｄ→Ａの順序で循環するように決め
られており、この順序で２６ビットおきにオフセットワ
ードを検出することによって、同期をとるようにしてい
る。

【０００５】図３は、ＲＤＳ放送における後方保護回路
を示す従来回路である。入力端子１から入力されたＲＤ
Ｓ多重信号は復調回路２で図４ａのＲＤＳデータａに復
調されるとともに、ＲＤＳデータａに基づき図４ｂのク
ロックｂに再生され、その後ＲＤＳデータａ及びクロッ
クｂはオフセットワード検出回路３に入力される。図４
のように、ＲＤＳデータａが１ビット出力するのと同時
に、クロックｂが１クロック分出力される。オフセット
ワード検出回路３において、ＲＤＳデータａはスイッチ
３１を介して２６ビットのバッファレジスタ３２に入力
されるとともに、クロックｂはクロックコントロール回
路３３に入力される。スイッチ３１は図４ｄのようなス
イッチ信号ｄに応じて端子３１ａに閉じられる。クロッ
クコントロール回路３３は、クロックｂに基づいて復調
回路２から１ビットのデータが出力される度に、シフト
クロックｃを前記レジスタ３２に出力するので、復調出
力ａはバッファレジスタ３２に取り込まれる。１ビット
のＲＤＳデータａの取り込みの後、スイッチ信号ｄに応
じてスイッチ３１は端子３１ｂに閉じられ、クロックコ
ントロール回路３３は図４ｃのような２６発の高速のシ
フトクロックｃをバッファレジスタ３２に出力する。そ
の結果、バッファレジスタ３２内の２６ビット分のデー
タが巡回シフトする。つまり、ＲＤＳのデータが復調回
路２から１ビット出力されると、このデータはバッファ
レジスタ３２に新しいデータとして取り込まれ、バッフ
ァレジスタ３２中の最も古いデータが除かれる。その結
果、バッファレジスタ３２には常に最新の２６ビット分
（ＲＤＳデータの１ブロック分に相当するビット数）の
復調データが保持される。また、ＲＤＳデータの次のビ
ットが入力されるまでの間に１回巡回シフトされること
になるので、１ブロック分のＲＤＳデータｅが次段のシ
ンドローム回路３５に入力される。１シンドローム分の
出力ｅはシンドローム回路３５に入力され、ＲＤＳブロ
ックデータのシンドロームが計算される。ところで、復
調回路２から出力されたＲＤＳデータではどこからどこ
までがブロックか、または、データやチェックワード＋
オフセットワードかわからない状態である。そこで、バ
ッファ回路３２を使用することによって、２６ビット分
のＲＤＳデータを１ビットずつずらしながら、２６ビッ
トのＲＤＳデータのシンドロームを計算することによ
り、ブロック範囲やデータ範囲等を検出している。

【０００６】シンドローム回路３５の出力ｆはオフセッ
トワード判定回路３６に入力され、シンドロームのうち
１０ビットのパターンが各オフセットワードの固有パタ
ーンとなっているか否かが判定される。オフセットワー
ド判定回路３６の判定出力ｇはそのオフセットワードの
種類を示す出力（判定出力ｇに含む）であって、その後
同期検出回路４に入力され、オフセットワードが正しい
順序でかつ周期的に検出されるか否かで、ＲＤＳデータ
の同期を検出する。

【０００７】

【発明が解決しようとする課題】しかし、受信された信
号はマルチパス妨害などの影響によりノイズ成分を多く
含んでおり、これらの伝送エラーの影響によりＲＤＳデ
ータの値が変わり、正しい同期タイミングを検出できな
いという問題がある。つまり、シンドローム回路３５に
おいて、ノイズによりデータの値が変わると、オフセッ
トワードに対応した正しいシンドロームのパターンが変
わり、正確なシンドロームの計算結果が得られなくなく
なるので、オフセットワードも得られなくなり、その結
果同期がとれなくなるからである。

【０００８】また、同期検出回路４において、正しい同
期パターンを所定回数検出すれば、受信側のデジタルデ
ータ復調システムの同期を確立するようにしているの
で、ノイズの影響により一度間違ったタイミングで同期
検出回路４が同期をとろうとすると、保護動作により間
違ったタイミングを基準にして同期を確立しようとする
ために、保護動作の時間分だけ同期確立が遅れるという
問題が発生する。

【０００９】

【課題を解決するための手段】本発明は、予め定められ
た同期データが付加されたデータ信号を受信し、該同期
データの周期性を検出して受信システムの同期を確立す
る同期再生回路において、前記データ信号を復調して復
調データを得るとともに、前記復調データの各データの
確からしさを示す信頼度情報ビットを前記各データに対
応して出力する復調回路と、前記復調データに応じて前
記同期データ中のパターンを検出する同期パターン検出
回路と、同期パターン検出回路において、前記信頼度情
報ビットに応じて前記復調データ信号を加工してデータ
パターンを生成するパターン生成回路と、同期パターン
検出回路において、前記データパターンより同期データ
のパターンを検出するパターン検出回路とを備え、前記
同期パターン検出回路の検出条件を前記信頼度情報ビッ
トに応じて変更することを特徴とする。

【００１０】さらに、該同期パターン検出回路の出力に
より、前記同期データの周期性を所定の条件に従って検
出する同期検出回路とを備え、前記同期検出回路が信頼
度情報ビットに応じて制御されることを特徴とする。ま
た、前記同期パターン検出回路において、当該検出回路
のバッファレジスタにおけるデータ信号および信頼度情
報ビットを、復調回路からのデータ信号の取り込みから
次の取り込みの期間に、信頼度の低いデータ信号の全て
取り得る組み合わせｎの分だけ巡回シフトし、前記デー
タ信号を反転または非反転する加工信号を前記巡回シフ
トされて出力されるバッファレジスタの出力に演算させ
ることで、信頼度の低いデータ信号を反転または非反転
し、２のｎ乗の種類のデータを生成しパターン検出に用
いることを特徴とする。

【００１１】さらに、前記パターン生成回路は、信頼度
の低い復調データを反転または非反転して、データパタ
ーンを生成することを特徴とする。またさらに、前記同
期データの付加されたブロック単位で前記信頼度情報ビ
ットを加算処理し、該加算結果に従って前記ブロック単
位での受信信号の信頼度を判定する判定回路を備え、判
定結果に従って前記同期パターン検出回路または前記同
期検出回路を制御することを特徴とする。

【００１２】さらにまた、前記判定回路は、前記加算結
果に応じて、前記受信信号の信頼度が低いと判定された
とき、前記同期パターン検出回路に前記ブロック中の同
期データパターンの検出を行わせないことを特徴とす
る。また、前記判定回路は、前記加算結果に応じて前記
受信信号の信頼度が低いと判断されるとき、前記同期検
出回路において信頼度が低いブロック中の同期データに
より同期検出を行わせないことを特徴とする。

【００１３】さらにまた、前記同期検出回路の同期保護
条件を満足する複数ブロックの前記信頼度を加算処理
し、前記複数ブロックの信頼度の和を所定の値と比較し
て、前記同期検出回路を制御することを特徴とする。ま
た、前記同期保護条件を満足する複数ブロックの信頼度
和が所定の値よりも低い場合には、前記同期検出回路の
同期検出を禁止することを特徴とする。

【００１４】本発明によれば、データ復調する際に、復
調データの信頼度を出力することが可能であり、この信
頼度データを利用して同期検出を行う。信頼度データと
は復調データの信頼性を示すものであり、信頼度の高い
データは間違って復調された可能性は低く、信頼度の低
いデータは間違って復調された可能性がある。このため
信頼度の低いデータに対して、可能性のある全ての組み
合わせのデータパターンを生成し、生成されたデータに
対して同期検出を行う。

【００１５】

【発明の実施の形態】図１は本発明の実施の形態であ
り、５は入力端子１からの多重信号をＲＤＳデータａに
復調し、ＲＤＳデータに同期したＲＤＳクロックｂを再
生するとともに、信頼度データｈを生成する復調回路、
３は信頼度データｈに基づいてＲＤＳデータｅを加工
し、加工されたＲＤＳデータに応じてオフセットワード
を検出するオフセットワード検出回路、４はオフセット
ワード検出回路３の出力により同期検出動作が制御され
る同期検出回路である。さらに、オフセット検出回路３
は、ＲＤＳデータａを取り込むためのスイッチ３０１
と、信頼度データｈを取り込むためのスイッチ３０２
と、ＲＤＳデータａを取り込み、取り込まれたデータを
スイッチ３０１を介して巡回シフトするバッファレジス
タ３０３と、信頼度データｈを取り込み、取り込まれた
データを巡回シフトするバッファレジスタ３０４と、Ｒ
ＤＳクロックｂとバッファレジスタ３０４の出力ｉとに
応じて、ＲＤＳデータを加工するための加工信号ｊと同
期検出動作を制御する同期制御信号ｋとを出力する軟判
定制御回路３０５と、加工信号ｊに応じてバッファレジ
スタ３０３の出力ｅを加工するＥＸ−ＯＲゲート３０６
と、シンドローム回路３５と、オフセットワード判定回
路３６とにより構成される。

【００１６】図１において、入力端子端子１から入力さ
れたＲＤＳ多重信号は復調回路２におてＲＤＳデータａ
に復調され、ＲＤＳデータａに同期するクロックｂが再
生され、復調データの確からしさを示す信頼度データｈ
が生成される。信頼度データｈの生成は、復調回路２が
ＲＤＳ多重信号の受信レベルを図６のように示されるス
レッショルドレベルＶＨ、ＶＬと比較し、受信レベルが
ＶＨより大きいかまたはＶＬより小さいとき、１レベル
の信頼度情報ビットを出力し、受信レベルがＶＨとＶＬ
との間にあるとき、０レベルの信頼度情報ビットを出力
するようにして行われる。よって、復調データの確から
しさの度合いが大きいとき１レベルの信頼度情報ビット
を出力し、度合いが小さいとき０レベルの信頼度情報ビ
ットを出力する。

【００１７】ＲＤＳデータａ、ＲＤＳクロックｂ及び信
頼度データｈはオフセットワード検出回路３中のバッフ
ァレジスタ３０３、３０４及び軟判定制御回路３０５に
それぞれ入力される。軟判定制御回路３０５は、図４に
示されるように、ＲＤＳクロックｃが入力されると、シ
フトクロックｃ及びスイッチ信号ｄを出力する。スイッ
チ３０１及び３０２はスイッチ信号ｄによって端子３０
１ａ及び３０２ａ側に切り換わる。尚、図４に示される
タイミングのように１ビットのＲＤＳデータａ及びそれ
に対応する信頼度データｈを取り込むときスイッチ３０
１及び３０２は端子３０１ａ側及び３０２ａ側に切り換
わり、巡回シフトが行われるときは端子３０１ｂ側及び
３０２ｂ側に切り換わる。

【００１８】その結果、ＲＤＳデータａは３０１ａ側に
閉じられたスイッチ３０１を介して２６ビットのバッフ
ァレジスタ３０３に入力され、シフトクロックｃのタイ
ミングで取り込まれるとともに、信頼度データｈは３０
２ａ側に閉じられたスイッチ３０２を介して２６ビット
のバッファレジスタ３０４に入力され、シフトクロック
ｃにより取り込まれる。つまり、復調回路５から１ビッ
トのＲＤＳデータａが出力される度に、バッファレジス
タ３０３及び３０４に最新のＲＤＳデータが取り込まれ
る。

【００１９】１ビットのＲＤＳデータａ及び信頼度デー
タｈが取り込まれた後、軟判定制御回路３０５のスイッ
チ信号ｄが図４ｄのように変化し、スイッチ３０１は端
子３０１ｂ側に、スイッチ３０２は端子３０２ｂ側に閉
じられる。その後、軟判定制御回路３０５は高速のシフ
トクロックｃをバッファレジスタ３０３及び３０４に出
力して、バッファレジスタ３０３及び３０４内の２６ビ
ット分のＲＤＳデータ及び信頼度データをそれぞれ巡回
シフトする。この巡回シフト回数は図３の従来例では１
回だったが、本実施形態の場合バッファレジスタ３０４
内にある信頼度データに依存する。

【００２０】つまり、本実施形態の場合、ＲＤＳデータ
ａの信頼度データｈは、信頼度の高いデータは「１」、
信頼度の低いデータは「０」なる値を有するものとし
て、１ビットで与えられている。軟判定回路３０５は、
バッファレジスタ３０４内にある信頼度データｈのうち
「０」になる信頼度情報ビットの数をｎ個とするとき、
２のｎ乗回だけ繰り返してバッファレジスタ３０３及び
３０４のデータを巡回シフトする。この回数は、後述す
るように、信頼度の低いＲＤＳデータビットの数より導
き出される信頼度の低いデータがとり得る組み合わせに
対応している。

【００２１】軟判定制御回路３０５は信頼度の低いデー
タタイミングにおいて、ＲＤＳデータｅを反転または非
反転する加工信号ｊをＥＸ−ＯＲゲート３０６の一方の
入力に出力する。ＥＸ−ＯＲゲート３０６の他方の入力
には巡回シフトされて出力されるバッファレジスタ３０
３の出力ｅが入力される。その結果、信頼度の低いデー
タは加工信号ｊにより反転または非反転されて、２のｎ
乗の種類のデータが順次シンドローム回路３５に入力さ
れる。ＥＸ−ＯＲゲート３０６において、信頼度の高い
ＲＤＳデータｅに対しては常に非反転され、ＲＤＳデー
タビットは変わらず、信頼度の低いＲＤＳデータｅは反
転される。

【００２２】ここで図５に示す特性図を示しながら、さ
らに説明を続ける。尚、実際の１ブロックのデータ数は
上記されているように２６ビットであるが、説明を簡単
にするため１ブロックのデータが８ビットで構成される
ものとする。復調回路２から出力されるＲＤＳデータａ
が図５ア、信頼度データが図５イのようであるとする
と、この場合信頼度が「０」となるデータが第３ビット
目と第５ビット目に存在する。データアの第３ビット目
のＲＤＳデータ「０」と第５ビット目のＲＤＳデータ
「１」は信頼度が低いと判断できる。信頼度の低下は、
マルチパス等に起因するノイズにより起こる。実際には
「１」であるＲＤＳデータの受信レベルがノイズの影響
により低下したり、実際は「０」であるＲＤＳデータの
受信レベルが高くなることにより、受信レベルがスレッ
ショルドＶＨ及びＶＬの間になり、信頼度が低いと判断
される。信頼度の低いデータは実際には「０」のＲＤＳ
データになる可能性もあり、「１」のＲＤＳデータにな
る可能性もある。よって、図５においては、第３及び第
５ビット目のＲＤＳデータは「０」または「１」のいず
れかになり、このビットの取り得る組み合わせは、
（０、０）、（０、１）、（１、０）、（１、１）の４
通りになる。つまり、信頼度の低いデータは２ビットの
ため、２の２乗である４通りのデータが考えられるわけ
である。

【００２３】バッファレジスタ３０３及び３０４におい
て、１回目の巡回シフトが行われると、バッファレジス
タ３０３の出力ｅはＥＸ−ＯＲゲート３０６に入力さ
れ、バッファレジスタ３０４の出力ｉは軟判定制御回路
３０５に入力される。軟判定制御回路３０５は、信頼度
の低いデータの数と何ビット目に存在するか検出し、図
５のデータの場合この検出結果を基に１回目の巡回シフ
トを含めた４回の巡回シフトを行わせ、４種類の加工信
号ｊを出力する。図５の例ではＲＤＳデータの３ビット
目及び５ビット目の信頼度が低いため、加工信号ｊは図
５ウ〜カの４種類になる。

【００２４】１回目の巡回シフトの際には、バッファレ
ジスタ３０３の出力ｅがＥＸ−ＯＲゲート３０６に入力
されるタイミングで、軟判定制御回路３０５は図５ウの
ように全てのビットが「０」になる加工信号ｊをＥＸ−
ＯＲゲート３０６に出力する。ＥＸ−ＯＲゲート３０６
において、図５アのデータｅと図５ウの加工信号ｊとが
各ビット毎にゲートされ、ＥＸ−ＯＲゲート３０６から
図５キのように出力ｅを非反転された出力ｌが得られ
る。

【００２５】その後、バッファレジスタ３０３及び３０
４で、３回の巡回シフトが行われる。軟判定制御回路３
０５は残りの図５エ〜カの３種類の加工信号ｊを巡回シ
フト毎に発生させて、バッファレジスタ３０３の出力ｅ
に同期させて前記ＥＸ−ＯＲゲート３０６に加工信号ｊ
を入力させる。ＥＸ−ＯＲゲート３０６においては、
「１」の加工信号ビットが入力されると出力ｅのビット
は反転される。図５エのように３ビット目が「１」にな
る加工信号ｊにより、ＥＸ−ＯＲゲート３０８から出力
ｅの３ビット目を反転した出力ｌ（図５ク）が得られ
る。また、図５オのように５ビット目が「１」になる加
工信号ｊにより、ＥＸ−ＯＲゲート３０８から出力ｅの
５ビット目を反転した出力ｌ（図５ケ）が得られ、さら
に、図５カのように３及び５ビット目が「１」になる加
工信号ｊにより、ＥＸ−ＯＲゲート３０８から出力ｅの
３及び５ビット目を反転した出力ｌ（図５コ）が得られ
る。

【００２６】それぞれ図５キ〜コに示す出力データｌは
シンドローム回路３５に順次入力される。シンドローム
回路３５では入力されたブロックデータのシンドローム
を計算する。シンドロームの計算結果はオフセットワー
ド判定回路３６に入力され、シンドロームのデータパタ
ーンが各オフセットワードの固有のパターンとなってい
るかどうかが検出される。オフセットワード判定回路３
６は検出出力とオフセットワードの種類とを同期検出回
路４に出力し、同期検出回路４で正しい順序でオフセッ
トワードが周期的に検出されたかどうかが判定され、同
期を検出する。

【００２７】よって、本実施形態では、復調回路２から
のＲＤＳデータの取り込みから次の取り込みの期間に、
信頼度の低いＲＤＳデータの全て取り得る組み合わせの
分だけ、ＲＤＳデータを加工し、加工された全てのデー
タのシンドロームを検出する。尚、バッファレジスタ３
０３及び３０４の巡回シフト動作はＲＤＳデータの１ビ
ットの伝送期間に行われなければならないので、シフト
クロックｃは１ビット期間に比べ高速なクロックが用い
られる。

【００２８】また、本実施形態では信頼度データは１ビ
ットで与えていたが、複数ビットで形成された多値レベ
ルで与えられても可能であって、その場合には所定レベ
ルと比較して信頼度が低いと判断されるデータについて
上記のような処理を行うとよい。ところで、このように
信頼度データを用いて軟判定を行うことで、従来ではマ
ルチパスによるエラーのために検出できなかったオフセ
ットワードを検出することができるようになり、同期を
検出する可能性が高まる。しかし、一方では、オフセッ
トワードではないにもかかわらず、見かけ上正しく加工
されたオフセットワードを誤検出して、同期検出する可
能性も高まる。そこで、軟判定制御回路３０５は、バッ
ファレジスタ３０４内の２６ビットの信頼度情報ビット
を積算し、積算結果をブロック信頼度情報ｋとして同期
検出回路４に出力する。同期検出回路４ではブロック信
頼度ｋを基に同期検出動作を制御する。ブロック信頼度
ｋが所定値より大きいと、見かけ上正しい偽のオフセッ
トワードが現れる可能性が低いとして同期検出を行わ
せ、ブロック信頼度ｋが小さいと見かけ上正しい偽のオ
フセットワードが現れる可能性が高いとして同期検出を
禁止する。例えば、図５に示すような８ビットの場合、
ブロック信頼度ｋ（信頼度イの積算値）は６となる。同
期検出回路４はブロック信頼度「６」は所定値「７」よ
りも小さいので、判定されたオフセットワードを用いて
同期検出を禁止するように制御する。実際には、ＲＤＳ
データは２６ビットなので、ブロック信頼度は０〜２６
となる。

【００２９】あるいは、前記ブロック信頼度情報ｋに従
ってオフセットワード判定回路３６を制御し、信頼度の
低いブロックではオフセットワードの判定または判定結
果の出力を禁止するように制御しても、誤った同期検出
を防止できる。また、ブロック信頼度が所定値より低い
場合、シフトクロックｃの出力を停止し、シンドローム
計算結果のオフセットワード判定回路３６への入力を禁
止しても、誤った同期検出の防止を行うことも可能であ
る。

【００３０】また、同期検出回路４で同期検出する場
合、後方保護により最低２ブロックの同期タイミングが
正しいタイミングのときに同期検出するため、これらの
２ブロック分のブロック信頼度の和を計算し、２ブロッ
ク分のブロック信頼度が所定の値よりも小さい場合は同
期検出またはオフセットワード判定を禁止することも可
能である。さらには、一度同期タイミングを検出した
後、上記の２ブロック分の信頼度の和がより大きな他の
同期タイミングを検出したときにはその同期タイミング
に強制的に切り替えるように制御することによっても、
誤った同期検出の防止が可能である。

【００３１】

【発明の効果】本発明によれば、復調データの信頼度を
用いて同期検出することで、マルチパスの影響で従来検
出できなかった同期パターンを検出することができる。
特に、信頼度の低いデータは間違って復調された可能性
があるので、信頼度の低いデータに対して、可能性のあ
る全ての組み合わせの同期パターンを生成し、該生成デ
ータに対して同期検出を行う。その為、同期検出の確実
性を高めることができ、同期検出能力を向上させること
ができる。

【００３２】また、復調データのブロック毎の信頼度を
評価することによって、見かけ上正しく生成された偽の
データパターンでの誤同期を避け、より確実な同期検出
を行うことができる。

【図面の簡単な説明】

【図１】本発明の実施の形態を示すブロック図である。

【図２】ＲＤＳデータのグループ構造を示す構成図であ
る。

【図３】従来の実施形態を示すブロック図である。

【図４】オフセットワード検出回路の動作を説明するた
めのタイミング図である。

【図５】軟判定同期検出の動作を説明するためのデータ
図である。

【図６】信頼度情報の生成動作を説明するための特性図
である。

【符号の説明】

３ オフセットワード検出回路 ４ 同期検出回路 ５ 復調回路 ３５ シンドローム回路 ３６ オフセットワード判定回路 ３０１、３０２ スイッチ ３０３、３０４ バッファレジスタ ３０５ 軟判定制御回路 ３０６ ＥＸ−ＯＲゲート

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 7/08 H04J 3/06

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】 予め定められた同期データが付加された
   データ信号を受信し、該同期データの周期性を検出して
   受信システムの同期を確立する同期再生回路において、
   前記データ信号を復調して復調データを得るとともに、
   前記復調データの各データの確からしさを示す信頼度情
   報ビットを前記各データに対応して出力する復調回路
   と、前記復調データに応じて前記同期データ中のパター
   ンを検出する同期パターン検出回路と、同期パターン検
   出回路において、前記信頼度情報ビットに応じて前記復
   調データ信号を加工してデータパターンを生成するパタ
   ーン生成回路と、同期パターン検出回路において、前記
   データパターンより同期データのパターンを検出するパ
   ターン検出回路とを備え、 前記同期パターン検出回路の検出条件を前記信頼度情報
   ビットに応じて変更することを特徴とする同期再生回
   路。
2. 【請求項２】 さらに、該同期パターン検出回路の出力
   により、前記同期データの周期性を所定の条件に従って
   検出する同期検出回路とを備え、前記同期検出回路が信
   頼度情報ビットに応じて制御されることを特徴とする請
   求項１記載の同期再生回路。
3. 【請求項３】 前記同期パターン検出回路において、当
   該検出回路のバッファレジスタにおけるデータ信号およ
   び信頼度情報ビットを、復調回路からのデータ信号の取
   り込みから次の取り込みの期間に、信頼度の低いデータ
   信号の全て取り得る組み合わせｎの分だけ巡回シフト
   し、 前記データ信号を反転または非反転する加工信号を前記
   巡回シフトされて出力されるバッファレジスタの出力に
   演算させることで、信頼度の低いデータ信号を反転また
   は非反転し、２のｎ乗の種類のデータを生成しパターン
   検出に用いることを特徴とする請求項１または２に記載
   の同期再生回路。
4. 【請求項４】 前記パターン生成回路は、信頼度の低い
   復調データを反転または非反転して、データパターンを
   生成することを特徴とする請求項１記載の同期再生回
   路。
5. 【請求項５】 さらに、前記同期データの付加されたブ
   ロック単位で前記信頼度情報ビットを加算処理し、該加
   算結果に従って前記ブロック単位での受信信号の信頼度
   を判定する判定回路を備え、判定結果に従って前記同期
   パターン検出回路または前記同期検出回路を制御するこ
   とを特徴とする請求項１記載の同期再生回路。
6. 【請求項６】 前記判定回路は、前記加算結果に応じ
   て、前記受信信号の信頼度が低いと判定されたとき、前
   記同期パターン検出回路に前記ブロック中の同期データ
   パターンの検出を禁止することを特徴とする請求項５記
   載の同期再生回路。
7. 【請求項７】 前記判定回路は、前記加算結果に応じて
   前記受信信号の信頼度が低いと判断されるとき、前記同
   期検出回路において信頼度が低いブロック中の同期デー
   タによる同期検出を禁止することを特徴とする請求項５
   記載の同期再生回路。
8. 【請求項８】 前記同期検出回路の同期保護条件を満足
   する複数ブロックの前記信頼度を加算処理し、前記複数
   ブロックの信頼度の和を所定の値と比較して、前記同期
   検出回路を制御することを特徴とする請求項２記載の同
   期再生回路。
9. 【請求項９】 前記同期保護条件を満足する複数ブロッ
   クの信頼度和が所定の値よりも低い場合には、前記同期
   検出回路の同期検出を禁止することを特徴とする請求項
   ８記載の同期再生回路。