JPH04225539A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04225539A JPH04225539A JP40791990A JP40791990A JPH04225539A JP H04225539 A JPH04225539 A JP H04225539A JP 40791990 A JP40791990 A JP 40791990A JP 40791990 A JP40791990 A JP 40791990A JP H04225539 A JPH04225539 A JP H04225539A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor device
- semiconductor element
- silicon
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 24
- 239000010703 silicon Substances 0.000 claims abstract description 24
- 238000007789 sealing Methods 0.000 claims abstract description 14
- 229920005989 resin Polymers 0.000 claims description 12
- 239000011347 resin Substances 0.000 claims description 12
- 239000010409 thin film Substances 0.000 abstract description 3
- 230000002950 deficient Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】この発明は、半導体素子を直接回
路基板に取付ける半導体装置の製造方法に関する。
路基板に取付ける半導体装置の製造方法に関する。
【0002】
【従来の技術】回路基板に直接半導体素子を取付ける技
術はチップ・オン・ボード技術(以下、COBという)
と呼ばれ、軽薄短小の半導体装置として、腕時計に代表
される小型電子機器に多く使用されている半導体装置で
ある。従来このCOBの半導体装置の製造方法は、図2
に示す製造方法で行っていた。図3はCOBの半導体装
置の断面図と併せて従来例を説明する。第1の工程では
、回路基板1の所望の場所にシリコンダム2を形成する
工程、シリコンダム形成方法は、スタンピングと呼ばれ
る転写法、あるいは印刷法を持って形成される。
術はチップ・オン・ボード技術(以下、COBという)
と呼ばれ、軽薄短小の半導体装置として、腕時計に代表
される小型電子機器に多く使用されている半導体装置で
ある。従来このCOBの半導体装置の製造方法は、図2
に示す製造方法で行っていた。図3はCOBの半導体装
置の断面図と併せて従来例を説明する。第1の工程では
、回路基板1の所望の場所にシリコンダム2を形成する
工程、シリコンダム形成方法は、スタンピングと呼ばれ
る転写法、あるいは印刷法を持って形成される。
【0003】シリコンダムは、封止樹脂5の流れ出しを
防ぐために設けられる。シリコンは發水性を持っている
ため、封止樹脂をはじくため通常ダムとして使用されて
いる。シリコンダムは回路基板に形成後乾燥される第2
の工程では、回路基板上のシリコンダム内の所望の場所
に半導体素子3を接着する。通常ダイ・アタッチと呼称
する工程である。第3の工程では、回路基板上の配線パ
ターン6(以下、ボンディングパターンという)と、回
路基板上に接着された半導体素子上の電極とを細線6で
電気的に接続する。通常ワイヤボンドと呼称される工程
で、ワイヤボンディング機で、細線は通常Au線を用い
て、熱圧着、振動を用いて接続をはかっている。第4の
工程では、回路基板上の半導体素子と、細線の外部環境
からの保護を目的として、回路基板上のシリコンダムの
範囲内で半導体素子と細線を封止樹脂5で覆う工程で、
通常封止工程と呼称している。封止樹脂は通常エポキシ
系の樹脂が使用されている。
防ぐために設けられる。シリコンは發水性を持っている
ため、封止樹脂をはじくため通常ダムとして使用されて
いる。シリコンダムは回路基板に形成後乾燥される第2
の工程では、回路基板上のシリコンダム内の所望の場所
に半導体素子3を接着する。通常ダイ・アタッチと呼称
する工程である。第3の工程では、回路基板上の配線パ
ターン6(以下、ボンディングパターンという)と、回
路基板上に接着された半導体素子上の電極とを細線6で
電気的に接続する。通常ワイヤボンドと呼称される工程
で、ワイヤボンディング機で、細線は通常Au線を用い
て、熱圧着、振動を用いて接続をはかっている。第4の
工程では、回路基板上の半導体素子と、細線の外部環境
からの保護を目的として、回路基板上のシリコンダムの
範囲内で半導体素子と細線を封止樹脂5で覆う工程で、
通常封止工程と呼称している。封止樹脂は通常エポキシ
系の樹脂が使用されている。
【0004】以上の製造方法がCOBの半導体装置の製
造方法として知られていた。
造方法として知られていた。
【0005】
【発明が解決しようとする課題】しかし、従来の製造方
法では、シリコンダム形成の際、毛細管現象によりシリ
コンが周囲に流れ出し、このためワイヤボンド工程で細
線が接続されるボンディングパターンがシリコンの薄い
被膜で覆われることがしばしば発生していた。ワイヤボ
ンドで細線を確実に接続するためには、ボンディングパ
ターン上を清浄に保つことが絶対的な条件で、ボンディ
ングパターン上にシリコンの薄い被膜が形成されると、
細線の接続不良がしばしば発生するという課題があった
。
法では、シリコンダム形成の際、毛細管現象によりシリ
コンが周囲に流れ出し、このためワイヤボンド工程で細
線が接続されるボンディングパターンがシリコンの薄い
被膜で覆われることがしばしば発生していた。ワイヤボ
ンドで細線を確実に接続するためには、ボンディングパ
ターン上を清浄に保つことが絶対的な条件で、ボンディ
ングパターン上にシリコンの薄い被膜が形成されると、
細線の接続不良がしばしば発生するという課題があった
。
【0006】そこでこの発明は、従来のこのような課題
を解決するため、ワイヤボンド工程で細線を接続する際
、ボンディングパターンを清浄に保って、細線の接続不
良をなくすことが出来る製造方法を得ることを目的とし
ている。
を解決するため、ワイヤボンド工程で細線を接続する際
、ボンディングパターンを清浄に保って、細線の接続不
良をなくすことが出来る製造方法を得ることを目的とし
ている。
【0007】
【課題を解決するための手段】上記の課題を解決するた
めに、この発明はシリコンダムを形成する工程を、ワイ
ヤボンド工程の後にすることにして、ワイヤボンド工程
で細線の接続の際、ボンディングパターンを清浄な状態
に保つことが出来るようにした。
めに、この発明はシリコンダムを形成する工程を、ワイ
ヤボンド工程の後にすることにして、ワイヤボンド工程
で細線の接続の際、ボンディングパターンを清浄な状態
に保つことが出来るようにした。
【0008】
【作用】上記のように構成されたCOBの半導体の製造
方法においては、ワイヤボンド工程で、ボンディングパ
ターンが清浄な状態に保たれているため、細線の接続不
良をなくすことが出来るようになった。
方法においては、ワイヤボンド工程で、ボンディングパ
ターンが清浄な状態に保たれているため、細線の接続不
良をなくすことが出来るようになった。
【0009】
【実施例】以下に、この発明の実施例を図1、図3に基
づいて説明する。図1は、この発明のCOB半導体装置
の製造方法のフローを示す図であり、■のダイ・アタッ
チ工程で回路基板1の所望の場所に、半導体素子3を接
着する。■のワイヤボンド工程で、回路基板上の配線パ
ターン(ボンディングパターン)6と、回路基板上に接
着された半導体素子上の電極とを細線6で接続する。■
のシリコンダム形成工程で、回路基板上の所望の場所に
シリコンダム2を形成する。形成する方法は、転写法、
あるいはディスペンサ等を利用した描画法でシリコンダ
ムを形成することが出来る。■封止工程では、半導体素
子と細線の外部環境からの保護を目的として、回路基板
上のシリコンダムの範囲内で、半導体素子と、細線を封
止樹脂5で覆う、封止樹脂は通常エポキシ系樹脂が使用
されている。
づいて説明する。図1は、この発明のCOB半導体装置
の製造方法のフローを示す図であり、■のダイ・アタッ
チ工程で回路基板1の所望の場所に、半導体素子3を接
着する。■のワイヤボンド工程で、回路基板上の配線パ
ターン(ボンディングパターン)6と、回路基板上に接
着された半導体素子上の電極とを細線6で接続する。■
のシリコンダム形成工程で、回路基板上の所望の場所に
シリコンダム2を形成する。形成する方法は、転写法、
あるいはディスペンサ等を利用した描画法でシリコンダ
ムを形成することが出来る。■封止工程では、半導体素
子と細線の外部環境からの保護を目的として、回路基板
上のシリコンダムの範囲内で、半導体素子と、細線を封
止樹脂5で覆う、封止樹脂は通常エポキシ系樹脂が使用
されている。
【0010】この発明の製造方法では、シリコンダム形
成後、仮乾燥ですぐ連続的に封止工程で樹脂封止を行い
、シリコンダムと、封止樹脂を一緒に高温で乾燥するこ
ともできる。
成後、仮乾燥ですぐ連続的に封止工程で樹脂封止を行い
、シリコンダムと、封止樹脂を一緒に高温で乾燥するこ
ともできる。
【0011】
【発明の効果】この発明は、以上説明したように、シリ
コンダム形成工程をワイヤボンド工程の後で行うという
簡単な方法により、COB半導体装置の品質に重要な影
響を与える。ワイヤボンド工程での細線の接続を確実に
し、接続不良をなくすと同時に半導体装置の品質の向上
を図れるという効果がある。
コンダム形成工程をワイヤボンド工程の後で行うという
簡単な方法により、COB半導体装置の品質に重要な影
響を与える。ワイヤボンド工程での細線の接続を確実に
し、接続不良をなくすと同時に半導体装置の品質の向上
を図れるという効果がある。
【図1】本発明の半導体装置の製造方法の工程図である
。
。
【図2】従来の半導体装置の製造方法の工程図である。
【図3】COBの半導体装置の断面図である。
1 回路基板
2 シリコンダム
3 半導体素子
4 細線
5 封止樹脂
6 配線パターン
Claims (1)
- 【請求項1】 回路基板と、前記回路基板に直接半導
体素子を接着し、前記半導体素子と、前記回路基板の配
線パターンとを細線で電気的に接続し、前記細線を含む
範囲で前記半導体素子を樹脂で封止されている半導体装
置の製造方法において、前記回路基板に前記半導体素子
を接着する工程と、前記回路基板の配線パターンと、前
記半導体素子とを細線で電気的に接続する工程と、前記
半導体素子を囲んで、前記回路基板の所定の場所に前記
工程の後にシリコンダムを形成する工程と、前記シリコ
ンダムの範囲内で、前記細線および半導体素子を樹脂で
封止する工程と、からなることを特徴とする半導体装置
の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP40791990A JPH04225539A (ja) | 1990-12-27 | 1990-12-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP40791990A JPH04225539A (ja) | 1990-12-27 | 1990-12-27 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04225539A true JPH04225539A (ja) | 1992-08-14 |
Family
ID=18517439
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP40791990A Pending JPH04225539A (ja) | 1990-12-27 | 1990-12-27 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04225539A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06132626A (ja) * | 1992-10-21 | 1994-05-13 | Nec Corp | プリント配線板 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61216438A (ja) * | 1985-03-22 | 1986-09-26 | Nippon Kogaku Kk <Nikon> | 封止された電子部品の製造方法 |
-
1990
- 1990-12-27 JP JP40791990A patent/JPH04225539A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61216438A (ja) * | 1985-03-22 | 1986-09-26 | Nippon Kogaku Kk <Nikon> | 封止された電子部品の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06132626A (ja) * | 1992-10-21 | 1994-05-13 | Nec Corp | プリント配線板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2520575B2 (ja) | 集積回路チップ・パッケ―ジを基板の表面に電気的に且つ機械的に接続する弾力性リ―ド及びこれの製造方法 | |
JPH09252014A (ja) | 半導体素子の製造方法 | |
JPH06204272A (ja) | 半導体装置の製造方法 | |
KR20010070081A (ko) | 반도체 장치 및 그 제조 방법 | |
JPH04225539A (ja) | 半導体装置の製造方法 | |
KR940027134A (ko) | 반도체집적회로장치의 제조방법 | |
JPS63244631A (ja) | 混成集積回路装置の製造方法 | |
JPH0974149A (ja) | 小型パッケージ及びその製造方法 | |
JPH03157959A (ja) | 実装構造及び製造方法 | |
JP2746234B2 (ja) | 混成集積回路装置およびその製造方法 | |
JPH04352459A (ja) | 半導体装置 | |
JPH11150208A (ja) | 半導体素子の実装方法 | |
JP3145892B2 (ja) | 樹脂封止型半導体装置 | |
JP3004085B2 (ja) | 半導体装置 | |
JPH0493052A (ja) | 半導体集積回路装置 | |
JPS6221244A (ja) | 半導体装置 | |
JPH10214934A (ja) | 半導体装置及びその製造方法 | |
JP2000077433A (ja) | 半導体装置およびその製造方法 | |
JP2752950B2 (ja) | 半導体装置およびその製造方法 | |
JPH03268439A (ja) | 半導体装置の実装構造及び実装方法 | |
JPH05190611A (ja) | 半導体素子の実装方法及び半導体装置 | |
JPH0547835A (ja) | 半導体装置の実装構造 | |
JPS59202643A (ja) | Lsi接続方法 | |
JPH04154156A (ja) | 混成集積回路装置 | |
JPH02205351A (ja) | 樹脂封止型半導体装置 |