JPS59202643A - Lsi接続方法 - Google Patents
Lsi接続方法Info
- Publication number
- JPS59202643A JPS59202643A JP7780183A JP7780183A JPS59202643A JP S59202643 A JPS59202643 A JP S59202643A JP 7780183 A JP7780183 A JP 7780183A JP 7780183 A JP7780183 A JP 7780183A JP S59202643 A JPS59202643 A JP S59202643A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- resin film
- film
- bumps
- sealing resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明は、LSIを回路配線基板に接続するLSI接続
方法に関するものである。
方法に関するものである。
〈従来技術〉
LSIと回路との接続には様々な技術が開発さ乙
脣くいるが、ワイヤボンディング手法を除いてはLSI
のAノミ極側か基板側か、どちらかに接続リード又は接
続バンプを形成しなければならない。
のAノミ極側か基板側か、どちらかに接続リード又は接
続バンプを形成しなければならない。
LSI側に処理をする場合、ウェハーで処理するため、
工程が煩雑になり、品質の低下を招き易くチップ状のL
SIを処理することができない。基板側に形成する場合
も同様に工程が煩雑になり、コスト的にも割高になり、
仕上がり(高さ、大きさ)がバラツキ易いなどの問題か
ある。
工程が煩雑になり、品質の低下を招き易くチップ状のL
SIを処理することができない。基板側に形成する場合
も同様に工程が煩雑になり、コスト的にも割高になり、
仕上がり(高さ、大きさ)がバラツキ易いなどの問題か
ある。
〈発明の目的〉
本発明は、上記従来の問題点を解決できるLSI接続方
法を得ることを目的としてなされたものであり、LSI
と回路との接続部分を予め樹脂フィルムに形成し、この
フィルムもLSIを封止できるものにしておく。こうす
ることにより未処理のLSIと基板とを容易にボンディ
ングでき、なお且つLSIの封止も同時に行うことがで
き、工程の短縮化がはかれる。また、従来はフェイスダ
ウンボンディングの場合、チップ素子面と回路基板との
間隙に遮光及び防湿用の樹脂を流し込んでいるが、この
狭い間隙に流し込ませるため、その樹脂は溶剤成分が多
く樹脂成分が少ないものとならざるを得ず、樹脂本来の
防湿効果が小さくなっている。本発明はこのような問題
を解消することも目的としているものである。
法を得ることを目的としてなされたものであり、LSI
と回路との接続部分を予め樹脂フィルムに形成し、この
フィルムもLSIを封止できるものにしておく。こうす
ることにより未処理のLSIと基板とを容易にボンディ
ングでき、なお且つLSIの封止も同時に行うことがで
き、工程の短縮化がはかれる。また、従来はフェイスダ
ウンボンディングの場合、チップ素子面と回路基板との
間隙に遮光及び防湿用の樹脂を流し込んでいるが、この
狭い間隙に流し込ませるため、その樹脂は溶剤成分が多
く樹脂成分が少ないものとならざるを得ず、樹脂本来の
防湿効果が小さくなっている。本発明はこのような問題
を解消することも目的としているものである。
〈実施例)
実施例を第1図及び第2図に示す。
第1図に示すものは、ウェハーがらダイシングされたL
SIチップ1(2はパッド電極である)と回路基板7(
5:配線回路、6:基材)とを接続するために、ポリイ
ミド或いはポリアミド等の封止樹脂フィルム4(厚さ数
十ミクロン)にLSIの電極位置に対応してN/X’u
等のバンプ3を蒸着やメッキ等によって作成したものを
もってきて、熱圧着等により接続するものである。fB
)は接続完成図である。この後、封止樹脂フィルム4を
LSllの周囲に沿って適当に切り落とせば、完了であ
る。
SIチップ1(2はパッド電極である)と回路基板7(
5:配線回路、6:基材)とを接続するために、ポリイ
ミド或いはポリアミド等の封止樹脂フィルム4(厚さ数
十ミクロン)にLSIの電極位置に対応してN/X’u
等のバンプ3を蒸着やメッキ等によって作成したものを
もってきて、熱圧着等により接続するものである。fB
)は接続完成図である。この後、封止樹脂フィルム4を
LSllの周囲に沿って適当に切り落とせば、完了であ
る。
第2図は、バンプとしてメッキや印刷等によって作成し
たIII、/n(半田)バンプ3′を用いた例である。
たIII、/n(半田)バンプ3′を用いた例である。
この場合は、LSI電極2には予めNi −Au、Cr
−Cu−Au、Cr−Cu等の拡散防止膜8を形成(ウ
ェハープロセスで)したものを使わなければならない。
−Cu−Au、Cr−Cu等の拡散防止膜8を形成(ウ
ェハープロセスで)したものを使わなければならない。
しかし、接続が半田付けとなり低温で処理できるので、
フィルム材料選択範囲が広がる。この例に於ても、封止
樹脂フィルムにてボンディングと同時に封止を行うこと
ができる。
フィルム材料選択範囲が広がる。この例に於ても、封止
樹脂フィルムにてボンディングと同時に封止を行うこと
ができる。
なお、半田付は温度(300℃、3〜4秒)では封止樹
脂の硬化が不十分になる場合も出てくるか、そのときは
、半田伺は温度で仮硬化後、まとめて大量に本硬化させ
ればよい。この本硬化の際に半田が再び溶けても、周囲
に封止樹脂フィルムがあるため特に問題はない。
脂の硬化が不十分になる場合も出てくるか、そのときは
、半田伺は温度で仮硬化後、まとめて大量に本硬化させ
ればよい。この本硬化の際に半田が再び溶けても、周囲
に封止樹脂フィルムがあるため特に問題はない。
LSIチップの種類に応じて外部光を更に遮断する必要
がある場合は、別途、LSIチップを黒色樹脂でモール
ドするようにすればよい。
がある場合は、別途、LSIチップを黒色樹脂でモール
ドするようにすればよい。
バンプを有する封止樹脂フィルムの製造方法を第3図に
より説明する。
より説明する。
ポリエステルフィルム11上にA7Qi12をラミネー
トしたものを用意する。次に、ポリイミド或いはポリア
ミド等の樹脂フィルム13をAノ膜19、、>iと被覆
し、適当な方法によりバンプ形成用穴14をあける。そ
して、この穴の部分にメッキによって8区等のバンプ1
5を形成する。しかる後、ポリエステルフィルム11及
びA7膜12を剥がす。ポリエステルフィルム11は機
械的に剥がれるか、Azlli12はエツチング法によ
り除去される。
トしたものを用意する。次に、ポリイミド或いはポリア
ミド等の樹脂フィルム13をAノ膜19、、>iと被覆
し、適当な方法によりバンプ形成用穴14をあける。そ
して、この穴の部分にメッキによって8区等のバンプ1
5を形成する。しかる後、ポリエステルフィルム11及
びA7膜12を剥がす。ポリエステルフィルム11は機
械的に剥がれるか、Azlli12はエツチング法によ
り除去される。
他の場合も、同様の方法により作成することができる。
なお、本発明は、LSIJI外の他の電子部品(チップ
部品等)と基板との接続にも応用可能なものである。
部品等)と基板との接続にも応用可能なものである。
く効 果〉
本発明により得られる効果は以下のとおりである。
[11LSI、基板を未処理で利用できるので、LSI
の汎用性が広がり、チップで扱うことができるので、コ
ストが低減する。
の汎用性が広がり、チップで扱うことができるので、コ
ストが低減する。
(2)ホンディングと同時にLSIの封止も行うことが
でき、工程の短縮化がはかれる。
でき、工程の短縮化がはかれる。
第1図乃至第3図は工程図である。
符号の説明
1:LsIチップ、2:パッド電極、3.31:バンプ
、4:封止樹脂フィルム、5:配線回路、6:基材、7
二回路基板、8:拡散防止膜、11:ポリエステルフィ
ルム、12:AノIIA、”3’樹脂フイルム、14:
バンプ形成用穴、15:ノくンプ。 代理人 弁理士 福 士 愛 彦(他2名)第1図 第2 i’χl Wf”、3r稍
、4:封止樹脂フィルム、5:配線回路、6:基材、7
二回路基板、8:拡散防止膜、11:ポリエステルフィ
ルム、12:AノIIA、”3’樹脂フイルム、14:
バンプ形成用穴、15:ノくンプ。 代理人 弁理士 福 士 愛 彦(他2名)第1図 第2 i’χl Wf”、3r稍
Claims (1)
- 1、LSIの各電極位置に対応する部分にそれぞれ接続
バンプが設けられているLSI封止樹脂フィルムを用い
、上記LSIの電極、−り記LSI封止樹脂フィルムの
バンプ及びLSI取付基板の接続端子の位置合わせをし
た後、熱圧着等の方法により、上記LSIを上記LSI
取付基板に接続することを特徴とするLSI接続方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7780183A JPS59202643A (ja) | 1983-04-30 | 1983-04-30 | Lsi接続方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7780183A JPS59202643A (ja) | 1983-04-30 | 1983-04-30 | Lsi接続方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59202643A true JPS59202643A (ja) | 1984-11-16 |
JPH0510825B2 JPH0510825B2 (ja) | 1993-02-10 |
Family
ID=13644104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7780183A Granted JPS59202643A (ja) | 1983-04-30 | 1983-04-30 | Lsi接続方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59202643A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01283843A (ja) * | 1988-05-10 | 1989-11-15 | Nec Corp | 電子機器装置 |
US5164336A (en) * | 1989-09-11 | 1992-11-17 | Nippon Steel Corporation | Method of connecting tab tape to semiconductor chip, and bump sheet and bumped tape used in the method |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5693377A (en) * | 1979-11-02 | 1981-07-28 | Licentia Gmbh | Solar battery and solar battery group formed of same |
-
1983
- 1983-04-30 JP JP7780183A patent/JPS59202643A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5693377A (en) * | 1979-11-02 | 1981-07-28 | Licentia Gmbh | Solar battery and solar battery group formed of same |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01283843A (ja) * | 1988-05-10 | 1989-11-15 | Nec Corp | 電子機器装置 |
US5164336A (en) * | 1989-09-11 | 1992-11-17 | Nippon Steel Corporation | Method of connecting tab tape to semiconductor chip, and bump sheet and bumped tape used in the method |
Also Published As
Publication number | Publication date |
---|---|
JPH0510825B2 (ja) | 1993-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3503133B2 (ja) | 電子デバイス集合体と電子デバイスの接続方法 | |
US7622332B2 (en) | Partially patterned lead frames and methods of making and using the same in semiconductor packaging | |
JP2949490B2 (ja) | 半導体パッケージの製造方法 | |
JPH04277636A (ja) | 半導体装置とその製造方法及びこれに用いる接合体 | |
US6544813B1 (en) | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment | |
US7678706B2 (en) | Method of manufacturing a semiconductor device | |
JP2000349194A (ja) | 半導体装置の製造方法および半導体装置 | |
US20060068332A1 (en) | Method for fabricating carrier structure integrated with semiconductor element | |
JP2830351B2 (ja) | 半導体装置の接続方法 | |
JP3116926B2 (ja) | パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法 | |
JPS59202643A (ja) | Lsi接続方法 | |
JP2002198458A (ja) | 半導体装置及び半導体装置製造方法 | |
JPH1074887A (ja) | 電子部品及びその製造方法 | |
KR20000008347A (ko) | 플립칩bga 패키지 제조방법 | |
JP3019065B2 (ja) | 半導体装置の接続方法 | |
JP3454097B2 (ja) | 電子部品および電子部品の製造方法 | |
JPH03104141A (ja) | 半導体装置 | |
KR0127034B1 (ko) | 반도체 패키지 및 그 제조방법 | |
JP2004319792A (ja) | 半導体装置及び半導体装置の製造方法 | |
JPS62208642A (ja) | 半導体装置の実装方法 | |
JPH08274209A (ja) | チップキャリヤ及びその製造方法 | |
JPH04322435A (ja) | 半導体装置およびその製造方法 | |
JPH03222334A (ja) | はんだバンプ構造 | |
JPH1065048A (ja) | キャリア基板の製造方法 | |
JP2678111B2 (ja) | 半導体装置の取り外し方法 |