JP2000077433A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2000077433A
JP2000077433A JP10247979A JP24797998A JP2000077433A JP 2000077433 A JP2000077433 A JP 2000077433A JP 10247979 A JP10247979 A JP 10247979A JP 24797998 A JP24797998 A JP 24797998A JP 2000077433 A JP2000077433 A JP 2000077433A
Authority
JP
Japan
Prior art keywords
insulating substrate
semiconductor device
adhesive
semiconductor chip
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10247979A
Other languages
English (en)
Other versions
JP3923661B2 (ja
Inventor
Tomoharu Horio
友春 堀尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP24797998A priority Critical patent/JP3923661B2/ja
Publication of JP2000077433A publication Critical patent/JP2000077433A/ja
Application granted granted Critical
Publication of JP3923661B2 publication Critical patent/JP3923661B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】絶縁基板の表面に接着剤を用いて半導体チップ
を接着する場合に、半導体チップと絶縁基板の端子部と
を大きく離反させるようなことなく、接着剤が絶縁基板
の端子部に流れ込むことを簡易な手段によって適切に防
止できるようにする。 【解決手段】表面に端子部１１を有する絶縁基板１と、
この絶縁基板１の表面上に接着剤２を介して接着された
半導体チップ３とを具備し、半導体チップ３の電極３０
と絶縁基板１の端子部１１とはワイヤＷを介して接続さ
れている、半導体装置Ａであって、絶縁基板１の表面上
のうち、半導体チップ３の接着箇所と端子部１１との間
には、接着剤２がその未硬化状態において絶縁基板１の
端子部１１に流れ込むことを防止可能な凸状または凹状
の段部１３が設けられている。

Description

【発明の詳細な説明】
【０００１】
【技術分野】本願発明は、合成樹脂製フィルムなどから
形成された絶縁基板上に接着剤を利用して半導体チップ
を接着したタイプの半導体装置、およびその製造方法に
関する。
【０００２】
【従来の技術】周知のとおり、樹脂パッケージ型の半導
体装置を製造する手段としては、金属製のリードフレー
ムを利用し、このリードフレーム上に半導体チップを搭
載する手段がある。ところが、この手段では、リードフ
レームの一部分を樹脂パッケージの外部に端子として露
出させる必要があるために、半導体装置全体の幅や厚み
のサイズが大きくなり易い。また、リードフレームは一
般にはかなり複雑な形状に形成する必要があり、そのコ
ストが高価であるために、最終的に得られる半導体装置
の製造コストも高価になってしまう。
【０００３】そこで、従来では、リードフレームを利用
する手段に代えて、たとえば薄手の合成樹脂製フィルム
やその他の材質からなる絶縁基板を利用する手段も採用
されている。具体的には、この従来の手段は、図１１に
示すように、たとえば薄手の合成樹脂製フィルムからな
る絶縁基板９０の表面上に、接着剤９１を介して半導体
チップ３ｅを接着するとともに、この半導体チップ３ｅ
の複数の電極３０ｅと絶縁基板９０の複数の端子部９２
とを金線などのワイヤＷを介して電気的に接続する手段
である。このような手段によれば、絶縁基板９０の原材
料コストを安価にすることができる。また、たとえば絶
縁基板９０の裏面にハンダバンプ９３を設けることによ
って、全体の幅や厚みを大きく嵩張らないようにして、
面実装型の半導体装置として仕上げることができる。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の手段では、次のような不具合を生じていた。
【０００５】すなわち、絶縁基板９０の表面上に半導体
チップ３ｅを適切に接着させるには、平面視において接
着剤９１が半導体チップ３ｅの外周にはみ出しを生じる
程度の広い範囲で接着剤９１を絶縁基板９０の表面部に
塗布する必要がある。接着剤９１の塗布面積や塗布量が
少ないと、接着剤９１の内部に空洞部が発生し易くな
り、たとえばハンダバンプ９３をリフローさせようとし
てこのハンダバンプ９３を加熱する際に、上記空洞部内
のエアが膨張する現象を生じ、適切ではないからであ
る。より具体的には、上記空洞部内のエアの膨張は、リ
ードフレームを用いる手段ではさほど大きな問題を生じ
させないものの、絶縁基板９０としてたとえば軟質な合
成樹脂製が用いられている場合には、この絶縁基板９０
が上記エアの膨張に起因して半導体チップ３ｅの周辺部
分において大きく膨らむように撓み変形する要因とな
り、ハンダバンプ９３に位置ずれが生じるのである。
【０００６】ところが、従来では、接着剤９１を半導体
チップ３ｅの外周にはみ出す程度に塗布すると、この接
着剤９１が硬化する以前の状態において、矢印Ｎａ方向
に流動し、端子部９２の表面に流れ込む場合があった。
とくに、上記半導体装置の製造に際して、半導体チップ
３ｅの接着を確実にする手法としては、半導体チップ３
ｅをその上方から下向きに押圧するのが一般的であるた
めに、上記接着剤９１は、端子部９２の表面により流れ
込み易くなっていたのである。したがって、従来では、
端子部９２の表面に接着剤が付着することに起因して、
この端子部９２へのワイヤＷのボンディング作業を適切
に行えなくなる場合があった。また、従来では、このよ
うな事態をできる限り防止する観点から、端子部９２を
半導体チップ３ｅに余り接近させることができず、半導
体装置の小型化を図る上で一定の限界を生じていた。さ
らに、従来では、接着剤９１が端子部９２の表面に流れ
込まないようにするための接着剤９１の塗布量や塗布位
置の管理も厳格に行う必要があった。
【０００７】本願発明は、このような事情のもとで考え
出されたものであって、絶縁基板の表面に接着剤を用い
て半導体チップを接着する場合に、半導体チップと絶縁
基板の端子部とを大きく離反させるようなことなく、接
着剤が絶縁基板の端子部に流れ込むことを簡易な手段に
よって適切に防止できるようにすることをその課題とし
ている。
【０００８】
【発明の開示】上記の課題を解決するため、本願発明で
は、次の技術的手段を講じている。
【０００９】本願発明の第１の側面によれば、半導体装
置が提供される。この半導体装置は、表面に端子部を有
する絶縁基板と、この絶縁基板の表面上に接着剤を介し
て接着された半導体チップとを具備しており、かつ上記
半導体チップの電極と上記絶縁基板の端子部とはワイヤ
を介して接続されている、半導体装置であって、上記絶
縁基板の表面上のうち、上記半導体チップの接着箇所と
上記端子部との間には、上記接着剤がその未硬化状態に
おいて上記絶縁基板の端子部に流れ込むことを防止可能
な凸状または凹状の段部が設けられていることに特徴づ
けられる。
【００１０】上記段部は、上記絶縁基板の表面に設けた
レジスト層の一部を凸状に形成することにより、または
上記絶縁基板の表面もしくはその表面に設けたレジスト
層に凹溝を形成することにより設けられている構成とす
ることができる。
【００１１】本願発明の第２の側面によれば、半導体装
置の製造方法が提供される。この半導体装置の製造方法
は、絶縁基板の表面上に接着剤を介して半導体チップを
接着する工程と、上記半導体チップの電極と上記絶縁基
板の表面の端子部とをワイヤ介して接続する工程とを有
している、半導体装置の製造方法であって、上記絶縁基
板として、上記半導体チップの接着箇所と上記端子部と
の間に、上記接着剤がその未硬化状態において上記絶縁
基板の端子部に流れ込むことを防止可能な凸状または凹
状の段部が設けられたものを用いることに特徴づけられ
る。
【００１２】本願発明では、絶縁基板の表面上に塗布さ
れた接着剤が未硬化状態において絶縁基板の端子部の方
向に流れる事態を生じても、凸状または凹状の段部によ
ってその流れを堰き止めるなどして、上記接着剤が端子
部の方向へそれ以上流れないようにすることができる。
したがって、本願発明では、上記端子部の表面に接着剤
が不当に付着することを防止することができ、絶縁基板
上に搭載された半導体チップの電極と上記端子部とのワ
イヤ接続を適切に行うことができる。本願発明では、半
導体チップの接着箇所と絶縁基板の端子部との間の距離
を小さくした場合であっても、端子部の表面に接着剤が
流れ込まないようにできる。したがって、半導体装置全
体のサイズを従来よりも小さくすることが可能となる。
また、本願発明では、絶縁基板の表面に接着剤をかなり
多めに塗布しても端子部の表面に接着剤が流れ込むこと
を防止することが可能となるため、絶縁基板に対する接
着剤の塗布作業の管理も容易なものにできる。
【００１３】本願発明のその他の特徴および利点につい
ては、次の発明の実施の形態の説明から、より明らかに
なるであろう。
【００１４】
【発明の実施の形態】以下、本願発明の好ましい実施の
形態について、図面を参照しつつ具体的に説明する。
【００１５】図１は、本願発明に係る半導体装置の一例
を示す断面図である。図２は、図１に示す半導体装置の
平面透視図である。
【００１６】図１において、本実施形態の半導体装置Ａ
は、いわゆるボールグリッドアレイタイプの樹脂パッケ
ージ型半導体装置として構成されたものである。この半
導体装置Ａは、複数の端子部１１を有する絶縁基板１、
レジスト層１２、凸状の段部１３、接着剤２、半導体チ
ップ３、封止樹脂４、および複数のハンダバンプ５を具
備して構成されている。
【００１７】上記絶縁基板１は、たとえばポリイミドな
どの薄手の合成樹脂製フィルムからなり、その平面視の
形態は半導体チップ３よりも一廻り大きな矩形状であ
る。上記絶縁基板１の表面には、複数条の帯状の導電配
線１０がパターン形成されている。これら複数条の導電
配線１０は、たとえば銅箔によって形成されており、後
述する図３の説明から理解されるように、それらの一端
が上記複数の端子部１１となっている。これら複数の端
子部１１は、接着剤２の塗布領域（半導体チップ３の接
着箇所）を囲むように上記絶縁基板１の外周縁に沿って
並んでいる。上記複数のハンダバンプ５は、この半導体
装置Ａを所望の位置へ面実装するのに利用されるもので
あり、上記複数条の導電配線１０のそれぞれの他端部の
下面に接合しているとともに、上記絶縁基板１に設けら
れた貫通孔１４を介して絶縁基板１の下方に突出してい
る。
【００１８】上記レジスト層１２は、上記複数条の導電
配線１０を保護するためのものであり、上記複数条の導
電配線１０のうち上記複数の端子部１１以外の領域を覆
うように絶縁基板１の表面の略全面にわたって設けられ
ている。上記段部１３は、上記レジスト層１２によって
形成されている。上記段部１３は、上記レジスト層１２
を形成するレジストのスクリーン印刷を複数回にわたっ
て繰り返して行い、上記レジスト層１２の一部の厚みを
他の部分の厚みよりも大きくした凸状部分である。上記
段部１３は、図２によく表れているように、平面視の全
体形状が中空矩形状となる筋状であり、上記複数の端子
部１１の配置領域よりも内側の領域において半導体チッ
プ３の接着箇所を囲むように設けられている。
【００１９】上記半導体チップ３は、たとえばＩＣチッ
プであり、上記絶縁基板１のレジスト層１２上に接着剤
２を介して接着されている。上記接着剤２としては、た
とえば熱硬化性のエポキシ樹脂系のものが適用されてい
る。上記半導体チップ３の上向きの主面に設けられた複
数の電極３０と上記複数の端子部１１とは、金線などの
ワイヤＷを介して導電接続されている。上記封止樹脂４
は、上記半導体チップ３やワイヤＷを封止して、これら
を保護するためのものである。
【００２０】次に、上記半導体装置Ａの製造方法の一例
について説明する。
【００２１】まず、上記絶縁基板１を形成するための部
材として、図３に示すような帯状のフィルム基板１ａを
用いる。このフィルム基板１ａの表面には、複数条の導
電配線１０を１組とする導電配線パターンＰが、このフ
ィルム基板１ａの長手方向に一定間隔で多数組設けられ
ている。図３では、その図示を省略しているが、実際に
は、図４に示すように、上記フィルム基板１ａの表面に
は上記複数条の導電配線１０を覆うレジスト層１２が設
けられている。また、このレジスト層１２によって凸状
の段部１３も形成されている。上記フィルム基板１ａに
は、後にハンダバンプ５を接合させるための複数の貫通
孔１４も設けられている。
【００２２】図５に示すように、上記フィルム基板１ａ
のレジスト層１２上には、接着剤２を塗布してから半導
体チップ３を接着する。この工程は、流動可能な液状ま
たはペースト状態で接着剤２を塗布してから、その上に
半導体チップ３を載置し、上記接着剤２を加熱しながら
上記半導体チップ３の上面を下方に向けて押圧しながら
行う。また、上記接着剤２は、半導体チップ３の周囲に
若干量だけはみ出すように多めに塗布し、接着剤２内に
空洞部が生じないようにする。したがって、上記接着剤
２が加熱によって硬化するまでの間は、図５および図６
の矢印Ｎ１に示すように、上記接着剤２がその四方に流
動する虞れがある。ところが、そのような事態を生じて
も、上記接着剤２は凸状の段部１３によって堰き止めら
れる。したがって、上記接着剤２が上記段部１３の外側
に位置する複数の端子部１１まで流動しないようにでき
る。
【００２３】半導体チップ３の接着作業後には、各電極
３０と各端子部１１とにワイヤＷのボンディング作業を
行う。次いで、金型を用いた樹脂成形工程によって上記
封止樹脂４を形成し、さらにはハンダバンプ５の形成作
業を行う。その後は、上記フィルム基板１ａを絶縁基板
１とするように切断し、または打ち抜く。このような一
連の作業工程により、上記帯状のフィルム基板１ａから
多数の半導体装置Ａを順次生産することができる。
【００２４】上記半導体装置Ａでは、複数の端子部１１
の表面に接着剤２が不当に付着しないようにできるため
に、これら複数の端子部１１へのワイヤＷのボンディン
グ作業を適切に行うことが可能である。とくに、上記凸
状の段部１３は、接着剤２の塗布領域の四方全周を囲む
ように形成されているために、複数の端子部１１の表面
が接着剤１２によって汚れることをより確実に防止する
ことができる。
【００２５】図７は、本願発明に係る半導体装置の他の
例を示す断面図である。図８は、図７に示す半導体装置
に用いられている絶縁基板の導電配線パターンを示す要
部概略斜視図である。なお、図７以降の各図において
は、先の実施形態と同一部分は同一符号で示す。
【００２６】図７に示す半導体装置Ａａは、絶縁基板１
の表面上のうち、半導体チップ３の接着箇所と複数の端
子部１１との間に凸状の段部１３Ａが設けられている点
で、先の半導体装置Ａと共通している。ただし、上記段
部１３Ａは、複数条の導電配線１０Ａ上にレジスト層１
２を形成することによって設けられている。より具体的
には、図８によく表れているように、上記各導電配線１
０Ａは、ハンダバンプ５が接合される一端部１０’から
その他端部である端子部１１に到るまでの中間部の平面
視形状がジグザグ状、クランク状、あるいは略コの字状
などに蛇行した形状とされており、この導電配線１０Ａ
の形成部分は絶縁基板１自体の表面と比較すると凸状と
なっている。したがって、上記絶縁基板１の表面や各導
電配線１０Ａの表面に厚みが均一のレジスト層１２を形
成すると、このレジスト層１２のうち上記導電配線１０
Ａの形成箇所の高さが他の部分よりも高くなり、これが
１条または複数条の凸状の段部１３Ａとなっているので
ある。
【００２７】上記半導体装置Ａａにおいても、上記段部
１３Ａによって接着剤２が複数の端子部１１に向けて流
れることを防止することができ、各端子部１１に対する
ワイヤボンディングを適切に行うことができる。このよ
うに、本願発明では、絶縁基板１上に形成される導電配
線パターンの厚みを利用して接着剤の流動を阻止するた
めの段部を設けた構成としてもかまわない。さらに、本
願発明では、導電配線パターンやレジスト層を利用する
ことなく、それ以外の物質または部材を絶縁基板上に設
けることよって凸状の段部を形成し、これによって接着
剤の流動を阻止するようにしてもかまわない。
【００２８】図９は、本願発明に係る半導体装置の他の
例を示す断面図である。図１０は、本願発明に係る半導
体装置の他の例を示す平面透視図である。
【００２９】図９に示す半導体装置Ａｂでは、絶縁基板
１Ｂの表面に凹状の段部１３Ｂが設けられている。この
段部１３Ｂは、絶縁基板１Ｂの表面に凹溝を直接形成す
ることにより設けられたものであり、その平面視形状
は、たとえば先の半導体装置Ａの段部１３と同様に、複
数の端子部１１の形成領域よりも内側において接着剤２
の塗布領域を囲む中空矩形状とされている。
【００３０】上記半導体装置Ａｂでは、その製造過程に
おいて上記接着剤２が四方に流動する事態を生じたとき
には、この接着剤２を上記凹状の段部１３Ｂ内に落とし
込むことによって、接着剤２がそれ以上複数の端子部１
１の方向に流動することを阻止し、または抑制すること
ができる。このように、本願発明でいう段部とは、凸状
のみらず、凹状であってもよい。むろん、凸状と凹状と
を組み合わせた段部であってもかまわない。本願発明で
いう段部の高さ寸法または深さ寸法については、接着剤
の粘性などとの関係もあり一概には特定することはでき
ず、その具体的な数値はとくに限定されるものではない
が、たとえば凸状の段部の段差を数十μｍにした場合で
あっても、接着剤の流れをかなり阻止する効果が期待で
きる。
【００３１】絶縁基板に凹状の段部を形成する場合に
は、この段部の存在によって絶縁基板の強度に不足が生
じないように配慮する必要がある。したがって、凹状の
段部を形成する手段は、絶縁基板の厚みが比較的大きい
場合、あるいは絶縁基板を強度性に優れた材質とした場
合に適する。また、絶縁基板の材質をたとえばガラスエ
ポキシ樹脂製にした場合には、絶縁基板の表面に適当な
ジグを押し当てることによって凹状の段部を簡単に形成
することができ、その製造を容易なものにできる。上記
凹状の段部１３Ｂは、絶縁基板１Ｂの表面に形成された
凹溝上にレジスト層１２の一部が存在した構成となって
いる。ただし、本願発明では、これに代えて、たとえば
絶縁基板１Ｂ自体には凹溝を形成することなく、レジス
ト層１２にのみ凹溝を形成し、これを凹状の段部として
もかまわない。さらに、本願発明では、凸状または凹状
の段部は、必ずしもレジスト層を利用して形成する必要
もなく、たとえば絶縁基板の表面に直接設けられた凹溝
をそのまま接着剤の流れを阻止するための段部としても
よい。
【００３２】図１０に示す半導体装置Ａｃは、絶縁基板
１Ｃの複数の端子部１１が半導体チップ３Ｃの左右両側
方にのみ設けられており、これら複数の端子部１１と半
導体チップ３Ｃとの間には、凸状または凹状の段部１３
Ｃ，１３Ｃが平面視直線状の形態で設けられている。こ
の半導体装置Ａｃでは、接着剤２が四方に広がる事態を
生じても、上記段部１３Ｃ，１３Ｃによって上記接着剤
２が複数の端子部１１の表面に流れ込まないようにでき
る。また、同図の矢印Ｎ２方向に広がる接着剤について
は、上記段部１３Ｃ，１３Ｃによってその流れをくい止
めることはできないものの、その方向に接着剤が比較的
大きく広がってもとくに支障は生じない。このように、
本願発明でいう段部は、必ずしも半導体チップの接着箇
所の周囲を囲むように設けられている必要はない。段部
は、要は、少なくとも半導体チップの接着箇所と絶縁基
板の端子部との間に設けられていればよい。むろん、段
部の具体的な数も問わない。
【００３３】本願発明は、上述の実施形態に限定されな
い。本願発明に係る半導体装置の各部の具体的な構成
は、種々に設計変更自在である。また、本願発明に係る
半導体装置の製造方法の各作業工程の具体的な構成も種
々に変更自在である。本願発明でいう絶縁基板とは、リ
ードフレームなどの金属やその他の導電部材からなる基
板を除外する概念であり、絶縁部材からなるものであれ
ば、その具体的な材質もとくに限定されるものではな
い。
【図面の簡単な説明】
【図１】本願発明に係る半導体装置の一例を示す断面図
である。
【図２】図１に示す半導体装置の平面透視図である。
【図３】絶縁基板を形成するためのフィルム基板の一例
を示す要部斜視図である。
【図４】レジスト層を有するフィルム基板の要部断面図
である。
【図５】フィルム基板上に半導体チップを接着する工程
を示す要部断面図である。
【図６】図５の要部平面図である。
【図７】本願発明に係る半導体装置の他の例を示す断面
図である。
【図８】図７に示す半導体装置に用いられている絶縁基
板の導電配線パターンを示す要部概略斜視図である。
【図９】本願発明に係る半導体装置の他の例を示す断面
図である。
【図１０】本願発明に係る半導体装置の他の例を示す平
面透視図である。
【図１１】従来の半導体装置の一例を示す要部断面図で
ある。
【符号の説明】
１ 絶縁基板 １ａ フィルム基板（絶縁基板） ２ 接着剤 ３，３Ｃ 半導体チップ ４ 封止樹脂 ５ ハンダバンプ １１ 端子部 １２ レジスト層 １３，１３Ａ〜１３Ｃ 段部 ３０ 電極 Ｗ ワイヤ Ａ，Ａａ〜Ａｃ 半導体装置

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 表面に端子部を有する絶縁基板と、この
    絶縁基板の表面上に接着剤を介して接着された半導体チ
    ップとを具備しており、かつ上記半導体チップの電極と
    上記絶縁基板の端子部とはワイヤを介して接続されてい
    る、半導体装置であって、 上記絶縁基板の表面上のうち、上記半導体チップの接着
    箇所と上記端子部との間には、上記接着剤がその未硬化
    状態において上記絶縁基板の端子部に流れ込むことを防
    止可能な凸状または凹状の段部が設けられていることを
    特徴とする、半導体装置。
  2. 【請求項２】 上記段部は、上記絶縁基板の表面に設け
    たレジスト層の一部を凸状に形成することにより、また
    は上記絶縁基板の表面もしくはその表面に設けたレジス
    ト層に凹溝を形成することにより設けられている、請求
    項１に記載の半導体装置。
  3. 【請求項３】 絶縁基板の表面上に接着剤を介して半導
    体チップを接着する工程と、上記半導体チップの電極と
    上記絶縁基板の表面の端子部とをワイヤ介して接続する
    工程とを有している、半導体装置の製造方法であって、 上記絶縁基板として、上記半導体チップの接着箇所と上
    記端子部との間に、上記接着剤がその未硬化状態におい
    て上記絶縁基板の端子部に流れ込むことを防止可能な凸
    状または凹状の段部が設けられたものを用いることを特
    徴とする、半導体装置の製造方法。
JP24797998A 1998-09-02 1998-09-02 半導体装置 Expired - Fee Related JP3923661B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24797998A JP3923661B2 (ja) 1998-09-02 1998-09-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24797998A JP3923661B2 (ja) 1998-09-02 1998-09-02 半導体装置

Publications (2)

Publication Number Publication Date
JP2000077433A true JP2000077433A (ja) 2000-03-14
JP3923661B2 JP3923661B2 (ja) 2007-06-06

Family

ID=17171402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24797998A Expired - Fee Related JP3923661B2 (ja) 1998-09-02 1998-09-02 半導体装置

Country Status (1)

Country Link
JP (1) JP3923661B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005079590A (ja) * 2003-08-29 2005-03-24 Texas Instruments Inc 半導体素子用パッケージおよびその製造方法
US7479705B2 (en) 2003-08-28 2009-01-20 Renesas Technology Corp. Semiconductor device
CN111009504A (zh) * 2018-10-05 2020-04-14 日本特殊陶业株式会社 布线基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7479705B2 (en) 2003-08-28 2009-01-20 Renesas Technology Corp. Semiconductor device
US7615872B2 (en) 2003-08-28 2009-11-10 Renesas Technology Corp. Semiconductor device
JP2005079590A (ja) * 2003-08-29 2005-03-24 Texas Instruments Inc 半導体素子用パッケージおよびその製造方法
CN111009504A (zh) * 2018-10-05 2020-04-14 日本特殊陶业株式会社 布线基板

Also Published As

Publication number Publication date
JP3923661B2 (ja) 2007-06-06

Similar Documents

Publication Publication Date Title
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
US5717252A (en) Solder-ball connected semiconductor device with a recessed chip mounting area
JP3793628B2 (ja) 樹脂封止型半導体装置
JP4651359B2 (ja) 半導体装置およびその製造方法
JP2001024135A (ja) 半導体装置の製造方法
JPH05129473A (ja) 樹脂封止表面実装型半導体装置
JP2003017518A (ja) 混成集積回路装置の製造方法
JP2000058711A (ja) Ｃｓｐのｂｇａ構造を備えた半導体パッケージ
JPH0794553A (ja) 半導体装置およびその製造方法
JP2000223622A (ja) 半導体装置およびその製造方法並びにそれを使用した実装構造体
JP3542297B2 (ja) 半導体装置用パッケージおよびその製造方法
KR19990068199A (ko) 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법
JP2010109253A (ja) 半導体装置およびその製造方法
JP2870533B1 (ja) 半導体装置およびその製造方法
JPH11163204A (ja) 半導体装置及びその実装構造
JP2000077433A (ja) 半導体装置およびその製造方法
JP2000114295A (ja) 半導体装置の製造方法
JP2000077458A (ja) フリップチップ実装方法
JPH0269945A (ja) 半導体装置及びその製造方法
JP3968321B2 (ja) 半導体装置およびその製造方法
JP4485210B2 (ja) 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法
JPH03257854A (ja) 半導体装置
JP3707639B2 (ja) エリアアレイパッケージ型半導体装置の構造
JPH1084055A (ja) 半導体装置及びその製造方法
JP2002164496A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060905

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070222

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100302

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110302

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120302

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130302

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140302

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees