JPH04154156A - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JPH04154156A JPH04154156A JP28040390A JP28040390A JPH04154156A JP H04154156 A JPH04154156 A JP H04154156A JP 28040390 A JP28040390 A JP 28040390A JP 28040390 A JP28040390 A JP 28040390A JP H04154156 A JPH04154156 A JP H04154156A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- pellet
- semiconductor
- flexible substrate
- reinforcement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000008188 pellet Substances 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 230000003014 reinforcing effect Effects 0.000 claims description 8
- 239000003822 epoxy resin Substances 0.000 abstract description 9
- 229920000647 polyepoxide Polymers 0.000 abstract description 9
- 239000004593 Epoxy Substances 0.000 abstract description 7
- 239000011521 glass Substances 0.000 abstract description 7
- 239000003990 capacitor Substances 0.000 abstract description 4
- 239000000853 adhesive Substances 0.000 abstract description 3
- 230000001070 adhesive effect Effects 0.000 abstract description 3
- 229920005989 resin Polymers 0.000 abstract description 2
- 239000011347 resin Substances 0.000 abstract description 2
- 230000002787 reinforcement Effects 0.000 abstract 5
- 238000009434 installation Methods 0.000 abstract 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、混成集積回路装置に関し、特に配線パターン
が形成されたフレキシブル基板上に半導体ICペレット
が搭載されて形成される混成集積回路装置に間する。
が形成されたフレキシブル基板上に半導体ICペレット
が搭載されて形成される混成集積回路装置に間する。
従来、フレキシブル基板を使用した混成集積回路装置は
、第3図に示すように、フレキシブル基板1のソリを防
ぐ為に、裏面にガラスエポキシ補強基板2を貼り付けて
いる。表面には半導体ICペレット3が接着材でマウン
トされ、半導体ICペレット3のポンディングパッドと
フレキシブル基板の配線導体とがAuワイヤ4で接続さ
れる。
、第3図に示すように、フレキシブル基板1のソリを防
ぐ為に、裏面にガラスエポキシ補強基板2を貼り付けて
いる。表面には半導体ICペレット3が接着材でマウン
トされ、半導体ICペレット3のポンディングパッドと
フレキシブル基板の配線導体とがAuワイヤ4で接続さ
れる。
その後エポキシ樹脂5で前記半導体ICペレット3を覆
う。
う。
その次に、チップコンデンサ5等のデスクリート部品が
半田付けにて搭載して構成されている。
半田付けにて搭載して構成されている。
従来の混成集積回路装置では、半導体ICペレットをマ
ウント後、エポキシ樹脂を塗布しているがエポキシ樹脂
の広がりを制御することが困難で、外部との接続端子ま
で樹脂が広がり不良が発生するという問題点があった。
ウント後、エポキシ樹脂を塗布しているがエポキシ樹脂
の広がりを制御することが困難で、外部との接続端子ま
で樹脂が広がり不良が発生するという問題点があった。
本発明の混成集積回路装置は、配線パターンが形成され
たフレキシブル基板と、前記フレキシブル基板にマウン
トされた半導体ICペレットと、前記半導体ICペレッ
トに対応する穴を有し、前記フレキシブル基板の部品搭
載面に貼り付けられた補強基板とを有するというもので
ある。
たフレキシブル基板と、前記フレキシブル基板にマウン
トされた半導体ICペレットと、前記半導体ICペレッ
トに対応する穴を有し、前記フレキシブル基板の部品搭
載面に貼り付けられた補強基板とを有するというもので
ある。
次に本発明について図面を参照して説明する。
第1図(a>および(b)はそれぞれ本発明の第1の実
施例の平面図および断面図である。先ず、図のように外
部との接続端子6や配線パターン(図示しない)の形成
されたフレキシブル基板1に、半導体ICペレット3が
マウントされる部分に対応してくり抜かれた穴を有する
厚さが1.0mmのガラスエポキシ補強基板2aを絶縁
性の接着剤で貼り付ける1次に、半導体ICペレット3
をフレキシブル基板1上にマウントし、Auワイヤ4に
て、半導体ICペレット3のポンディングパッドとフレ
キシブル基板上のパターンとが接続される。次に、エポ
キシ樹脂5をガラスエポキシ補強基板2aのくり抜かれ
た穴部分に入れる。その後、チップコンデンサ7を半田
付けにて搭載する。
施例の平面図および断面図である。先ず、図のように外
部との接続端子6や配線パターン(図示しない)の形成
されたフレキシブル基板1に、半導体ICペレット3が
マウントされる部分に対応してくり抜かれた穴を有する
厚さが1.0mmのガラスエポキシ補強基板2aを絶縁
性の接着剤で貼り付ける1次に、半導体ICペレット3
をフレキシブル基板1上にマウントし、Auワイヤ4に
て、半導体ICペレット3のポンディングパッドとフレ
キシブル基板上のパターンとが接続される。次に、エポ
キシ樹脂5をガラスエポキシ補強基板2aのくり抜かれ
た穴部分に入れる。その後、チップコンデンサ7を半田
付けにて搭載する。
ガラスエポキシ補強基板は、機械的強度の補強のみてな
く、エポキシ樹脂の流れ防止枠の役目もはたしている。
く、エポキシ樹脂の流れ防止枠の役目もはたしている。
第2図<a)および(b)はそれぞれ本発明の第2の実
施例の平面図および断面図である。この実施例は、ガラ
スエポキシ補強基板2aの替わりにアルミニウム補強基
板8を使用して構成されている点以外は第1の実施例と
同じである。アルミニウム板を使用することにより放熱
効果を上げることが可能となる。
施例の平面図および断面図である。この実施例は、ガラ
スエポキシ補強基板2aの替わりにアルミニウム補強基
板8を使用して構成されている点以外は第1の実施例と
同じである。アルミニウム板を使用することにより放熱
効果を上げることが可能となる。
以上説明したように本発明は、フレキシブル基板上の半
導体ICペレットがマウントされる面に、半導体ICペ
レットがマウントされる部分に対応してくり抜かれた穴
をする補強基板、を貼り付けることにより、エポキシ樹
脂の外部との接続端子への流れを防ぐことができると同
時に、フレキシブル基板のソリを防ぐことができ、混成
集積回路の歩留りを改善できる。
導体ICペレットがマウントされる面に、半導体ICペ
レットがマウントされる部分に対応してくり抜かれた穴
をする補強基板、を貼り付けることにより、エポキシ樹
脂の外部との接続端子への流れを防ぐことができると同
時に、フレキシブル基板のソリを防ぐことができ、混成
集積回路の歩留りを改善できる。
第1図(a)および(b)はそれぞれ本発明の第1の実
施例の平面図および断面図、第2図(a)および<b>
は本発明の第2の実施例の平面図および断面図、第3図
(a)および(b)はそれぞれ従来例の平面図および断
面図である。 l・・・フレキシブル基板、2,2a・・・ガラスエポ
キシ補強基板、3・・・半導体ICペレット、4・・・
Auワイヤ、5・・・エポキシ樹脂、6・・・外部との
接続端子、7・・・チップコンデンサ、8・・・アルミ
ニウム補強基板。
施例の平面図および断面図、第2図(a)および<b>
は本発明の第2の実施例の平面図および断面図、第3図
(a)および(b)はそれぞれ従来例の平面図および断
面図である。 l・・・フレキシブル基板、2,2a・・・ガラスエポ
キシ補強基板、3・・・半導体ICペレット、4・・・
Auワイヤ、5・・・エポキシ樹脂、6・・・外部との
接続端子、7・・・チップコンデンサ、8・・・アルミ
ニウム補強基板。
Claims (1)
- 配線パターンが形成されたフレキシブル基板と、前記
フレキシブル基板にマウントされた半導体ICペレット
と、前記半導体ICペレットに対応する穴を有し、前記
フレキシブル基板の部品搭載面に貼り付けられた補強基
板とを有することを特徴とする混成集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28040390A JPH04154156A (ja) | 1990-10-18 | 1990-10-18 | 混成集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28040390A JPH04154156A (ja) | 1990-10-18 | 1990-10-18 | 混成集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04154156A true JPH04154156A (ja) | 1992-05-27 |
Family
ID=17624549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28040390A Pending JPH04154156A (ja) | 1990-10-18 | 1990-10-18 | 混成集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04154156A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09283889A (ja) * | 1996-04-09 | 1997-10-31 | Rohm Co Ltd | フレキシブル基板の補強方法及びフレキシブル基板 |
-
1990
- 1990-10-18 JP JP28040390A patent/JPH04154156A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09283889A (ja) * | 1996-04-09 | 1997-10-31 | Rohm Co Ltd | フレキシブル基板の補強方法及びフレキシブル基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003017518A (ja) | 混成集積回路装置の製造方法 | |
US6271057B1 (en) | Method of making semiconductor chip package | |
JP3251323B2 (ja) | 電子回路デバイス | |
US6101098A (en) | Structure and method for mounting an electric part | |
JPH0864635A (ja) | 半導体装置 | |
JP2002026186A (ja) | 半導体装置 | |
JPH0697307A (ja) | 半導体集積回路装置 | |
JPH04154156A (ja) | 混成集積回路装置 | |
JP3529507B2 (ja) | 半導体装置 | |
JP3084648B2 (ja) | 半導体装置 | |
JP2002324873A (ja) | 半導体装置及びその製造方法 | |
JPH09186272A (ja) | 外部露出型ヒートシンクが付着された薄型ボールグリッドアレイ半導体パッケージ | |
JPH07114254B2 (ja) | インテリジェントパワーモジュール | |
JPS63284831A (ja) | 混成集積回路の製造方法 | |
JPH0955447A (ja) | 半導体装置 | |
JPH08340164A (ja) | Bga型パッケージの面実装構造 | |
JPH10154766A (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
JP2541494B2 (ja) | 半導体装置 | |
KR950006441Y1 (ko) | 고 발열용 반도체 패키지 | |
JPH0888293A (ja) | 半導体実装装置およびこれを用いた半導体装置の実装方法 | |
JPH08264910A (ja) | 放熱板付きプリント配線板の作製方法及びプリント配線板へのハイパワー部品の実装方法 | |
JPH0837204A (ja) | 半導体装置および半導体装置の製造方法 | |
JPH10223822A (ja) | 半導体装置 | |
KR20020053659A (ko) | 반도체 패키지 제조 방법 | |
JPH0555409A (ja) | 樹脂封止型半導体装置 |