JPH04218934A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04218934A JPH04218934A JP3080068A JP8006891A JPH04218934A JP H04218934 A JPH04218934 A JP H04218934A JP 3080068 A JP3080068 A JP 3080068A JP 8006891 A JP8006891 A JP 8006891A JP H04218934 A JPH04218934 A JP H04218934A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- inner lead
- film carrier
- device hole
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 113
- 238000007789 sealing Methods 0.000 claims abstract description 41
- 239000011347 resin Substances 0.000 claims abstract description 21
- 229920005989 resin Polymers 0.000 claims abstract description 21
- 230000002093 peripheral effect Effects 0.000 claims description 8
- 238000005452 bending Methods 0.000 abstract description 3
- 239000000969 carrier Substances 0.000 abstract description 2
- 230000007547 defect Effects 0.000 abstract 1
- 230000035882 stress Effects 0.000 description 24
- 230000006355 external stress Effects 0.000 description 5
- 230000008602 contraction Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004840 adhesive resin Substances 0.000 description 1
- 229920006223 adhesive resin Polymers 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229920003055 poly(ester-imide) Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明はフィルムキャリアを用い
た半導体装置に関するものである。
た半導体装置に関するものである。
【0002】
【従来の技術】図6は従来の半導体装置の封止前の状態
を示す平面図、図7は同半導体装置の封止前の状態を示
す断面図、図8は同半導体装置の封止後の状態を示す断
面図、図9は同半導体装置の別の封止後の状態を示す断
面図、同10は同半導体装置のもう一つの別の封止後の
状態を示す断面図、図11の(a),(b)は同半導体
装置のインナリードが切断される過程を示す説明図であ
る。図において、1はフィルムキャリアで、ポリエステ
ル、ポリイミド等の高分子材料よりなる厚さ50〜12
5μm程度の絶縁フィルムで形成されている。2は半導
体集積回路素子である半導体チップ、2aは半導体チッ
プ2の能動面に設けられた多数の電極端子であるパッド
、3はフィルムキャリア1に設けられた半導体チップ2
の表面積より大きい面積のデバイスホールで、このデバ
イスホール3内に配設された半導体チップ2の外周縁と
デバイスホール3を構成する開口縁とで形成される間隔
Bが0.15mm〜0.40mmとなる大きさに形成さ
れている。4はフィルムキャリア1に接着剤6で接着さ
せられた厚さ15〜40μm、幅50〜300μm程度
の銅の金属箔からなる多数の導電パターン、5は各導電
パターン4のデバイスホール3内に突出するインナリー
ドで、先端が自由端となっている。そのインナリード5
の先端とフィルムキャリア1のデバイスホール3内に配
設された半導体チップ2の電極2aとは加圧融着によっ
て接続されている。この場合、多数の導電パターン4は
半導体チップ2の電極2aの配列に合わせて配列され、
半導体チップ2の外形に対して直交するようにフィルム
キャリア1のデバイスホール3内までまっすぐに形成さ
れている。7はフィルムキャリア1を搬送するためのス
プロケットホールである。
を示す平面図、図7は同半導体装置の封止前の状態を示
す断面図、図8は同半導体装置の封止後の状態を示す断
面図、図9は同半導体装置の別の封止後の状態を示す断
面図、同10は同半導体装置のもう一つの別の封止後の
状態を示す断面図、図11の(a),(b)は同半導体
装置のインナリードが切断される過程を示す説明図であ
る。図において、1はフィルムキャリアで、ポリエステ
ル、ポリイミド等の高分子材料よりなる厚さ50〜12
5μm程度の絶縁フィルムで形成されている。2は半導
体集積回路素子である半導体チップ、2aは半導体チッ
プ2の能動面に設けられた多数の電極端子であるパッド
、3はフィルムキャリア1に設けられた半導体チップ2
の表面積より大きい面積のデバイスホールで、このデバ
イスホール3内に配設された半導体チップ2の外周縁と
デバイスホール3を構成する開口縁とで形成される間隔
Bが0.15mm〜0.40mmとなる大きさに形成さ
れている。4はフィルムキャリア1に接着剤6で接着さ
せられた厚さ15〜40μm、幅50〜300μm程度
の銅の金属箔からなる多数の導電パターン、5は各導電
パターン4のデバイスホール3内に突出するインナリー
ドで、先端が自由端となっている。そのインナリード5
の先端とフィルムキャリア1のデバイスホール3内に配
設された半導体チップ2の電極2aとは加圧融着によっ
て接続されている。この場合、多数の導電パターン4は
半導体チップ2の電極2aの配列に合わせて配列され、
半導体チップ2の外形に対して直交するようにフィルム
キャリア1のデバイスホール3内までまっすぐに形成さ
れている。7はフィルムキャリア1を搬送するためのス
プロケットホールである。
【0003】このようにインナリード5の先端と半導体
チップ2の電極2aとが接続された後に図8に示すよう
にスキージ印刷、ボッディング等により封止樹脂8で半
導体チップ2及び導電パターン4の一部が封止され、し
かる後にフィルムキャリア1と導電パターン4を切断し
て半導体装置が製造される。
チップ2の電極2aとが接続された後に図8に示すよう
にスキージ印刷、ボッディング等により封止樹脂8で半
導体チップ2及び導電パターン4の一部が封止され、し
かる後にフィルムキャリア1と導電パターン4を切断し
て半導体装置が製造される。
【0004】図9は半導体チップ2の能動面を図8とは
逆に下向きにしてインナリード5の先端と半導体チップ
2の電極2aとが接続された後に封止樹脂8で半導体チ
ップ2及び導電パターン4の一部が封止されたものを示
している。
逆に下向きにしてインナリード5の先端と半導体チップ
2の電極2aとが接続された後に封止樹脂8で半導体チ
ップ2及び導電パターン4の一部が封止されたものを示
している。
【0005】図10はインナリード5の先端と半導体チ
ップ2の電極2aとが接続された後に封止樹脂8で半導
体チップ2だけが封止されたものを示している。
ップ2の電極2aとが接続された後に封止樹脂8で半導
体チップ2だけが封止されたものを示している。
【0006】
【発明が解決しようとする課題】上記のような従来の半
導体装置においては、図7に示すように半導体チップ2
の能動面を上向きにしてインナリード5と半導体チップ
2とが接続されている場合には、図11の(a)に示す
如く、インナリード5はフィルムキャリア1により保持
され、半導体チップ2を吊る状態になっている。このと
き、例えば厚さ40μm程度の銅でてきたインナリード
5は厚さ100μm程度のポリイミドの樹脂でできたフ
ィルムキャリア1よりも軟いために図11の(a)中の
矢印で示すインナリード5の基端部分に力が集中し、更
に温度変化による伸び縮みや取扱い上の引張りやネジリ
が作用すると、この部分に応力が集中し、図11の(b
)に示すようにインナリード5の基端部分に亀裂や切断
を生じるという問題点があった。
導体装置においては、図7に示すように半導体チップ2
の能動面を上向きにしてインナリード5と半導体チップ
2とが接続されている場合には、図11の(a)に示す
如く、インナリード5はフィルムキャリア1により保持
され、半導体チップ2を吊る状態になっている。このと
き、例えば厚さ40μm程度の銅でてきたインナリード
5は厚さ100μm程度のポリイミドの樹脂でできたフ
ィルムキャリア1よりも軟いために図11の(a)中の
矢印で示すインナリード5の基端部分に力が集中し、更
に温度変化による伸び縮みや取扱い上の引張りやネジリ
が作用すると、この部分に応力が集中し、図11の(b
)に示すようにインナリード5の基端部分に亀裂や切断
を生じるという問題点があった。
【0007】また、図8及び図9に示すようにインナリ
ード5と半導体チップ2とが接続されたボンデイング後
に封止樹脂8で半導体チップ2及び導電パターン4の一
部が封止される場合には封止樹脂8の硬化時の応力及び
熱ストレス等による応力がインナリード5にかかり、そ
の応力がインナリード5の基端部分に集中してその基端
部分でリード切れが生じたり、インナリード5のネジレ
によってインナリード5と半導体チップ2との接続が外
れてボンデイングの接続不良を発生させるという問題点
もあった。
ード5と半導体チップ2とが接続されたボンデイング後
に封止樹脂8で半導体チップ2及び導電パターン4の一
部が封止される場合には封止樹脂8の硬化時の応力及び
熱ストレス等による応力がインナリード5にかかり、そ
の応力がインナリード5の基端部分に集中してその基端
部分でリード切れが生じたり、インナリード5のネジレ
によってインナリード5と半導体チップ2との接続が外
れてボンデイングの接続不良を発生させるという問題点
もあった。
【0008】更に、図10に示すようにインナリード5
と半導体チップ2とが接続されたボンデイング後に封止
樹脂で半導体チップ2の能動面だけが封止される場合に
はボンデイング後及び封止後の工程での取り扱い及び搬
送による外的応力がインナリード5に加わり、その外的
応力がインナリード5の基端部分に集中してリード切れ
を生じさせたたり、インナリード5と半導体チップ2と
の接続が外れてボンデングの接続不良を発生させるとい
う問題点があった。
と半導体チップ2とが接続されたボンデイング後に封止
樹脂で半導体チップ2の能動面だけが封止される場合に
はボンデイング後及び封止後の工程での取り扱い及び搬
送による外的応力がインナリード5に加わり、その外的
応力がインナリード5の基端部分に集中してリード切れ
を生じさせたたり、インナリード5と半導体チップ2と
の接続が外れてボンデングの接続不良を発生させるとい
う問題点があった。
【0009】本発明は上記のような問題点を解決するた
めになされたもので、インナリードのリード切れやボン
デングの接続不良の発生が少ない半導体装置を得ること
を目的としたものである。
めになされたもので、インナリードのリード切れやボン
デングの接続不良の発生が少ない半導体装置を得ること
を目的としたものである。
【0010】
【課題を解決するための手段】本発明に係る半導体装置
はフィルムキャリアのデバイスホール内に半導体チップ
を配設し、該半導体チップに設けた多数のパッドに前記
フィルムキャリアに形成した多数の導電パターンのデバ
イスホール内に突出するインナリードをそれぞれ接続し
、前記半導体チップ又は半導体チップ及び導電パターン
の一部を封止樹脂で封止してなる半導体装置において、
前記デバイスホールを構成する開口縁とデバイスホール
内に配設された半導体チップの外周縁とで形成される間
隔を0.4mm〜0.8mmに設定したものである。
はフィルムキャリアのデバイスホール内に半導体チップ
を配設し、該半導体チップに設けた多数のパッドに前記
フィルムキャリアに形成した多数の導電パターンのデバ
イスホール内に突出するインナリードをそれぞれ接続し
、前記半導体チップ又は半導体チップ及び導電パターン
の一部を封止樹脂で封止してなる半導体装置において、
前記デバイスホールを構成する開口縁とデバイスホール
内に配設された半導体チップの外周縁とで形成される間
隔を0.4mm〜0.8mmに設定したものである。
【0011】また、インナリードの略中間位置に屈曲部
を設けるようにしてもよい。
を設けるようにしてもよい。
【0012】更に、フィルムキャリアのデバイスホール
を構成する開口縁の各導電パターンの側部位置に切欠部
を設けるようにしてもよい。その切欠部を細長い長方形
にすることが望ましい。
を構成する開口縁の各導電パターンの側部位置に切欠部
を設けるようにしてもよい。その切欠部を細長い長方形
にすることが望ましい。
【0013】
【作用】本発明においては、フィルムキャリアのデバイ
スホールを構成する開口縁とデバイスホール内に配設さ
れた半導体チップの外周縁とで形成される間隔を0.4
mm〜0.8mmとし、デバイスホール内に突出するイ
ンナリードの長さを長くしてしなやかになるようにする
か、インナリードの略中間位置に屈曲部を設け、デバイ
スホール内に突出するインナリードの長さを実質的に長
くしてしなやかにすると共に屈曲部で屈曲し易くするよ
うにしたから、インナリードと半導体チップとの接続後
に搬送上、取り扱い上から生じる応力及び半導体チップ
等の封止の際における封止樹脂の硬化時に生じる応力に
対してインナリードがたわむか、インナリードの屈曲部
が屈曲するようにたわんで応力を吸収し、緩和させる。 従って、これら応力により今まで生じていたインナリー
ドのリード切れやボンデイングの接続不良の発生が低減
される。
スホールを構成する開口縁とデバイスホール内に配設さ
れた半導体チップの外周縁とで形成される間隔を0.4
mm〜0.8mmとし、デバイスホール内に突出するイ
ンナリードの長さを長くしてしなやかになるようにする
か、インナリードの略中間位置に屈曲部を設け、デバイ
スホール内に突出するインナリードの長さを実質的に長
くしてしなやかにすると共に屈曲部で屈曲し易くするよ
うにしたから、インナリードと半導体チップとの接続後
に搬送上、取り扱い上から生じる応力及び半導体チップ
等の封止の際における封止樹脂の硬化時に生じる応力に
対してインナリードがたわむか、インナリードの屈曲部
が屈曲するようにたわんで応力を吸収し、緩和させる。 従って、これら応力により今まで生じていたインナリー
ドのリード切れやボンデイングの接続不良の発生が低減
される。
【0014】また、フィルムキャリアのデバイスホール
を構成する開口縁の各導電パターンの側部位置に切欠部
を設けたから、切欠部間に挾まれるように位置して各導
電パターンを有しているフィルムキャリアの舌状部分が
インナリード方向に対して次第にたわみ易くなってイン
ナリードの一部分に力が集中することも無くインナリー
ドと半導体チップとの接続後に生じる温度変化による伸
び縮みや引張り、ねじれ等の外力に対してインナリード
がフィルムキャリアの舌状部分と共にたわんでインナリ
ードの一部分に力が集中しなくなる。従って、これら外
力により今まで生じていたインナリードのリード切れや
ボンデンイングの接続不良の発生が低減される。
を構成する開口縁の各導電パターンの側部位置に切欠部
を設けたから、切欠部間に挾まれるように位置して各導
電パターンを有しているフィルムキャリアの舌状部分が
インナリード方向に対して次第にたわみ易くなってイン
ナリードの一部分に力が集中することも無くインナリー
ドと半導体チップとの接続後に生じる温度変化による伸
び縮みや引張り、ねじれ等の外力に対してインナリード
がフィルムキャリアの舌状部分と共にたわんでインナリ
ードの一部分に力が集中しなくなる。従って、これら外
力により今まで生じていたインナリードのリード切れや
ボンデンイングの接続不良の発生が低減される。
【0015】
【実施例】図1は本発明の一実施例の封止前の状態を示
す平面図、図2は同実施例の封止前の状態を示す断面図
である。図において、従来例と同一の構成は同一符号を
付して重複した構成の説明を省略する。この実施例では
、デバイスホール3がこのデバイスホール3内に配設さ
れた半導体チップ2の外周縁とデバイスホール3を構成
する開口縁との間隔Aが0.4mm〜0.8mmとなる
大きさに形成されている。また、それに伴って、デバイ
スホール3内に突出するインナリード5の長さも長くな
るように形成されている。そして、インナリード5と半
導体チップ2とが接続された後に封止樹脂で半導体チッ
プ2と導電パターン4の一部が封止され、しかる後にフ
ィルムキャリア1と導電パターン4を切断して半導体装
置が構成されるとすることについては従来例と同様であ
る。
す平面図、図2は同実施例の封止前の状態を示す断面図
である。図において、従来例と同一の構成は同一符号を
付して重複した構成の説明を省略する。この実施例では
、デバイスホール3がこのデバイスホール3内に配設さ
れた半導体チップ2の外周縁とデバイスホール3を構成
する開口縁との間隔Aが0.4mm〜0.8mmとなる
大きさに形成されている。また、それに伴って、デバイ
スホール3内に突出するインナリード5の長さも長くな
るように形成されている。そして、インナリード5と半
導体チップ2とが接続された後に封止樹脂で半導体チッ
プ2と導電パターン4の一部が封止され、しかる後にフ
ィルムキャリア1と導電パターン4を切断して半導体装
置が構成されるとすることについては従来例と同様であ
る。
【0016】次に本発明の一実施例の半導体装置で半導
体チップ2の外周縁とデバイスホール3の開口縁との間
隔Aを3つのグループにわけたものと従来例の半導体装
置とのインナリードのリード切れ歩留り、インナリード
と半導体チップとのボンデイング歩留りを含めた総合歩
留りを調べた結果を下記の表1に示す。
体チップ2の外周縁とデバイスホール3の開口縁との間
隔Aを3つのグループにわけたものと従来例の半導体装
置とのインナリードのリード切れ歩留り、インナリード
と半導体チップとのボンデイング歩留りを含めた総合歩
留りを調べた結果を下記の表1に示す。
【0017】
【表1】
【0018】上記表1から明らかなように、本発明の一
実施例で、間隔Aを0.40mm〜0.6mmとしたグ
ループのものと、0.6mm〜0.8mmとしたグルー
プのものがリード切れ歩留り、総合歩留りとも従来例の
ものに比べて良好であることがわかる。これは、間隔A
を従来例よりある程度広くし、それに伴ってインナリー
ド5の長さを長くすることにより、インナリード5はそ
の長さが長くなった分だけしなやかになり、インナリー
ド5と半導体チップ2との接続後に搬送上、取り扱い上
起こるフィルムキャリア1のゆがみ等から生じる応力や
半導体チップ2等の封止の際において、封止樹脂の硬化
時に生じる応力に対してインナリード5がたわみ、かか
る応力を吸収し、緩和させるからである。
実施例で、間隔Aを0.40mm〜0.6mmとしたグ
ループのものと、0.6mm〜0.8mmとしたグルー
プのものがリード切れ歩留り、総合歩留りとも従来例の
ものに比べて良好であることがわかる。これは、間隔A
を従来例よりある程度広くし、それに伴ってインナリー
ド5の長さを長くすることにより、インナリード5はそ
の長さが長くなった分だけしなやかになり、インナリー
ド5と半導体チップ2との接続後に搬送上、取り扱い上
起こるフィルムキャリア1のゆがみ等から生じる応力や
半導体チップ2等の封止の際において、封止樹脂の硬化
時に生じる応力に対してインナリード5がたわみ、かか
る応力を吸収し、緩和させるからである。
【0019】このようにインナリード5がたわんで外部
応力を吸収し、緩和することにより、今まで生じていた
インナリード5のリード切れやインナリード5と半導体
素子4との接続が外れるというボンデイングの接続不良
が低減した。
応力を吸収し、緩和することにより、今まで生じていた
インナリード5のリード切れやインナリード5と半導体
素子4との接続が外れるというボンデイングの接続不良
が低減した。
【0020】また、図9に示す半導体チップ2の能動面
を下向きにして樹脂封止された従来の半導体装置につい
ても、図1及び図2に示す実施例と同様にデバイスホー
ル3を構成する開口縁とデバイスホール3内に配設され
た半導体チップ2の外周縁とで形成される間隔を0.4
〜0.8mmに設定し、それに伴ってインナリード5の
長さを長くしてインナリード5にしなやかさを与えるこ
とにより、ボンデイング後に搬送上、取り扱い上生じる
応力や封止樹脂の硬化時に生じる応力に対してインナリ
ード5をたわませ、応力を吸収し、緩和させることがで
きる。
を下向きにして樹脂封止された従来の半導体装置につい
ても、図1及び図2に示す実施例と同様にデバイスホー
ル3を構成する開口縁とデバイスホール3内に配設され
た半導体チップ2の外周縁とで形成される間隔を0.4
〜0.8mmに設定し、それに伴ってインナリード5の
長さを長くしてインナリード5にしなやかさを与えるこ
とにより、ボンデイング後に搬送上、取り扱い上生じる
応力や封止樹脂の硬化時に生じる応力に対してインナリ
ード5をたわませ、応力を吸収し、緩和させることがで
きる。
【0021】更に、図10に示す半導体チップ2の能動
面についてのみ樹脂封止された従来の半導体装置は、封
止後にインナリードが外部に露出しているために外形切
断時等に応力がさらにかかり構造のものであるが、これ
についても図1及び図2に示す実施例と同様にデバイス
ホールを構成する開口縁とデバイスホール内に配設され
た半導体チップの外周縁とで形成される間隔を0.4〜
0.8mmに設定し、それに伴ってインナリードの長さ
を長くしてインナリードにしなやかさを与えることによ
り、ボンデイング後及び封止後の取扱い、搬送により生
じる外的応力に対してインナリードをたわませ、応力を
吸収し、緩和させることができる。
面についてのみ樹脂封止された従来の半導体装置は、封
止後にインナリードが外部に露出しているために外形切
断時等に応力がさらにかかり構造のものであるが、これ
についても図1及び図2に示す実施例と同様にデバイス
ホールを構成する開口縁とデバイスホール内に配設され
た半導体チップの外周縁とで形成される間隔を0.4〜
0.8mmに設定し、それに伴ってインナリードの長さ
を長くしてインナリードにしなやかさを与えることによ
り、ボンデイング後及び封止後の取扱い、搬送により生
じる外的応力に対してインナリードをたわませ、応力を
吸収し、緩和させることができる。
【0022】図3は本発明のもう一つの実施例の封止前
の状態を示す平面図である。この実施例は従来例とイン
ナリード5の形状が異なるもので、他の構成は従来例と
同様であるので、従来例と同一の構成は同一符号を付し
て重複した構成の説明を省略する。この実施例ではイン
ナリード5の略中間位置にくの字状の屈曲部5aを設け
たものである。従って、インナリード5の長さは実質的
に長くなり、インナリード5はその長さが長くなった分
だけしなやかになると共に屈曲部5aでたわみ易くなる
。このため、インナリード5と半導体チップ2との接続
後に搬送上、取扱い上起こるフィルムキャリア1のゆが
み等から生じる応力や半導体チップ2等の封止の際にお
いて封止樹脂の硬化時に生じる応力に対してインナリー
ド5が屈曲部5aで屈曲するようにたわみ、かかる応力
を吸収し、緩和させる。このように、インナリード5が
屈曲部5aで屈曲するようにたわんで外部応力を吸収し
、緩和することにより今まで生じていたインナリード5
のリード切れやインナリード5と半導体素子2との接続
が外れるというボンデイングの接続不良が低減した。
の状態を示す平面図である。この実施例は従来例とイン
ナリード5の形状が異なるもので、他の構成は従来例と
同様であるので、従来例と同一の構成は同一符号を付し
て重複した構成の説明を省略する。この実施例ではイン
ナリード5の略中間位置にくの字状の屈曲部5aを設け
たものである。従って、インナリード5の長さは実質的
に長くなり、インナリード5はその長さが長くなった分
だけしなやかになると共に屈曲部5aでたわみ易くなる
。このため、インナリード5と半導体チップ2との接続
後に搬送上、取扱い上起こるフィルムキャリア1のゆが
み等から生じる応力や半導体チップ2等の封止の際にお
いて封止樹脂の硬化時に生じる応力に対してインナリー
ド5が屈曲部5aで屈曲するようにたわみ、かかる応力
を吸収し、緩和させる。このように、インナリード5が
屈曲部5aで屈曲するようにたわんで外部応力を吸収し
、緩和することにより今まで生じていたインナリード5
のリード切れやインナリード5と半導体素子2との接続
が外れるというボンデイングの接続不良が低減した。
【0023】また、図9に示す半導体チップの能動面を
下向きにして樹脂封止された従来の半導体装置や図10
に示す半導体チップの能動面についてのみ樹脂封止され
、封止後にインナリードが外部に露出して外形切断時等
に応力がかかりやすい従来の半導体装置についても、図
1及び図2に示す実施例と同様にインナリードの略中間
位置にくの字状の屈曲部を設け、インナリードの長さを
実質的に長くして、インナリードにしなやかさを与える
と共に屈曲部でたわみ易くすることにより、ボンデイン
グ後や封止後に搬送上、取扱い上生じる応力や封止樹脂
時の硬化時に生じる応力に対して、インナリードを屈曲
部で屈曲するようにたわませ、応力を吸収し、緩和させ
ることができる。
下向きにして樹脂封止された従来の半導体装置や図10
に示す半導体チップの能動面についてのみ樹脂封止され
、封止後にインナリードが外部に露出して外形切断時等
に応力がかかりやすい従来の半導体装置についても、図
1及び図2に示す実施例と同様にインナリードの略中間
位置にくの字状の屈曲部を設け、インナリードの長さを
実質的に長くして、インナリードにしなやかさを与える
と共に屈曲部でたわみ易くすることにより、ボンデイン
グ後や封止後に搬送上、取扱い上生じる応力や封止樹脂
時の硬化時に生じる応力に対して、インナリードを屈曲
部で屈曲するようにたわませ、応力を吸収し、緩和させ
ることができる。
【0024】図4は本発明の別のもう一つの実施例の封
止前の状態を示す部分平面図、図5は同実施例の封止前
の状態を示す部分断面図である。この実施例は従来例と
デバイスホールの開口縁の形状が異なるもので、他の構
成は従来例と同様であるので、従来例と同一の構成は同
一符号を付して重複した構成の説明を省略する。この実
施例ではフィルムキャリア1のデバイスホール3を構成
する開口縁3aの各導電パターン4の側部位置に細長い
長方形の切欠部9を設けるようにしたものである。従っ
て、切欠部9,9間に挾まれるように位置して各導電パ
ターン4を接着しているフィルムキャリア1の舌状部分
1bはインナリード方向に対して次第にたわみ易くなり
、インナリード4の一部分に力が集中することが無くな
る。それ故、インナリード4と半導体チップ2との接続
後に生じる温度変化による伸び縮みや引張り、ねじれ等
の外力に対してインナリード4がフィルムキャリア1の
舌状部分1bと共にたわんでかかる外部応力を吸収し緩
和させ、インナリード4の一部分に力が集中せず、これ
ら外力により今まで生じていたインナリード4のリード
切れやインナリード5と半導体素子2との接続が外れる
というボンデイングの接続不良が低減した。
止前の状態を示す部分平面図、図5は同実施例の封止前
の状態を示す部分断面図である。この実施例は従来例と
デバイスホールの開口縁の形状が異なるもので、他の構
成は従来例と同様であるので、従来例と同一の構成は同
一符号を付して重複した構成の説明を省略する。この実
施例ではフィルムキャリア1のデバイスホール3を構成
する開口縁3aの各導電パターン4の側部位置に細長い
長方形の切欠部9を設けるようにしたものである。従っ
て、切欠部9,9間に挾まれるように位置して各導電パ
ターン4を接着しているフィルムキャリア1の舌状部分
1bはインナリード方向に対して次第にたわみ易くなり
、インナリード4の一部分に力が集中することが無くな
る。それ故、インナリード4と半導体チップ2との接続
後に生じる温度変化による伸び縮みや引張り、ねじれ等
の外力に対してインナリード4がフィルムキャリア1の
舌状部分1bと共にたわんでかかる外部応力を吸収し緩
和させ、インナリード4の一部分に力が集中せず、これ
ら外力により今まで生じていたインナリード4のリード
切れやインナリード5と半導体素子2との接続が外れる
というボンデイングの接続不良が低減した。
【0025】また、図9に示す半導体チップの能動面を
下向きにして樹脂封止された従来の半導体装置や図10
に示す半導体チップの能動面についてのみ樹脂封止され
、封止後にインナリードが外部に露出して外形切断時に
応力がかかりやすい従来の半導体装置についても図1及
び図2に示す実施例と同様にフィルムキャリアのデバイ
スホールを構成する開口縁の各導電パターンの側部位置
に細長い切欠部を設け、切欠部間に挾まれるように位置
して各導電パターンを接着しているフィルムキャリア1
の舌片部分はインナリード方向に対して次第にたわみ易
くなり、インナリードの一部分に力が集中することが無
くなるようにしたことにより、インナリードと半導体チ
ップとの接続後に生じる温度変化による伸び縮みや引張
り、ねじれ等の外力に対してインナリードがフィルムキ
ャリアの舌状部分と共にたわみ、かかる外力を吸収し、
緩和させ、インナリードの一部分に力が集中することが
ない。
下向きにして樹脂封止された従来の半導体装置や図10
に示す半導体チップの能動面についてのみ樹脂封止され
、封止後にインナリードが外部に露出して外形切断時に
応力がかかりやすい従来の半導体装置についても図1及
び図2に示す実施例と同様にフィルムキャリアのデバイ
スホールを構成する開口縁の各導電パターンの側部位置
に細長い切欠部を設け、切欠部間に挾まれるように位置
して各導電パターンを接着しているフィルムキャリア1
の舌片部分はインナリード方向に対して次第にたわみ易
くなり、インナリードの一部分に力が集中することが無
くなるようにしたことにより、インナリードと半導体チ
ップとの接続後に生じる温度変化による伸び縮みや引張
り、ねじれ等の外力に対してインナリードがフィルムキ
ャリアの舌状部分と共にたわみ、かかる外力を吸収し、
緩和させ、インナリードの一部分に力が集中することが
ない。
【0026】以上、いずれの実施例もフィルムキャリア
1に接着剤6によりして導電パターン4が接着されてい
たいわゆる3層フィルムキャリアについて説明してきた
が、フィルムキャリアに直接導電パターンが積層される
ようにしたいわゆる2層フィルムキャリアについても本
発明が適用されることは勿論である
1に接着剤6によりして導電パターン4が接着されてい
たいわゆる3層フィルムキャリアについて説明してきた
が、フィルムキャリアに直接導電パターンが積層される
ようにしたいわゆる2層フィルムキャリアについても本
発明が適用されることは勿論である
【0027】
【発明の効果】本発明は以上説明したように、フィルム
キャリアのデバイスホールを構成する開口縁をデバイス
ホール内に配設された半導体チップの外周縁とで形成さ
れる間隙を0.4mm〜0.8mmとし、デバイスホー
ル内に突出するンナリードの長さを長くしてしなやかに
なるようにするか、インナリードの略中間位置に屈曲部
を設け、デバイスホール内に突出するインナリードの長
さを実質的に長くしてしなやかとなるようにすると共に
屈曲部で屈曲し易くするようにしたので、インナリード
と半導体チップとの接続後に搬送上、取扱い上から生じ
る応力及び樹脂封止の際における封止樹脂の硬化時に生
じる応力に対してインナリードがたわむか、インナリー
ドの屈曲部が屈曲するようにたわんで吸収し、緩和させ
ることができ、インナリードのリード切れやボンデイン
グの接続不良の発生が低減し、信頼性の高い半導体装置
を供給することができるという効果を有する。
キャリアのデバイスホールを構成する開口縁をデバイス
ホール内に配設された半導体チップの外周縁とで形成さ
れる間隙を0.4mm〜0.8mmとし、デバイスホー
ル内に突出するンナリードの長さを長くしてしなやかに
なるようにするか、インナリードの略中間位置に屈曲部
を設け、デバイスホール内に突出するインナリードの長
さを実質的に長くしてしなやかとなるようにすると共に
屈曲部で屈曲し易くするようにしたので、インナリード
と半導体チップとの接続後に搬送上、取扱い上から生じ
る応力及び樹脂封止の際における封止樹脂の硬化時に生
じる応力に対してインナリードがたわむか、インナリー
ドの屈曲部が屈曲するようにたわんで吸収し、緩和させ
ることができ、インナリードのリード切れやボンデイン
グの接続不良の発生が低減し、信頼性の高い半導体装置
を供給することができるという効果を有する。
【0028】また、フィルムキャリアのデバイスホール
を構成する開口縁の各導電パターンの側部位置に切欠部
を設けたから、切欠部間に挾まれるように位置して各導
電パターンを有しているフィルムキャリアの舌状部分が
インナリード方向に対して次第にたわみ易くなってイン
ナリードの一部分に力が集中することも無くなるので、
インナリードと半導体チップとの接続後に生じる温度変
化による伸びや縮みや引張り、ねじれ等の外力に対して
インナリードがフィルムキャリアの舌状部分と共にたわ
んでインナリードの一部分に力が集中することがなくな
ることにより、インナリードのリード切れやボンデイン
グの接続不良の発生が低減し、信頼性の高い半導体装置
を供給することができるという効果を有する。
を構成する開口縁の各導電パターンの側部位置に切欠部
を設けたから、切欠部間に挾まれるように位置して各導
電パターンを有しているフィルムキャリアの舌状部分が
インナリード方向に対して次第にたわみ易くなってイン
ナリードの一部分に力が集中することも無くなるので、
インナリードと半導体チップとの接続後に生じる温度変
化による伸びや縮みや引張り、ねじれ等の外力に対して
インナリードがフィルムキャリアの舌状部分と共にたわ
んでインナリードの一部分に力が集中することがなくな
ることにより、インナリードのリード切れやボンデイン
グの接続不良の発生が低減し、信頼性の高い半導体装置
を供給することができるという効果を有する。
【図1】本発明の一実施例の封止前の状態を示す平面図
である。
である。
【図2】同実施例の封止前の状態を示す断面図である。
【図3】本発明のもう一つの実施例の封止前の状態を示
す平面図である。
す平面図である。
【図4】本発明の別のもう一つの実施例の封止前の状態
を示す部分平面図である。
を示す部分平面図である。
【図5】同実施例の封止前の状態を示す部分断面図であ
る。
る。
【図6】従来の半導体装置の封止前の状態を示す平面図
である。
である。
【図7】同半導体装置の封止前の状態を示す断面図であ
る。
る。
【図8】同半導体装置の封止後の状態を示す断面図であ
る。
る。
【図9】同半導体装置の別の封止後の状態を示す断面図
である。
である。
【図10】同半導体装置のもう一つの別の封止後の状態
を示す断面図である。
を示す断面図である。
【図11】(a),(b)は同半導体装置のインナリー
ドが切断される過程を示す説明図である。
ドが切断される過程を示す説明図である。
1 フィルムキャリア
2 半導体チップ
2a 半導体チップの電極
3 デバイスホール
4 導電パターン
5 インナリード
A,B 間隔
Claims (4)
- 【請求項1】 フィルムキャリアのデバイスホール内
に半導体チップを配設し、該半導体チップに設けた多数
の電極に前記フィルムキャリアに形成した多数の導電パ
ターンのデバイスホール内に突出するインナリードをそ
れぞれ接続し、前記半導体チップ又は半導体チップ及び
導電パターンの一部を封止樹脂で封止してなる半導体装
置において、前記デバイスホールを構成する開口縁とデ
バイスホール内に配設された半導体チップの外周縁とで
形成される間隔を0.4mm〜0.8mmに設定したこ
とを特徴とする半導体装置。 - 【請求項2】 フィルムキャリアのデバイスホール内
に半導体チップを配設し、該半導体チップに設けた多数
の電極に前記フィルムキャリアに形成した多数の導電パ
ターンのデバイスホール内に突出するインナリードをそ
れぞれ接続し、前記半導体チップ又は半導体チップ及び
導電パターンの一部を封止樹脂で封止してなる半導体装
置において、前記インナリードの略中間位置に屈曲部を
設けたことを特徴とする半導体装置。 - 【請求項3】 フィルムキャリアのデバイスホールに
半導体チップを配設し、該半導体チップに設けた多数の
電極に前記フィルムキャリアに形成した導電パターンの
デバイスホール内に突出するインナリードをそれぞれ接
続し、前記半導体チップ又は半導体チップ及び導電パタ
ーンの一部を封止樹脂で封止してなる半導体装置におい
て、前記フィルムキャリアのデバイスホールを構成する
開口縁の各導電パターンの側部位置に切欠部を設けたこ
とを特徴とする半導体装置。 - 【請求項4】 前記切欠部は細長い長方形であること
を特徴とする請求項3記載の半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3080068A JP3033227B2 (ja) | 1990-05-08 | 1991-04-12 | 半導体装置 |
EP19910106888 EP0456066A3 (en) | 1990-05-08 | 1991-04-27 | Semiconductor chip mounted inside a device hole of a film carrier |
KR1019910007181A KR910020866A (ko) | 1990-05-08 | 1991-05-03 | 반도체 장치 |
US07/696,698 US5231303A (en) | 1990-05-08 | 1991-05-07 | Semiconductor device with incorporated stress reducing means |
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11842790 | 1990-05-08 | ||
JP2-118427 | 1990-05-16 | ||
JP2-51113 | 1990-05-16 | ||
JP5111390 | 1990-05-16 | ||
JP12614090 | 1990-05-16 | ||
JP2-126140 | 1990-05-16 | ||
JP3080068A JP3033227B2 (ja) | 1990-05-08 | 1991-04-12 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25961099A Division JP3216636B2 (ja) | 1990-05-08 | 1999-09-13 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04218934A true JPH04218934A (ja) | 1992-08-10 |
JP3033227B2 JP3033227B2 (ja) | 2000-04-17 |
Family
ID=27462589
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3080068A Expired - Fee Related JP3033227B2 (ja) | 1990-05-08 | 1991-04-12 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5231303A (ja) |
EP (1) | EP0456066A3 (ja) |
JP (1) | JP3033227B2 (ja) |
KR (1) | KR910020866A (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04123448A (ja) * | 1990-09-14 | 1992-04-23 | Toshiba Corp | 半導体実装装置 |
JP2857492B2 (ja) * | 1990-11-28 | 1999-02-17 | シャープ株式会社 | Tabパッケージ |
JP3238004B2 (ja) * | 1993-07-29 | 2001-12-10 | 株式会社東芝 | 半導体装置の製造方法 |
US5569956A (en) * | 1995-08-31 | 1996-10-29 | National Semiconductor Corporation | Interposer connecting leadframe and integrated circuit |
US5760465A (en) * | 1996-02-01 | 1998-06-02 | International Business Machines Corporation | Electronic package with strain relief means |
US6277225B1 (en) | 1996-03-13 | 2001-08-21 | Micron Technology, Inc. | Stress reduction feature for LOC lead frame |
JP2910670B2 (ja) * | 1996-04-12 | 1999-06-23 | 日本電気株式会社 | 半導体実装構造 |
JPH10116862A (ja) * | 1996-10-11 | 1998-05-06 | Texas Instr Japan Ltd | テープキャリアパッケージ |
WO1998018163A1 (en) * | 1996-10-22 | 1998-04-30 | Seiko Epson Corporation | Film carrier tape, tape carrier semiconductor device assembly, semiconductor device, its manufacturing method, package substrate, and electronic appliance |
US5923081A (en) | 1997-05-15 | 1999-07-13 | Micron Technology, Inc. | Compression layer on the leadframe to reduce stress defects |
US6075286A (en) * | 1997-06-02 | 2000-06-13 | International Rectifier Corporation | Stress clip design |
JP3147071B2 (ja) * | 1998-01-19 | 2001-03-19 | 日本電気株式会社 | 半導体装置及びその製造方法 |
KR100574278B1 (ko) * | 1998-11-27 | 2006-09-22 | 삼성전자주식회사 | 테이프 캐리어 패키지 및 이를 이용한 액정표시기모듈 |
US20050154567A1 (en) * | 1999-06-18 | 2005-07-14 | President And Fellows Of Harvard College | Three-dimensional microstructures |
WO2001051276A2 (en) | 2000-01-07 | 2001-07-19 | President And Fellows Of Harvard College | Fabrication of metallic microstructures via exposure of photosensitive composition |
TWI285523B (en) * | 2005-08-19 | 2007-08-11 | Chipmos Technologies Inc | Flexible substrate capable of preventing lead thereon from fracturing |
KR101259844B1 (ko) | 2011-01-31 | 2013-05-03 | 엘지이노텍 주식회사 | 리드 크랙이 강화된 전자소자용 탭 테이프 및 그의 제조 방법 |
US11075091B2 (en) * | 2017-10-26 | 2021-07-27 | Shindengen Electric Manufacturing Co., Ltd. | Method for manufacturing semiconductor device |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4736236A (en) * | 1984-03-08 | 1988-04-05 | Olin Corporation | Tape bonding material and structure for electronic circuit fabrication |
US4721993A (en) * | 1986-01-31 | 1988-01-26 | Olin Corporation | Interconnect tape for use in tape automated bonding |
US4743956A (en) * | 1986-12-15 | 1988-05-10 | Thomson Components-Moster Corporation | Offset bending of curvaceously planar radiating leadframe leads in semiconductor chip packaging |
JPS63164331A (ja) * | 1986-12-26 | 1988-07-07 | Matsushita Electric Ind Co Ltd | フイルムキヤリヤリ−ド |
JPH0793344B2 (ja) * | 1987-05-20 | 1995-10-09 | 松下電器産業株式会社 | フイルムキヤリア |
JPS63288039A (ja) * | 1987-05-20 | 1988-11-25 | Matsushita Electric Ind Co Ltd | フィルムキャリア実装検査方法 |
JPH02292836A (ja) * | 1989-05-02 | 1990-12-04 | Nippon Steel Corp | Icチップ実装用フィルムキャリア |
-
1991
- 1991-04-12 JP JP3080068A patent/JP3033227B2/ja not_active Expired - Fee Related
- 1991-04-27 EP EP19910106888 patent/EP0456066A3/en not_active Withdrawn
- 1991-05-03 KR KR1019910007181A patent/KR910020866A/ko not_active Application Discontinuation
- 1991-05-07 US US07/696,698 patent/US5231303A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0456066A3 (en) | 1993-02-03 |
US5231303A (en) | 1993-07-27 |
KR910020866A (ko) | 1991-12-20 |
EP0456066A2 (en) | 1991-11-13 |
JP3033227B2 (ja) | 2000-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04218934A (ja) | 半導体装置 | |
TW504823B (en) | COF-use tape carrier and COF-structured semiconductor device using the same | |
KR20030005022A (ko) | 반도체 장치 | |
JPH0794553A (ja) | 半導体装置およびその製造方法 | |
US5016084A (en) | Semiconductor device | |
JP2000031327A (ja) | 半導体装置及びその製造方法 | |
JPH1098072A (ja) | 半導体装置及びその製造方法 | |
KR0174341B1 (ko) | 디바이스 에지에서 기계적 스트레스를 줄이기 위한 개별 영역 리드 프레임 주조법 또는 하프 에칭법 | |
JP2000307045A (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法 | |
JP2006196874A (ja) | 半導体装置 | |
JP3216636B2 (ja) | 半導体装置 | |
JP2819825B2 (ja) | Tab内蔵型半導体装置 | |
JPH11191574A (ja) | 半導体装置 | |
JP2002289741A (ja) | 半導体装置 | |
JPS601838A (ja) | 半導体装置 | |
JP2815984B2 (ja) | 半導体装置 | |
JPH05291361A (ja) | 半導体装置のリード構造 | |
JP3841038B2 (ja) | 樹脂封止型半導体装置 | |
JPH0448769A (ja) | 半導体装置 | |
JPH02263444A (ja) | キヤリアテープ | |
JPH09275161A (ja) | 半導体装置 | |
JP2002252304A (ja) | 半導体装置およびこれに用いられる支持基板 | |
JPH04349653A (ja) | 半導体装置用リードフレーム及びこれを用いた半導体装置 | |
JPH01140648A (ja) | 樹脂封止型半導体装置 | |
JPH031551A (ja) | 樹脂封止型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |