JPH042163A

JPH042163A - マスクｒｏｍの製造方法

Info

Publication number: JPH042163A
Application number: JP2102537A
Authority: JP
Inventors: Satoru Nishikawa; 哲西川
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1990-04-18
Filing date: 1990-04-18
Publication date: 1992-01-07

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）この発明は、マスクＲＯＭの製造方法に関する。

（従来の技術）マスクＲＯＭは、通常、例えば文献Ｉ：［（エム・アイ
・エルマスリー（Ｍ、１．Ｅｌｍａｓｒｙ）編集のディ
ジタル　ＭＯＳ　　イ　ン　テ　グレーテ・ンド　サー
キッッ（Ｄｉ９ｉｔａ］、　　ＭＯＳ　　Ｉｎｔｅｑｒ
ａｔｅｄ　　Ｃ１ｒｃｕｉｔｓ）１内のロジャー・シー
・スチュヮート（Ｒｏｇｅｒ　　Ｇ、５ＴＥＷＡＲＴ）
著「ハイ−デンシティ−０ＭＯ３日ＯＭ　　アレイ（Ｈ
ｉ９ｈ−Ｄｅｎｓｉｔｙ　　０ＭＯ５ＲＯＭ　　Ａｒｒ
ａｙＳ）（アイ・イー・イー・イー　ブレス（ＩＥＥＥ
　　Ｐｒｅｓｓ、Ｎｅｗ　　Ｙｏｒｋ）］に開示ざれて
いるように、チップに予め多数のｎチャネル電界効果ト
ランジスタ（以下、単にｎＦＥＴと称する。）をアレイ
状に設けでおき、その後、ユザのデータ書込みプログラ
ムに従って形成したパターンを有するマスクを用いて、
指定されたｎＦＥＴＶビットラインに接続しないように
して製造している。

その方法には、例えば、文献■：（「超高速ディジタル
デバイスシリーズ　２　超高速ＣＭ○Ｓデバイス」、培
風館、１９８６年２月１０日発行、第３１６−３１８頁
）にも記載されているように、 ■コンタクト孔プログラム方式 ■イオン注入プログラム方式 ■拡散層プログラム方式等の方法かある。

いずれの方法を用いるかは、単位面積当りの書込まれる
容量（記憶容量）と、ＴＡＴ　（ターン・アラウンド・
タイム（Ｔｕｒｎ　　Ａｒｏｕｎｃｌ　　Ｔｉｍｅ）：
ｌ−ザよつＲＯＭデータを受けてかう製品を納入するま
での期間）とをどう設定するかによって決まる。

（発明が解決しようとする課題）しかしながら、周知の通り、単位面積当りの書込み容量
を高めることとＴＡＴＶ短縮することとは相反する要求
であり、例えば拡散層プログラム方式では単位面積当り
の書込み容ｊｌヲあげることが出来る一方、受注後、製
造プロセスの初期に書込みを行う必要があるため、ＴＡ
Ｔが長くなる。

また、コンタクト孔プログラム方式のうち、例えばビッ
トラインの一部を除去することによって、コンタクトホ
ールかあってもＭＯＳＦＥＴとビットラインとが接続し
ないようにする場合には、ＴＡＴは短縮するが、単位面
積当りの書込み容量は小さくなる。

この発明は、上述した従来の問題点に鑑みなされたもの
であり、従って、この発明の目的は、記憶容量が大きく
、かつＴＡＴの短縮を図れるようにした、マスクＲＯＭ
の製造方法を提供することにある。

（課題を解決するための手段）この目的の達成を図るため、この発明によれば、シリコンの下地の多数のアクティブ領域に電界効果トラ
ンジスタのチャネルドープ領域を形成した後、データ書
込みプログラムで指定された電界効果トランジスタ用の
指定チャネルドープ領域にイオン注入を行ってマスクＲ
ＯＭを製造するに当り、この指定チャネルドープ領域に水素（Ｈ＋）イオンを注
入する工程と、この水素（Ｈ＋）イオン注入済みのチャネルドープ領ｔ
ｆｔを加熱処理する工程とを含むことを特徴とする。

この発明の実施に当り、好ましくは、チャネルドープ領
域を、ポロン（Ｂ）をドープした領域とするのが良い。

ざらに、この発明の実施例によれば、好ましくは、水素
（Ｈ＋）イオンのドーズ量をポロン（Ｂ）のドーズ量よ
り大きな値とするのが良い。

（作用）この発明の構成によれば、チャネルドープ領域に対しで
Ｈ＋イオンを選択的に注入し、この日＋イオン注入済み
のチャネルドープ領域を加熱する処理を行っている。こ
うすることにより、注入されたＨ＋イオンはチャネルド
ーズ領域に予めドープされているドーパントの原子と結
合する結果、Ｓｉ−（ドーパントの原子）−Ｈの形の不
動態を形成するため、芋ヤネルにドープされたドーパン
トの原子は不活性となってアクセプタとして働かなくな
る。このため、Ｈ＋イオンが注入されたチャネルドープ
領域を有する電界効果トランジスタ（ＦＥＴ）のしきい
値は、通常のゲート動作電圧よりも、低くなるため、ノ
ーマリオンまたはノーマリオフ状態のＦＥＴとなり、こ
れに対しで、Ｈ＋イオンが注入されないでいるチャネル
ドープ領ｉ＊！有する電界効果トランジスタ（ＦＥＴ）
は通常のゲート電圧で動作条件で動作するので、マスク
ＲＯＭとしで動作する。

（実施例）以下、図面ヲ参照しで、この発明の実施例につき説明す
る。尚、以下参照する図面では、この発明が理解出来る
程度に、各構成成分の形状、大きさおよび配Ｍ関係を概
略的に示しであるにすぎない。

第１図（Ａ）〜（Ｃ）は、この発明のマスクＲＯＭの製
造方法の基本的プロセスを説明するための工程図であり
、第２図（Ａ）〜（Ｆ）は、この発明のマスクＲＯＭの
製造方法ｔｎチャネルＭＯ３Ｆ　Ｅ　Ｔにに適用した例
につき説明する。

基本的プロセスにつき説明する。

先ず、第１図（Ａ）に示すように、シリコンの下地１０
のアクティブ領域に、予めＦＥＴのしきい値電圧を決め
るドーパントを適当な濃度で注入した、チャネルドープ
領域１２を設けておく。この例では、ソース拡散層１４
およびトレイン拡散層１６でチャネルドープ領域を画成
しでおき、また、この下地の上面のチャネルドープ領域
１２の上側には、通常の如く、ゲート酸化膜１８を介し
てゲート電極２０を設け、その上側に絶縁膜２２を設け
た構造体としで示しであるが、これに何等限定されるも
のではなく、基本的にはシリコンの下地１０にチャネル
ドープ領域１２が形成されていれば良い。

次に、マスクＲＯＭ％構成しているＦＥＴのうち、ヒツ
トラインと実質的な接続を形成しないＦＥＴＭユーザの
プログラムに従って設定し、そのＦＥＴの指定されたチ
ャネルドープ領域１２に対して次の処理を行う。

この指定チャネルドープ領域１２に対し水素（Ｈ＋）イ
オンを注入（第１図（Ｂ）に２６で示す。）する。この
注入は、この指定チャネルドープ領域１２の上側の対応
する領域に開口部を有する適当なマスク、例えばフォト
レジスト（図示せず）で形成したマスクを用いで行って
も良いし、或いはまた、マスクを用いる代わりに、フォ
ーカスト・イオン・ビーム（Ｆｏｃｕｓｅｄ　　Ｉ　　
。

ｎ　　Ｂｅａｍ）装雷（図示せず。）を用いてこの指定
チャネルドーズ領域１２に対しでのみＨ＋イオンを注入
するようにしても良い。この日＋イオン注入のエネルギ
ーは、丁度チャネルドープ領域１２にＨ＋イオンが注入
されるように設定するが、Ｈ＋イオンは質量が小さいた
め、通常のシリコンプロセスで用いられる他の元素に比
べて、低エネルギーでも大きな飛程となる。従って、こ
のチャネルドープ領域］２の上側に形成されている一層
以上の膜の層厚および材質等を考慮して設定する必要が
ある。また、このＨ＋イオンの注入のドーズ量をチャネ
ルドープ領域１２に注入されでいるドーパントのドーズ
量よりも大きな値とする。

また、注入したＨ＋イオンの不所望な熱拡散を回避する
ため、この日＋イオン注入を、好ましくは、チャネルド
ープ領域］２のドーパント原子の不動態化のための加熱
処理の温度よりも高い温度での所要の処理工程を経た後
に、行うのが良い。

次に、この水素（Ｈ＋）イオン注入済みのチャネルドー
プ領域３０を加熱処理（第１図（Ｃ）に２８で示す。）
する。この加熱処理は、この日原子と、下地１０のシリ
コンの原子と、Ｈ＋イオン注入済みのチャネルドープ領
域３０に予め注入されているドーパント原子とを結合さ
せてドーパント原子を不動態にするために行う。そして
、Ｈ＋イオンがチャネルドープ領域３０外の領域へ熱拡
散しないか或いは熱拡散してもその影響か実質的に生し
ないような程度で治まるような、適当な温度で行えば良
い。また、この加熱処理を、独立した加熱処理としで行
っても良く、或いは所要の後工程で行われる熱処理を利
用しで行っても良い。

以上の処理によって、ユーザにより指定されたＦＥＴの
しきい値は、通常の他の指定されなかったＦＥＴのゲー
ト動作電圧よりも低くなり、よって、ユーザにより指定
されたＦＥＴは通常の動作条件下では、オン状態にあり
、またユーザにより指定されなかったＦＥＴはオフ状態
であるマスクＲＯＭが形成される。

次に、第２図を参照して、この発明の詳細な説明する。

この実施例では、マスクＲＯＭの記憶容量（ストレーン
・アレイ）の部分につき説明するが、周辺のアンプ、デ
コーダ等の回路は通常のプロセスにより形成するものと
し、その説明を省略する。

尚、第２図（Ｃ）に示す構造体までは、従来と同様に適
当に形成することが出来るが、−例として簡単に説明す
る。

先ず、下地１００として、不純物添加濃度か１　ｘ　１
０”／ｃｍ’のＰ型シリコン基板を用い、これにフィー
ルド酸化膜１０２８形成して、ＭＯ３ＦＥＴ素子の形成
領域であるアクティブ領域１０４を定める。次に、ゲー
ト酸化膜１０６を膜厚２５ｎｍ程度で形成し、その後、
ＭＯＳＦＥＴのしきい値電圧を定めるための適当なドー
パント、この場合（こは、好ましくは、ＢＦ２＋イオン
を９０ＫｅＶの加速エネルギーとし、かつ、ドーズ量を
５ｘ１０１３／ｃｍ２程度としで注入し、チャネル領域
を形成するためのドープ領域１０８を形成して、第２図
（Ａ）に示すような構造体を得る。

次に、この構造体の上側全面にポリシリコン膜を膜厚０
．３ｕｍ程度に被着形成し、然る後、このポリシリコン
膜に対してリン（Ｐ）拡散を行ってｎ＋ポリシリコン膜
に変え、その後、この膜をエツチングしてゲート電極す
なわちワード・ライン１１０を形成する。次に、このゲ
ート電極１１０！マスクとしで用いて、適当なドーパン
ト例えばＡｓ＋イオンを７０にｅＶの加速電圧および１
ｘｌＯＩｇ／ｃｍ２のドーズ■で、下地１００に対して
注入を行い、その後、９００℃の温度で、１時間にわた
り、窒素雰囲気中でアニ−ルを行ってｎ十領ｉｉ４を形
成する。ここでは、これらｎ◆領領域ＭＯＳ　Ｆ　Ｅ　
Ｔのトレイン拡散層１］２およびソース拡散層１１４と
する。ここまでに得られた構造体の状態を第２図（Ｂ）
に示す。

次に、この構造体の上側全面にＮ　Ｓ　Ｇ／８　Ｐ　Ｓ
Ｇからなる絶縁膜を形成した後、この絶縁膜の適当部分
をエツチング除去してゲート電極１１０の周囲に層間絶
縁膜１１８を形成する。第２図（Ｃ）にこの層間絶縁膜
１１８をいわゆるサイドウオールを含む絶縁膜として形
成してあり、しかも、ゲート酸化膜と一体的にしで示し
である。

次に、リン（Ｐ）拡散によるｎ＋ポリシリコンからなる
アースプレート１２０Ｖバターニングして設ける。この
アースプレートはトレイン拡散層１１２と電気的に接触
した状態にある。次に、ソース拡散層１１４の上側に開
口を形成した、適当な層間絶縁膜１２２８設ける。そし
て、その上側にアルミニウム（八β）膜を形成した後、
通常のホトリソグラフィーおよびエツチング技術を用い
で、ヒツト・ライン１２４を形成し、続いて、４５０　
Ｔ、程度の温度でシンタリングを行って第２図（Ｃ）に
示すような構造体を得る。

このようにして得られたＭＯＳＦＥＴの構造で１よ、基
板１００のバイアス電圧を一３ｖとして動作きせると、
しきい値電圧は約７Ｖとなるので、ゲート電圧を５ｖと
する通常の動作条件では、ＦＥＴはオフ（ＯＦＦ）状態
となっている。

次に、ユーザが書込みを指定したＦＥＴを第１図（Ｃ）
中の左側に示すＦＥＴとする。

この実施例では、既に説明した通り、先ず、オン（ＯＮ
）状態となるべき選定されたＦＥＴの指定チャネルドー
プ領域１１６に水素（Ｈ＋）イオンを注入する。このた
め、第２図（Ｄ）に示すように、指定チャネルドープ領
域］１６ａの領域に猾述するイオン注入を行い得るよう
ζこ、この領域１１６の上側に対応する開口部１３２を
有するマスク例えばフォトマスク１３０を設ける。

次に、このマスク１３０＠用いで、この指定チャネルド
ープ領域１１６ａに対しＨ＋イオンの注入を行う（第２
図（Ｅ）に１３４で示す。）。

このときの注入条件は、既に第１図を参照して説明した
通り、Ｈ１イオンの飛程が、丁度ＭＯ５ＦＥＴの指定チ
ャネルドープ領域１１６ａ内になるように調整する必要
がある。この実施例では、指定チャネルドープ領域］１
６ａ従ってシリコン基板］００の上側に、ビット・ライ
ン１２４、層間絶縁膜１２２および１］８、アースプレ
ート１２０およびゲート電極１１０等の膜厚の総和は約
１．５Ｌ１ｍ程度と見積りできるので、この程度の膜厚
では、Ｈ＋イオンの飛程を、２００ＫｅＶ程度のエネル
ギーで、充分達成することか出来る。第２図（Ｅ）にお
いて、この日＋イオンが注入済みチャネルドープ領域を
１３６で示す。

次に、注入済みの前記チャネルドープ領域を加熱処理す
る。この実施例では、この加熱処理を後工程のパッシベ
ーション膜の形成のときに行う。

そのため、先ず、上述したフォトマスク１３０を適当な
従来波＃Ｉを用いて、剥離する。然る後、得られた構造
体の上側全面に通常の技術を用いて例えばプラズマＳｉ
Ｎ膜のようなパッシベーション膜］４０を被膜して形成
する。このパッシベーション膜１４０を形成する際に、
適当な温度例えば４００〜２００℃程度の範囲内の適当
な温度で熱処理を行うか、この熱処理同時に、Ｈ＋イオ
ンの注入済みの指定チャネルドープ領域１３６も熱処理
を受ける。この熱処理によって、このチャネルドープ領
域１３６中のシリコン（Ｓｌ）と、ポロン（Ｂ）と、注
入臼イオンは、互いに結合して５ｉ−Ｂ−Ｈの不Ｉ７１
態結合か形成される（この点については、例えば、文献
■：　「フィジカル　レビュー　（Ｐｈｙｓｉｃａｌ　
　Ｒｅｖｉｅｗ）８゜且（８）（１９８５）ｐｐ、５５
２５−５５２８９照。）。このため、ポロン（８）は不
活性となり、アクセプタとして働がなくなるので、この
チャネルドープ領域１３６は非動作チャネル領域１４２
に変わり（第２図（Ｆ））　、この非動作チャネル領域
１４２を有するＭＯＳ　Ｆ　Ｅ　Ｔは、そのしきい値電
圧が１ｖ以下となる。このため、最初に説明したような
通常のゲート電圧である５ｖの動作条件で動作するよう
に作成したＭ　Ｏ，５ＦＥＴのうち、チャネル領域にＨ
＋イオン注入されたＭＯＳＦＥＴは、この動作条件で、
オン（○Ｎ）状態にあり、また、その他のＭＯＳＦＥＴ
はオフ（○ＦＦ）状態にあり、よってこれらＭＯＳＦＥ
Ｔで構成されるアレイはマスクＲＯＭとして動作する。

この発明は、上述した実施例に限定されるものではなく
、この発明の範囲内において、多くの変形または変更を
行うことが出来る。

例えば、上述した実施例では、パッシベーション膜の形
成のときの熱処理を用いてＨ＋イオン注入チャネル領域
の加熱処理を行っているが、このＨ÷イオン注入をパッ
シベーション膜の形成後に例えば４００ＫｅＶ程度の加
速エネルギーで行って、その後に、２００〜３００℃程
度の温度で加熱処理を行っても前述と同様な効果を得る
ことか出来る。

また、上述した実施例では、チャネルドープ領域に予め
注入しであるドーパントをポロン（Ｂ）としたが、これ
に限定されるものではなく、他のドーパント原子であっ
てもポロンと同様な効果を期特出来る。尚、この場合の
不ｖＪ態化のための加熱温度は、不動態化に適した温度
を設定すれば良い。

（発明の効果）上述した説明からも明らかなように、この発明のマスク
ＲＯＭの製造方法によれば、マスクＲＯＭへのデータの
書込みを、パッシベーション膜の形成前のプロセスまで
に得られた構造体に対しＨ＋イオン注入を行って加熱処
理を実施することで、行うことが出来るので、各ユーザ
の要求に対してＨ＋イオン注入用のマスクを作成するこ
とで対応出来る。従って、ＴＡＴの大幅の短縮が可能で
ある。特に、マスクを用いずに、フォーカスト・イオン
・ビーム装Ｍを使用して書込みを行う場合には、マスク
を作成する必要がなくなるため、さらにＴＡＴの短縮を
図れる。

また、ストレージ・アレイは単純７ａＭＯ５ＦＥＴアレ
イで良いので、単位面積当りの記憶容量の低減を来たす
こともなく、記憶容量の増大も期特出来る。

【図面の簡単な説明】

第１図（Ａ）〜（Ｃ）は、この発明のマスクＲＯＭの製
造方法の基本的プロセスの説明図、第２図（Ａ）〜（Ｆ
）は、この発明のマスクＲＯＭの製造方法の実施例の説
明に供する図であって、これｔｎチャネルＭＯ８ＦＥＴ
に適用した例を説明するための工程図である。１０．１００・・・下地１２．１１６・・・チャネルドープ領域１４．１１４・
・・ソース拡散層１６．１１２・・・トレイン拡散層１８．１０６・・・ゲート酸化膜２０．１１０・・・ゲート電極２２・・・絶縁膜３０．１３６・・・Ｈ＋イオン注入済みチャネルドブ領
域３２．１４２・・・非作動チャネル領域１０２・・・フ
ィールド酸化膜１０４・・・アクティブ領域１０８・・・ドープを頁１表１１６ａ・・・指定チャネルドープ領域１１８．１２２
・・・層間絶縁膜］２０・・・アースプレート１２４・・・ビット・ライン１３０・・・フォトマスク、１３２・・・開口部］４０
・・・バッシヘーション膜。

Claims

【特許請求の範囲】

（１）シリコン（Ｓｉ）の下地の多数のアクティブ領域
に電界効果トランジスタのチャネルドープ領域を形成し
た後、データ書込みプログラムで指定された電界効果ト
ランジスタ用の指定チャネルドープ領域にイオン注入を
行ってマスクＲＯＭを製造するに当り、前記指定チャネルドープ領域に水素（Ｈ＾＋）イオンを
注入する工程と、該水素（Ｈ＾＋）イオン注入済みの前記チャネルドープ
領域を加熱処理する工程とを含むことを特徴とするマスクＲＯＭの製造方法。
（２）請求項１に記載のチャネルドープ領域を、ボロン
（Ｂ）をドープした領域とすることを特徴とするマスク
ＲＯＭの製造方法。
（３）請求項２に記載のマスクＲＯＭの製造方法におい
て、水素（Ｈ＾＋）イオンのドーズ量をボロン（Ｂ）の
ドーズ量より大きな値とすることを特徴するマスクＲＯ
Ｍの製造方法。